专利名称：数字存储示波器的智能触发方法及系统的制作方法
技术领域：
本发明属于数字存储示波器(DS0)领域，涉及一种数字存储示波器的智 5能触发方法及系统。
背景技术：
数字存储示波器(DS0)具有丰富的触发方式，较强的信号处理能力，能 够长期存储和反复重现波形，可以观测各种类型信号，易于与计算机等数字 10系统集成。在当今的信号测量中，DSO得到了广泛的应用。触发在DS0中起着十分重要的作用。所谓触发技术是，为了有效的观测 被测信号，通过设定一些触发条件，将被测信号不断地与触发条件相比较， 只有当被测信号满足触发条件时，才启动一次数据采集，使用户在屏幕中观 察到满足触发条件的波形。有了触发技术，DSO能稳定显示波形，捕捉用户感 15兴趣的波形。触发方法有很多，最常用的是"边沿触发"，即将被测信号的变化(即信 号上升或下降的边沿)与某一电平相比较，当信号的变化以某种选定的方式 达到这一电平时，产生一个触发信号，启动一次采集。其它的触发方法通常 会在比较高档的示波器中，如"脉宽触发"、"视频触发"、"斜率触发"、"状 20态触发"等等。但高速信号的特征日益复杂，在一些特殊的应用场合，工程 师需要捕捉夹杂在复杂信号中的某一特定的波形，上述单一的触发方法已经 不能满足测试的需要，这就给数字存储示波器的触发系统设计提出了更高的
要求。 发明内容本发明的目的是为数字存储示波器提供一种能够满足任何复杂条件下的 5智能触发方法及系统。本发明的上述目的是通过如下的技术方案予以实现的 一种数字存储示波器的智能触发方法，其步骤包括 1)编辑一个或一个以上自定义触发模板，每一触发模板中存储自定义的 触发数据；io2)为每一触发模板设定触发灵敏度和触发条件；3) 设定上述触发模板之间的逻辑关系；4) 按照上述触发模板之间的逻辑关系，将数字存储示波器采集到的被测 信号数据分别与各触发模板存储的触发数据进行对比，如两者处于触发灵敏 度范围内，并满足触发条件，则产生一触发使能信号。15设置一般触发模块，通过选择一般触发模块或自定义触发模板进行触发。 所述触发条件选自大于、小于、等于或不等于。 所述逻辑关系选自逻辑与、逻辑或、逻辑异或或逻辑同或。 所述触发模板选自边沿触发模板、脉宽触发模板、视频触发模板、斜率 触发模板或状态触发^t板，分别存储边沿触发数据、脉宽触发数据、视频触20发数据、斜率触发数据或状态触发数据。所述自定义触发模板存储的触发数据为 一段由用户任意编辑的波形数据。
一种数字存储示波器的智能触发系统，其特征在于包括一可编程触发 模块，该可编程触发模块与数字存储示波器的AD采样和样值存储模块相连， 所述可编程触发模块，用于如权利要求1所述的数字存储示波器智能触发的 方法，可产生一触发使能信号；所述可编程触发^t块包括一个绝对值比较器、 5若干个触发模板存储区、 一触发灵敏度控制器以及一触发信号合成模块，所 述触发模板存储区、触发灵敏度控制器和触发信号合成模块分别与绝对值比 较器连接。所述可编程触发^=莫块全部集成在FPGA中。进一步还包括一yjv一般触发模块，所迷一般触发模块与数字存储示波器 o的AD采样和样值存储模块相连，该一般触发模块，用于完成数字存储示波器 的边沿触发功能、视频触发功能、脉宽触发功能和斜率触发功能，所述一般 触发模块包括一触发电路、二个16bit数模转换器、二个高速比较器和触发 产生与合成模块，所述触发电路、模数转换器、触发产生和合成模块分别与 所述高速比较器连接。 15 并，包括一多路选择器，所述多路选择器分别与一般触发模块和可编程触发模块连接。所述AD采样和样值存储模块包括一高速率8bit模数转换器、 一高速率 先进先出存储器、 一采样控制模块并辅以相应的逻辑控制电路，用于模拟信 号的采集和有效波形lt据的存储。20 本发明技术优点如下本发明提供了一种数字存储示波器的智能触发方法，将原始数据与可编 程触发模板中的数据在一定灵敏度范围内进行逐一比对，除了可以满足传统 数字存储示波器的常用触发功能外，用户可以随心所欲的自定义设置触发模 板，或通过人机界面在屏幕中编辑，也可以利用示波器采集到的一波形数据， 且可以动态调节触发灵敏度等指标，增强了触发设置的灵活性和可重构性， 采用本发明可以对所有复杂波形进行触发。 5 且本发明数字存储示波器的智能触发系统成本低廉，性价比高。
图l是本发明数字存储示波器的智能触发系统框图； 图2是可编程触发模块示意图； io 图3是本发明数字存储示波器的智能触发方法流程图。
具体实施方式
参考图1,本发明数字存储示波器的智能触发系统包括AD采样和样值 存储模块、 一般触发模块、可编程触发模块、多路选择器、触发释抑控制模 15块、采集控制模块及中央处理模块等模块，其中，1) AD采样和样值存储模块主要由高速率8bit模数转换器(ADC)、高速 率先进先出存储器(FIF0)、采样控制模块并辅以相应的逻辑控制电路组成， 负责完成模拟信号的釆集和有效波形数据的存储功能。2) —般触发模块实现的功能是完成传统数字存储示波器的大部分触发功 20能，即边沿触发、视频触发、脉宽触发、斜率触发等。它包括触发电路、2个16bit数模转换器(DA)、 2个高速比较器、触发产生与合成模块。触发电路 实现对输入模拟触发信号的整形和电平变换；两个模数转换器分别为高速比 较器提供用户可以任意设置的触发比较电平，触发信号与比较器比较后的输出送入到触发产生和合成模块中；触发产生和合成模块根据用户所选择的触 发方法进行计算和判别，最后送出满足要求的触发信号。3) 可编程触发模块如图2所示，它包括一8bit的高速数字绝对值比较器、 5可由用户调节存储深度的触发模板存储区(SRAM)、触发灵敏度控制器以及触发信号合成模块。4艮设原始采样数据为X，触发模板存储区的数据为Vn，触 发灵敏度为s，触发条件为等于，则绝对值比较器的数学表达式为f-叫o。4) 多路选择器负责完成一般触发信号和可编程触发信号的选择；5) 触发释抑控制模块是发生正确触发后的一段时间内，示波器不能触 io发。当触发源是复杂波形的时候，该模块发挥作用，其结果是，只有在适当的触发点示波器才能触发。6) 中央处理模块主要由一片高性能的DSP处理器组成。它负责数据采集、 触发控制、触发模板的编辑、其它触发参数的设定等工作。本发明可编程触发模块集成在一款高性能的可编程逻辑器件(FPGA)中。15 本发明的实施可以分为模数转换与样值存储和触发。模数转换可以根据所设计数字存储示波器的要达到的采样速率和分辨率 来选择， 一般所选择的分辨率是8bit。样值存储可以也需根据数字存储示波 器存储深度指标的要求来选择，目前FPGA内部所集成的存储器容量已经达到 Mbit量级，能够满足一般场合的应用，又因大部分触发功能都在FPGA中实现， 20故推荐选用高性能的FPGA。触发模块分为一般触发模块和可编程触发模块。一般触发模块包括触发电路、高速比较器、触发产生与合成模块，触发
电路主要完成触发源的选择、触发信号的整形、视频触发信号的分离等功能，它是由一些分离元器件搭建而成；高速比较器选用ADI公司的超高速ECL比 较器AD96687，它具有两个比较器，刚好满足本发明的要求；触发产生与合成 模块是纯数字电路，可以在FPGA中实现。5前已论述，可编程触发模块的实施完全集成在FPGA中。它包括1个8bit 的高速数字绝对值比较器、 一个存储深度可由用户调节的触发模板存储区 (SRAM)、触发灵敏度控制器以及触发信号合成模块四部分组成。首先用户设 定触发模板存储区的大小n，然后用户在所设定的模板存储区内编辑触发模式 并设定相应的触发灵敏度s及触发条件(大于、小于、等于和不等于)，所设io定的触发模板可以是单一触发模板，也可以是组合触发模板。组合触发模板 的逻辑关系可以选择"逻辑与"、"逻辑或'，、"逻辑异或"、"逻辑同或"等。 设定完毕后随即启动采集，采集到的原始数据送到高速数字绝对值比较器与 触发模板存储区的数据进行比较，如果满足触发条件，产生一个触发使能信 号，该信号再送到触发信号合成模块中，结合用户设定的触发条件进行触发15脉沖的合成。由于本发明需要用户编辑触发模板，故需提供较复杂的人机接口界面， 再加上数字存储示波器对数据采集的实时性要求，中央处理器的性能就决定 了整个系统的性能，因此建议选用高速、高性能的嵌入式处理器。参考图3，可编程触发模块的工作原理是先由用户设定触发模板存储区的 20大小n,然后用户在所设定的模板存储区内编辑触发模式并设定相应的触发灵 敏度s及触发条件(大于、小于、等于和不等于)，设定完毕后随即启动采集， 采集到的原始数据送到高速数字绝对值比较器，按照触发模板之间的逻辑关 系，与每个触发模板存储区的数据进行比较，直到这段原始数据与触发条件
完全相符合时，才产生一个触发使能信号，该信号再送到触发信号合成模块 中，结合用户设定的触发条件进行触发脉冲的合成。下面以单一触发模板为实施例一，说明本发明可编程触发模块的工作流程。5 首先，由用户编辑或调用一段触发模板数据，并设置触发灵敏度，触发模板逻辑关系设置为单一方式，触发条件设置为等于，系统将以上信息传递 到可编程触发模块，随即开始进行信号采集，采集信号的同时，已采集的信 号开始不断的与触发模板的数据进行比较，如果采集的信号与设定的数据满足设定条件，则产生一次触发信号；反之，则抑制触发信号的产生。这样即 io可实现任意单一条件方式下的触发。下面以组合触发模板为实施例二，说明可编程触发模块的工作流程。首先，由用户编辑或调用n段触发模板数据，针对每个触发模板设置触发灵敏度，设定触发条件为等于，如触发模板之间的逻辑关系设置为"逻辑或"，系统会将以上信息传递到可编程n个触发模块区，随即开始进行信号采 15集，釆集信号不断地与n个触发模板区的数据进行比较，如果采集的信号与任意一个触发模板数据满足触发条件，则产生一次触发信号；反之，则抑制触发信号的产生。因为本发明所采用的触发模板是基于多种触发模板的组合和自定义触发 模板，因此，本发明可以派生出更多、更复杂、更智能的触发方法。
权利要求
1、一种数字存储示波器的智能触发方法，其步骤包括1)编辑一个或一个以上自定义触发模板，每一触发模板中存储自定义的触发数据；2)为每一触发模板设定触发灵敏度和触发条件；3)设定上述触发模板之间的逻辑关系；4)按照上述触发模板之间的逻辑关系，将数字存储示波器采集到的被测信号数据分别与各触发模板存储的触发数据进行对比，如两者处于触发灵敏度范围内，并满足触发条件，则产生一触发使能信号。
2、 如权利要求1所述的智能触发方法，其特征在于设置一般触 io发模块，通过选择一般触发模块或自定义触发模板进行触发。
3、 如权利要求1所述的数字存储示波器的智能触发方法，其特征 在于所述触发条件选自大于、小于、等于或不等于。
4、 如权利要求1或3所述的数字存储示波器的智能触发方法，其 特征在于所述逻辑关系选自逻辑与、逻辑或、逻辑异或或逻辑同或。
5、如权利要求1或2所述的数字存储示波器的智能触发方法，其 特征在于所述触发模板选自边沿触发模板、脉宽触发模板、视频触发 模板、斜率触发模板或状态触发模板，分别存储边沿触发数据、脉宽触 发数据、视频触发数据、斜率触发数据或状态触发数据。
6、如权利要求1所述的数字存储示波器的智能触发方法，其特征 20在于所述自定义触发模板存储的触发数据为一段由用户任意编辑的波 形数据。
7、 一种数字存储示波器的智能触发系统，其特征在于包括一可 编程触发模块，该可编程触发模块与数字存储示波器的AD采样和样值 存储模块相连，所述可编程触发模块，用于产生一触发使能信号；所述 可编程触发模块包括一个绝对值比较器、 一个或一个以上自定义触发模5板、 一触发灵敏度控制器以及一触发信号合成模块，所述触发模板存储 区、触发灵敏度控制器和触发信号合成模块分别与绝对值比较器连接。
8、 如权利要求7所述的数字存储示波器的智能触发系统，其特征 在于所述可编程触发模块集成在FPGA中。
9、 如权利要求7所述的数字存储示波器的智能触发系统，其特征 io在于还包括一个一般触发模块，所述一般触发模块与数字存储示波器的AD釆样和样值存储模块相连，该一般触发模块，用于完成数字存储 示波器的边沿触发功能、视频触发功能、脉宽触发功能和斜率触发功能， 所述一般触发模块包括一触发电路、二个16bit数模转换器、二个高速 比较器和触发产生与合成模块，所述触发电路、模数转换器、触发产生 15和合成模块分别与所述高速比较器连接。
10、 如权利要求9所述的数字存储示波器的智能触发系统，其特征 在于还包括一多路选择器，所述多路选择器分别与一般触发模块和可 编程触发模块连接。
全文摘要
本发明提供一种数字存储示波器的智能触发方法及系统，属于数字存储示波器(DSO)领域。该方法包括自定义编辑若干个触发模板，每一触发模板中存储自定义的触发数据，为每一触发模板设定触发灵敏度和触发条件，设定上述触发模板之间的逻辑关系，按照上述触发模板的逻辑关系，按照上述触发模板之间的逻辑关系，将数字存储示波器采集到的被测信号数据分别与各触发模板存储的触发数据进行对比，如两者处于触发灵敏度范围内，并满足触发条件，则产生一触发使能信号。采用本发明，用户可以随心所欲设定触发模板，动态调节触发灵敏度，对所有复杂波形进行触发。
文档编号G01R13/02GK101126771SQ20071012160
公开日2008年2月20日 申请日期2007年9月11日 优先权日2007年9月11日
发明者芃 叶, 张沁川, 浩 曾, 王厚军, 邱渡裕 申请人:电子科技大学