专利名称：一种用于电源芯片的输出电压状态指示电路的制作方法
技术领域：
本实用新型属于电源芯片领域，具体为一种用于电源芯片的输出电压状态指示电路。
背景技术：
在近几年中，集成电路(Integrated Circuits)行业发展势头迅猛，而其中的数字信号芯片(Digital Signal Process)和数模混合信号芯片(MixedSignal IC)更是推动发展的中坚力量。在这样的背景下，作为为其他芯片提供电源的开关电源芯片也得到了更加广泛的应用。开关电源芯片是采用其他外部供电电源(如锂电池，市电用交流-直流变压器)作为输入电源，经过芯片内部电路和外围储能器件的转化，得到稳定的输出电压。如果输出电压高于输入电压，我们称之为升压芯片；如果输出电压低于输入电压，我们称之为降压芯片。
在为其他芯片供电过程中，会有很多因素导致开关电源芯片的输出电压发生大的波动，例如输出短路，输入电源供电不足，芯片内部电路工作异常等。这些都会使输出电压背离设计者的预先的设置值，造成下级芯片的工作状态的不稳定，甚至于损坏芯片。因此，我们需要为开关电源芯片设计输出电压指示电路，便于下级芯片及时采取保护措施。在开关电源芯片中，还具有其他的保护电路(如输入欠压保护，输出过流保护，过热保护等)，这些保护电路的存在使得开关电源芯片具有一定的解决异常状况的能力，因此，输出电压指示电路应该为这些保护电路解决异常状况的过程预留一定的缓冲时间，若在设定时间内芯片输出电压恢复正常，那么输出电压指示电路仍然输出“正常”信号，如果在设定时间内芯片输出电压仍未恢复正常，那么输出电压指示电路就输出“异常”信号，允许下级芯片采取保护措施。一般这个输出迟滞时间不超过1毫秒。
在以往的输出电压检测电路的设计中，检测电路往往只具有一个阈值，即只对VOUT的一个上限或者下限做出检测。在专利文献《输出电压检测电路》(申请号00N3000)中，其设计的输出电压检测电路只能检测输出电压高于正常值的情况，而对输出电压低于正常值无法检测。在实际应用中，输出电压比正常值低的情况并不少见，在输出短路时输出电压就比正常值要低。
通常一个比较器只能具有一个阈值，若要实现对两个不同电压的检测，就必须使用两个比较器。在专利文献《电压检测电路》(申请号99N6974)中，其设计的电压检测电路可以实现对同一电压高低阈值的检测，即具有窗口检测的功能，但是它仍然是使用了两个比较器。由于使用了两个比较器，芯片的面积不可避免的会增大，器件也增多，偏置电流也增大，芯片的功耗也会升高。
发明内容
本实用新型的目的在于提供一种用于电源芯片的输出电压状态指示电路，该电路可以节省芯片版图面积，降低芯片功耗，并且结构简单，易于实现。
本实用新型提供的一种用于电源芯片的输出电压状态指示电路，该电路包括双阈值比较器、计数器、振荡器和延时锁存单元；其中，双阈值比较器用于限定开关电源芯片输出电压VOUT范围，当输出电压VOUT处于高低阈值之间时输出高电平信号，否则，输出低电平信号；计数器的输出端子O2、O3分别与延时锁存单元的二个端口IN1、IN2相接，二个输出端子始终为相反的一对信号；振荡器的两个输入端子EN1、EN2分别与双阈值比较器的输出端子O1和延时锁存单元的另一个输出端口O6相连，用于为计数器产生周期方波信号；延时锁存单元的三个输入端口分别与计数器的二个输出端口O2、O3和阈值比较器的输出端口O1相连，其一个输出端接振荡器的使能端口EN2，另一个输出端为输出电压指示信号PG；双阈值比较器将输入的两个输出电压信号通过差分对管转换成电流信号，并为输出电压设定了一个窗口范围；当输出电压跌出窗口范围后，指示电路中的振荡器开始工作，计数器随振荡器产生的时钟信号开始计数，若在一次循环的时间内输出电压回复正常范围，延时锁存单元的输出电压指示信号显示为正常，否则，输出电压指示信号显示为异常。
本实用新型工作原理是双阈值比较器为输出电压设定了一个窗口范围，当输出电压跌出窗口范围后，指示电路中的振荡器开始工作，计数器随着振荡器产生的时钟信号开始计数，若在一次循环的时间内输出电压回复正常范围，指示电路的输出PG仍然指示“正常”；如果在一次循环时间内输出电压仍未恢复正常范围，指示电路的输出PG指示“异常”。输出电压双阈值比较器是将两个输入信号通过差分对管转换成电流信号，并为输出电压设定一个窗口范围，当输出电压跌出窗口后，指示电路的振荡器开始工作。本电路具有的振荡器和计数器，用于设定迟滞时间。计数器在振荡器产生的周期方波信号下计数，计数满一次循环后计数器的输出信号才发生改变。延时锁存单元也随之改变输出信号PG。若计数未满一次循环，计数器的输出信号将不发生改变，延时锁存单元的输出信号PG也不会发生改变。
同传统的单阈值输出电压检测电路相比，本实用新型电路具有一个比较器实现双阈值比较的功能，用于检测输出电压的高、低两个阈值，这样便可以检测更多的异常状况。同某些改进型的具有双阈值的输出电压检测电路相比，本实用新型使用一个比较器实现双阈值的设定，大大节省了芯片版图面积，降低了芯片功耗，而且结构简单，易于实现。
图1为本实用新型的输出电压指示电路的电路结构原理图； 图2(a)和(b)为双阈值比较器1的二种具体实现电路图，图2(c)为输出波形图； 图3(a)和(b)为延时锁存单元4的两种具体实现电路图； 图4为本实用新型电路中各主要端子电位的时序波形图。
具体实施方式
如图1所示，本实用新型输出电压指示电路包括双阈值比较器1，计数器2，振荡器3，延时锁存单元4。最终的输出信号PG(Power Good)，用于指示输出电压是否工作在设定的正常范围内。
双阈值比较器1中有3个输入端子，两个负输入端子都接芯片内部产生的基准电压VREF，这两个负端子对应的阈值电压分别是VTH-和VTH+。正输入端子接电源芯片输出电压的反馈信号VFB，O1是比较器输出信号。当输出电压有VTH-＜VOUT＜VTH+时，VO1＝1，否则，VO1＝0。
计数器2为N位且带清零端，具有3个输入端子使能端EN3、清零端CLR和时钟信号端子CLK2。使能端EN3和清零端CLR均与双阈值比较器1的输出端O1相接。时钟信号端子CLK2与振荡器3的输出端CLK1相接。计数器2具有第一、第二输出端子O2和O3，O2同延时锁存单元4的IN1端子相接，O3同延时锁存单元4的IN2相接，它们始终是相反的一对信号。计数器2在每个周期方波的正跳变脉冲沿计数，清零端CLR端在负跳变脉冲沿将计数器2清零，此时VO2＝0、VO3＝1。在计数器2计数期间，如果未完成全位(N位)计数，那么O1和O2保持不变，即MO2＝0、VO3＝1；如果完成了全位(N位)计数，那么VO2＝1、VO3＝0。
计数器2的输入输出真值表如下
振荡器3具有两个输入端子使能信号EN1和使能信号EN2，EN1接双阈值比较器1的输出端子O1，EN2接延时锁存单元4的O6端子。
在电路中的作用是为计数器2产生周期方波信号。在设计中，为了降低芯片成本和版图面积，可以采用结构相对简单的环形振荡器3，振荡器3产生方波，周期为T。结合计数器2的描述可知，本电路设计的输出延时时间为NT。
延时锁存单元4具有三个输入端子IN1、IN2、IN3，第一、第二输出端子O6和Power Good(PG)，输入端子IN1接计数器2的输出端子O2，输入端子IN2接计数器2的输出端子O3，输入端子IN3接双阈值比较器1的输出O1，第一输出端子O6接振荡器的使能端子EN2，第二输出端子PG就是输出电压指示信号。
双阈值比较器1具有高低两个阈值电压，这两个阈值电压所设定的范围便是我们认为的输出电压的正常工作范围。当输出电压在这个范围内时，电路不会工作，而当输出电压超出这个范围时，整个电路便开始工作。具体过程是这样的 (1)当双阈值比较器1检测的电压处于设定范围内时，双阈值比较器1的输出信号是高电平，由于该输出信号是计数器2和振荡器3的使能信号，且低有效，则计数器2和振荡器3都不工作，延时锁存单元4也保持输出电压处于正常工作范围内时的指示信号，所以输出电压指示信号PG保持高电平，即指示输出电压处于正常范围内。
(2)当双阈值比较器1检测的输出电压跌出我们所设定的工作范围时，双阈值比较器1检测到该变化，并立即在自己的输出反映出来，输出变为低电平，计数器2和振荡器3的使能端有效，它们开始工作。计数器2是N位计数器，振荡器3产生的方波周期为T，计数器2的输出信号在NT时间内保持不变，计数时间超过NT后，其输出信号发生改变，此时延时锁存单元4便不再保持输出电压时的正常时的电平，而是输出一个指示异常的电平。若计数器2的计数时间没有超过NT时间，则计数器2的输出不会发生变化，延时锁存单元4也仍输出正常指示信号。
下面分别举例对各部分作进一步详细的说明。
双阈值比较器1采用单个比较器实现电压双阈值比较功能，其电路图如图2(a)或(b)所示。
如图2(a)所示，PMOS管P1的栅极接芯片输出电压VOUT的反馈电压VFB，PMOS管P2的栅极接芯片内部的基准参考电压VREF，PMOS管P1和PMOS管P2构成了差分对电路，作为比较器的输入管。第一电流源113为差分对提供偏置电流，正极接VDD，负极接PMOS管P1和PMOS管P2的源极。NMOS管N2和NMOS管N3是二极管连接作为PMOS管P1和PMOS管P2的负载，NMOS管N2的漏极接NMOS管P1的漏极，NMOS管N3的漏极接PMOS管P2的漏极，NMOS管N2与NMOS管N3相同。NMOS管N1和NMOS管N2构成电流镜，将VFB转化为电流信号I1，PMOS管P3与PMOS管P4、PMOS管P5又构成电流镜，将I1转化为I2和I3，且有I1＝I2＝I3。流经NMOS管N3的漏极电流I4同样是由VREF转化而来，NMOS管N3与NMOS管N4、NMOS管N3与NMOS管N5构成的电流镜将I4转化为I5、I6。I4，I5，I6的关系有 为了实现窗口比较的功能，我们使得I4＜I5，I4＜I6。I5，I6即决定了比较器的两个阈值。例如，我们设定VOUT的正常范围是[90％VOUT，110％VOUT]，那么，I5＝90％I4，I6＝110％I4。
由于NMOS管N2，NMOS管N3是相同的NMOS管，所以当VREF＝VFB时，I1＝I4。PMOS管P4与NMOS管N4构成比较器的一个电流比较支路，供I2与I5进行比较，输出低阈值输出信号O4，并将该信号输送至二级反向器极连单元110。PMOS管P5和NMOS管N5构成比较器的另一个电流比较支路，供I3和I6进行比较，输出高阈值输出信号O5，并将该信号输送至三级反向器极连单元111。当VFB＜90％VREF时，O4为低电平，VFB＞90％VREF时，O4为高电平；同样有当VFB＜110％VREF时，O5为低电平，VFB＞110％VREF时，O5为高电平。二级反向器极连单元110与三级反向器极连单元111用于整形和调整输出相位，使O5的相位滞后于O4相位180°。经过二级反向器极连单元110和三级反向器极连单元111后的两个输出信号进入到与门112，得到了最终的窗口指示电压信号O1。这样的结构使得把两个阈值所反映的信息用一个信号进行输出。我们得到，当90％VREF＜VFB＜110％VREF时，O1＝1，否则O1＝0。
双阈值比较器1的另一种电路如图2(b)所示，也是差分输入单端输出的电路。PMOS管P8和PMOS管P9构成差分输入管，PMOS管P8的源极接电阻122的一端，电阻122的另一端接第二电流源131的负端，PMOS管P9源极接第二电流源131的负端。NMOS管N6与N8是二极管连接的MOS管，分别作为PMOS管P8和PMOS管P9的负载。NMOS管N6和N7构成了电流镜，将流过PMOS管P8的电流镜像到NMOS管N7和PMOS管P6构成的支路；同样，NMOS管N8和N9构成了电流镜，将流过PMOS管P9的电流镜像到NMOS管N9和PMOS管P7构成的支路。PMOS管P6和PMOS管P7又组成电流镜结构，将PMOS管P6的漏极电流镜像给PMOS管P7，并从漏极输出。这样，流经PMOS管P8和P9的电流最终在PMOS管P7和NMOS管N9组成的支路进行比较，经过第一反向器129和第二反向器130的整形后得到输出结果O1。在这里，PMOS管P8与P9完全相同，NMOS管N6与N7，NMOS管N8与N9，PMOS管P6和P7也都完全相同。电阻122在本电路中起了设定比较器阈值的作用，由于电阻122上存在电压降，要使比较器翻转，势必需要PMOS管P9提供更高的栅极电压。下面通过数学推导来计算电阻122的阻值，当比较器翻转时，流经PMOS管P8和P9的电流应该是相等的，故有 IDP8＝IDP9，因为在比较器工作时PMOS管P8和P9都是出于饱和区的，所以有 因为PMOS管P8和P9是完全相同的器件，所以VGSP8＝VGSP9即ID是第二电流源131提供的电流，如果我们让比较器的正极接VREF，负极接VFB，且VFB＝110％VREF时比较器翻转，那么需要满足的条件是 如果我们让比较器的正极接VFB，负极接VREF，且VFB＝90％VREF时比较器翻转，那么需要满足的条件同样也是 由此看出，我们只要使比较器的正极始终接VFB和VREF中的最小值，负极始终接VFB和VREF中的最大值就可以实现两个阈值的比较功能，可以采用现有技术中最大值和最小值选择电路、以及置位电路就可以实现。
图2(a)与图2(b)中电路的输入-输出图线如图2(c)所示。
如图3(a)所示，延时锁存单元4由第一、第二与非门401、402和第一选择器403组成。第一与非门401的二个输入端分别与O2和第二与非门402的输出端相连；其输出端与第二与非门402的一个输入端相连，第二与非门402的另一个输入端接O3，第一与非门401的输出接第二与非门402的另一个输入端，第二与非门402的输出接连到第一选择器403的选择端C，且输出到振荡器3的使能端EN2。第一选择器403还具有A和B这两个输入端，A端始终接高电平信号VDD，B端接双阈值比较器1的输出O1，第一选择器403的输出端子是PG(Power Good)，也是输出电压状态指示电路的输出信号。
C端与O1、O2端电平的逻辑关系式为 第一选择器403的输入输出真值表如下 第一与非门401和第二与非门402构成了锁存单元，可以锁存住O1、O2来的信号NT时间。第一选择器403是输出信号选择单元，从锁存单元获得一个描述时间长度的信号，超出此时间后，改变输出信号PG(PowerGood)。
延时锁存单元4的另一种具体实现的电路如图3(b)所示。延时锁存单元4由第一、第二或非门411、412和第三反相器413，及第二选择器414组成。第一或非门411的二个输入端分别与O3和第三反相器413的输出端相连；其输出端与第二或非门412的一个输入端相连，第二或非门412的另一个输入端接O2，第一或非门411的输出接第二或非门412的另一个输入端，第二与非门402的输出接连到第三反相器413，第三反相器413的输出端连接第二选择器414的选择端C，且输出到振荡器3的使能端EN2。第二选择器414还具有A和B这两个输入端，A端始终接高电平信号VDD，B端接双阈值比较器1的输出O1，第二选择器414的输出端子是PG(PowerGood)，也是输出电压状态指示电路的输出信号。C端与O2、O3端电平的逻辑关系式为 第一选择器403的输入输出真值表如下 第一或非门411和第二或非门412，以及第三反相器413构成了锁存单元，可以锁存住O2、O3来的信号NT时间。第二选择器414是输出信号选择单元，从锁存单元获得一个描述时间长度的信号，超出此时间后，改变输出信号PG(Power Good)。
下面具体分析整体电路是如何判断和指示芯片输出电压VOUT状态的，其中双阈值比较器1使用图2(a)或(b)所示的任一电路，延时锁存单元4使用图3(a)所示的电路。
假设双阈值比较器1的两个阈值为VTH-和VTH+，当VOUT的反馈电压VFB的范围处于[VTH-，VTH+]时，认为VOUT工作在正常范围内。此时，双阈值比较器1的输出VO1＝1，计数器2和振荡器3都不工作。计数器2的输出O2、O3是恒定的值VO2＝1，VO3＝0，第一选择器403的选择端C端的电位VC＝1，选择的输入信号是B端子的输入电压VB，VB此时为高电平，所以VPG＝1，电路指示输出电压工作在正常范围内。当输出电压VOUT由于某种原因超出了预设范围，即VFB＜VTH-或者VFB＞VTH+时，双阈值比较器1的输出O1改变为0。在O1的作用下，计数器2的使能端EN和振荡器3的使能端EN1置0，计数器2的CLR端同时得到下降的脉冲，将计数器2清零，得到VO2＝0、VO3＝1，接着振荡器3的另一个使能端EN2被置0，振荡器3便开始工作，CLK1输出持续的周期方波信号，计数器2在周期方波信号的作用下开始计数。在计数器2完成一次全位计数之前，即芯片输出电压超出预设范围之后的NT时间内，芯片输出电压VOUT恢复到正常范围内，那么O2、O3仍然保持原有值不变，延时锁存单元4的输出信号PG也保持不变，VPG＝1；如果计数器2完成了一次全位计数，即VOUT发生异常状况后已有NT时间，芯片的其他保护电路仍未能解除故障，VOUT仍然在正常范围之外，那么O2、O3便发生改变，VO2＝1、VO3＝0，所以VC＝1，第一选择器403选择B端信号，双阈值比较器1的输出电压O1被第一选择器403输出，则VPG＝VO1＝0。
上述电路中各个主要端子信号进行描述的时序波形图如图4所示。
横坐标轴表示时间轴，纵坐标轴是表示各端子的电位轴。图线301表示开关电源芯片的输出电压VOUT，VTH-、VTH+分别表示我们设置的VOUT电压正常范围的下阈值和上阈值；图线302表示双阈值比较器1的输出OUT；图线303表示振荡器3输出端CLK1输出的周期信号；图线304表示计数器2的一个输出O2；图线305表示计数器2的另一个输出O3；图线306表示输出电压状态指示电路的输出信号PG(Power Good)。
在0-t1时段内，VOUT处于预设的范围[VTH-，VTH+]之内，O1＝1，振荡器3不产生方波信号，VCLK1＝0，VPG＝1。
在t1时刻，VOUT超出了预设的范围[VTH-，VTH+]，双阈值比较器1检测到VOUT的变化，输出O1＝0，振荡器3使能有效，输出端CLK1产生周期方波信号，计数器2的CLR端在O1负跳脉冲作用下，将计数器2清零(O2＝0、O3＝1)，并开始计数。
在t1-t2时段内，由于ΔT1＝t2-t1＜NT(N是计数器2的位数，T是方波周期)，所以O2、O3不会发生改变。VO2＝0、VO3＝1，VC＝0，选择VA端口输入的信号，所以VPG＝1。
在t2时刻，VOUT回复到正常的范围内，振荡器3停止产生方波信号。VO2＝0、VO3＝1，VC＝0，VPG＝1 在t2-t3时段内，VOUT处于预设的范围[VTH-，VTH+]之内，VO1＝1，振荡器3不产生方波信号，VPG＝1。
在t3时刻，VOUT超出了预设的范围[VTH-，VTH+]，双阈值比较器1检测到VOUT的变化，输出VO1＝0，振荡器3使能有效，产生周期方波信号，计数器2的CLR端在O1负跳脉冲作用下，将计数器2清零(VO1＝0、VO2＝1)，并开始计数。第一选择器403中，VC＝0，选择A端信号输出，所以VPG＝1。
在t3-t4时段内，计数器2进行计数，由于未达到一次循环，O1、O2保持不变，所以VPG＝1。
在t4时刻，计数器2计数满一次循环，即ΔT2＝t4-t3＝NT，所以VO2，VO3发生变化，此时VO2＝1、VO3＝0。选择器403的选择端VC＝1，选择O1信号，VPG＝VO1＝0。振荡器3的使能端VEN2＝1，不再产生方波信号。
在t4-t5时段内，VOUT仍未恢复到正常范围内，但计数器2已停止计数，VO2＝1、VO3＝0，VC＝1。VPG＝VO1＝0。
在t5时刻，VOUT恢复到预设的电压范围[VTH-，VTH+]，双阈值比较器1的输出VO1＝1。VO2＝1、VO3＝0。VPG＝VO1＝1。
权利要求1.一种用于电源芯片的输出电压状态指示电路，该电路包括双阈值比较器(1)、计数器(2)、振荡器(3)和延时锁存单元(4)；其中，
双阈值比较器(1)用于限定开关电源芯片输出电压VOUT范围，当输出电压VOUT处于高低阈值之间时输出高电平信号，否则，输出低电平信号；
计数器(2)的第一、第二输出端子(O2、O3)分别与延时锁存单元(4)的二个端子(IN1、IN2)相接，第一、第二输出端子(O2、O3)始终输出相反的一对信号；
振荡器(3)的两个输入端子分别与双阈值比较器(1)的输出端子和延时锁存单元(4)的第一输出端子(O6)相连，用于为计数器(2)产生周期方波信号；
延时锁存单元(4)的三个输入端子分别与计数器(2)的第一、第二输出端子(O2、O3)和双阈值比较器(1)的输出端子(O1)相连，其第一输出端(O6)接振荡器(3)的使能端子(EN2)，第二输出端为输出电压指示信号(PG)；
双阈值比较器(1)将输入的两个输出电压信号通过差分对管转换成电流信号，并为输出电压设定了一个窗口范围；当输出电压跌出窗口范围后，指示电路中的振荡器(3)开始工作，计数器(2)随振荡器(3)产生的时钟信号开始计数，若在一次循环的时间内输出电压回复到正常范围，延时锁存单元(4)的输出电压指示信号(PG)显示为正常，否则，输出电压指示信号(PG)显示为异常。
2.根据权利要求1所述的输出电压状态指示电路，其特征在于双阈值比较器(1)的结构为PMOS管P1的栅极接芯片输出电压VOUT的反馈电压VFB，PMOS管P2的栅极接芯片内部的基准参考电压VREF，PMOS管P1和PMOS管P2构成了差分对电路，作为比较器的输入管；第一电流源(113)为差分对提供偏置电流，第一电流源(113)正极接VDD，负极接PMOS管P1和PMOS管P2的源极；NMOS管N2和NMOS管N3是二极管连接，作为PMOS管P1和PMOS管P2的负载，NMOS管N2的漏极接PMOS管P1的漏极，NMOS管N3的漏极接PMOS管P2的漏极，NMOS管N2与NMOS管N3的相同，NMOS管N1和NMOS管N2构成电流镜，PMOS管P3与PMOS管P4、PMOS管P5也构成电流镜；NMOS管N3、NMOS管N4、NMOS管N5构成的电流镜；PMOS管P4与NMOS管N4构成比较器的一个电流比较支路，输出低阈值输出信号O4，并将该信号输送至二级反向器极连单元(110)；PMOS管P5和NMOS管N5构成比较器的另一个电流比较支路，输出高阈值输出信号O5，并将该信号输送至三级反向器极连单元(111)；二级反向器极连单元(110)与三级反向器极连单元(111)用于整形和调整输出相位，使高阈值输出信号O5的相位滞后于低阈值输出信号O4相位180°；经过二级反向器极连单元(110)和三级反向器极连单元(111)后的两个输出信号进入到与门(112)，得到窗口指示电压信号O1。
3.根据权利要求1所述的输出电压状态指示电路，其特征在于双阈值比较器(1)的结构为PMOS管P8和PMOS管P9相同，并且二者构成差分输入管，PMOS管P8的源极接电阻(122)的一端，电阻(122)的另一端接第二电流源(131)，PMOS管P9的源极接第二电流源(131)的负端，第二电流源131的正端接VDD；NMOS管N6和N8为二极管连接，分别作为PMOS管P8和P9的漏极负载；NMOS管N6和N7相同，并构成电流镜，将流过PMOS管P8的电流镜像到NMOS管N7和PMOS管P6构成的支路；NMOS管N8、N9相同，并且二者构成电流镜，将流过PMOS管P9的电流镜像到NMOS管N9和PMOS管P7构成的支路；PMOS管P6和PMOS管P7相同，组成电流镜结构，将PMOS管P6的漏极电流镜像给PMOS管P7，并从漏极输出；流经PMOS管P8和P9的电流在PMOS管P7和NMOS管N9组成的支路进行比较，经过第一、第二反向器(129、130)整形后输出；
双阈值比较器(1)的正极始终接VFB和VREF中的最小值，负极始终接VFB和VREF中的最大值。
4.根据权利要求2或3所述的输出电压状态指示电路，其特征在于延时锁存单元(4)的结构为
延时锁存单元(4)由第一、第二与非门(401)、(402)和选择器(403)组成；第一与非门(401)的二个输入端分别与计数器第一输出端子O2和第二与非门(402)的输出端相连；其输出端与第二与非门(402)的一个输入端相连，第二与非门(402)的另一个输入端接计数器第二输出端子O3，第一与非门(401)的输出接第二与非门(402)的另一个输入端，第二与非门(402)的输出接连到选择器(403)的选择端C，且输出到振荡器(3)的使能端EN2；选择器(403)具有两个输入端A和B，输入端A始终接高电平信号VDD，输入端B接双阈值比较器(1)的输出端子O1，第一选择器(403)的输出端子为输出电压指示信号(PG)。
5.根据权利要求2或3所述的输出电压状态指示电路，其特征在于延时锁存单元(4)的结构为
延时锁存单元(4)由第一、第二或非门(411、412)和第三反相器(413)，及第二选择器(414)组成；第一或非门(411)的二个输入端分别与计数器第二输出端子O3和第三反相器(413)的输出端相连；其输出端与第二或非门(412)的一个输入端相连，第二或非门(412)的另一个输入端接计数器第一输出端子O2，第一或非门(411)的输出接第二或非门(412)的另一个输入端，第二与非门(402)的输出接连到第三反相器(413)，第三反相器(413)的输出端连接第二选择器(414)的选择端C，且输出到振荡器(3)的使能端EN2；第二选择器(414)两个输入端A和B，输入端A始终接高电平信号VDD，输入端B接双阈值比较器(1)的输出端子O1，第二选择器(414)的输出端子为输出电压指示信号(PG)。
专利摘要本实用新型公开了一种用于电源芯片的输出电压状态指示电路。该电路双阈值比较器、计数器、振荡器和延时锁存单元；双阈值比较器用于限定开关电源芯片输出电压VOUT范围；计数器输出始终相反的一对信号；振荡器用于为计数器产生周期方波信号；延时锁存单元检测输出电压处于异常状态的时间，如果在缓冲时间内错误得到纠正，输出电压恢复到正常范围内，那么本电路仍然输出电压正常指示信号。如果在缓冲时间过去后，错误未得到纠正，输出电压仍在规定的范围之外，那么本电路就输出一个输出电压异常指示信号，便于下级芯片采取相应保护措施。该电路可以节省芯片版图面积，降低芯片功耗，并且结构简单，易于实现。
文档编号G01R19/145GK201035091SQ200720084179
公开日2008年3月12日 申请日期2007年4月13日 优先权日2007年4月13日
发明者邹雪城, 张科峰, 邹志革, 潇 王, 欢 田, 璐 尹, 骞海荣, 韩俊峰 申请人:华中科技大学