Soc芯片的管脚复用电路的制作方法
【专利摘要】本发明公开了一种SOC芯片的管脚复用电路，其包括上电复位展宽子电路、采样保存子电路、管脚、等效上拉电阻或等效下拉电阻，SOC芯片的上电复位信号输入上电复位展宽子电路，且上电复位展宽子电路将展宽后的上电复位信号输入采样保存子电路与管脚的使能端，以控制采样保存子电路的采样时间点及管脚的输出，管脚的外部连接端与外部应用连接，管脚的输出端与SOC芯片连接，管脚的输入端与采样保存子电路连接，等效上拉电阻或等效下拉电阻的一端与管脚的外部连接端连接，等效上拉电阻的另一端与外部电源连接，等效下拉电阻的另一端接地。本发明的SOC芯片的管脚复用电路可对芯片的固定功能管脚进行复用，提高了芯片管脚的复用率，减小了芯片的体积。
【专利说明】SOC芯片的管脚复用电路
【技术领域】
[0001]本发明涉及SOC芯片设计领域，更具体地涉及一种SOC芯片的管脚复用电路。
【背景技术】
[0002]随着SOC芯片设计的不断发展，集成规模愈来愈大，SOC芯片也愈来愈复杂。随之而来的是，SOC芯片与外部交流的“窗口 ”(管脚)，所需要的数目也是愈来愈来多，少则几十，多则几百，已经极大地制约了 SOC芯片的成本压缩，有些管脚限制很严重的SOC芯片甚至可能出现芯片面积是真正设计的几倍，从而导致成本提升几倍的情况。
[0003]因此，在SOC芯片设计中，对管脚的复用愈来愈重视。一般通常的做法是，根据功能进行复用，比如同一个管脚在某一时刻需要进行SPI通讯，就将管脚复用成SPI接口管脚；在下一时刻需要进行JTAG通讯，就将管脚复用成JTAG接口管脚。
[0004]但是，一些特殊的固定功能管脚按照上述方式还是无法进行复用，比如LED管脚。在SOC芯片工作过程中，LED灯需要一直指示芯片工作状态，因此根本无法复用成其它功能管脚。
[0005]因此，有必要提供一种改进的SOC芯片的管脚复用电路，以实现对固定功能输出管脚的复用。
【发明内容】
[0006]本发明的目的是提供一种SOC芯片的管脚复用电路，本发明的SOC芯片的管脚复用电路可对芯片的固定功能管脚进行复用，复用成某些固定状态的输入配置管脚，提高了芯片管脚的复用率，减小了芯片的体积。
[0007]为实现上述目的，本发明提供一种SOC芯片的管脚复用电路，其包括上电复位展宽子电路、采样保存子电路、管脚、等效上拉电阻或等效下拉电阻，SOC芯片的上电复位信号输入所述上电复位展宽子电路，且所述上电复位展宽子电路将展宽后的上电复位信号输入所述采样保存子电路与管脚的使能端，以控制所述采样保存子电路的采样时间点及所述管脚的输出，所述管脚的外部连接端与外部应用连接，管脚的输出端与SOC芯片连接，管脚的输入端与所述采样保存子电路连接，所述等效上拉电阻或等效下拉电阻的一端与所述管脚的外部连接端连接，所述等效上拉电阻的另一端与外部电源连接，所述等效下拉电阻的另一端接地。
[0008]较佳地，所述上电复位展宽子电路对上电复位信号进行展宽的期间，所述等效上拉电阻或等效下拉电阻控制所述管脚的状态。
[0009]较佳地，所述上电复位展宽子电路对上电复位信号进行展宽的期间，所述等效上拉电阻或等效下拉电阻的状态通过所述管脚输入SOC芯片。
[0010]较佳地，所述上电复位展宽子电路对上电复位信号进行展宽的期间，所述采样保存子电路对等效上拉电阻或等效下拉电阻的状态进行采样，且通过展宽后的上电复位信号控制采样时间点。[0011 ] 与现有技术相比，本发明的SOC芯片的管脚复用电路，通过所述上电复位展宽子电路对输入的上电复位信号进行展宽，且展宽后的上电复位信号控制所述管脚的使能端，使得在上电复位信号的展宽期间管脚仍然处于输入状态，芯片及外部应用均没有对管脚进行驱动，管脚状态就可以由等效上拉电阻或等效下拉电阻来控制，从而可通过等效上拉电阻或等效下拉电阻输入期望的固定模式的输入激励至芯片，即实现了对固定管脚输入激励而复用该固定管脚，控制芯片。因此，本发明SOC芯片的管脚复用电路提高了芯片管脚的复用率，减小了芯片的体积。
[0012]通过以下的描述并结合附图，本发明将变得更加清晰，这些附图用于解释本发明的实施例。
【专利附图】
【附图说明】
[0013]图1为本发明SOC芯片的管脚复用电路的结构框图。
[0014]图2为本发明一个具体实施例的结构框图。
[0015]图3为本发明一个具体实施例的另一结构框图。
【具体实施方式】
[0016]现在参考附图描述本发明的实施例，附图中类似的元件标号代表类似的元件。如上所述，本发明提供了一种SOC芯片的管脚复用电路，本发明的SOC芯片的管脚复用电路可对芯片的固定功能管脚进行复用，复用成某些固定状态的输入配置管脚，提高了芯片管脚的复用率，减小了芯片的体积。
[0017]请参考图1，图1为本发明SOC芯片的管脚复用电路的结构框图。如图所示，本发明的SOC芯片的管脚复用电路，包括上电复位展宽子电路、采样保存子电路、管脚、等效上拉电阻Rl或等效下拉电阻R2。SOC芯片的上电复位信号POR输入所述上电复位展宽子电路，从而所述上电复位展宽子电路对输入的上电复位信号POR的有效电平进行展宽，其中，对所述上电复位信号POR有效电平的展宽幅度值为多少，可根据具体的SOC芯片的参数进行设置调整；所述上电复位展宽子电路将展宽后的上电复位信号POR输入所述采样保存子电路与管脚的使能端1，以控制所述采样保存子电路的采样时间点及所述管脚的输入，即在所述上电复位信号POR的展宽期间，展宽后的上电复位信号POR控制所述管脚处于输入状态。所述管脚的外部连接端2与外部应用连接，管脚的输出端3与SOC芯片连接，从而外部应用通过所述管脚而与SOC芯片连接，在芯片上电工作后，实现具体的功能；管脚的输入端4与所述采样保存子电路连接，当有外部激励输入时，可将该激励保存于所述采样保存子电路中。所述等效上拉电阻Rl或等效下拉电阻R2的一端与所述管脚的外部连接端2连接，所述等效上拉电阻Rl的另一端与外部电源VDD连接，所述等效下拉电阻的另一端接地；从而，在所述上电复位展宽子电路对上电复位信号POR进行展宽的期间，通过所述等效上拉电阻Rl或等效下拉电阻R2，将期望的固定模式输入激励输入至所述SOC芯片，通过采样保存子电路对输入激励进行采样保存，从而可复用所述管脚输入激励，实现对SOC芯片的控制；在本发明的【具体实施方式】中，所述等效上拉电阻Rl或等效下拉电阻R2的具体电路器件可根据实际应用而相应选择，只要能实现等效上拉电阻Rl或等效下拉电阻R2的功能即可。另夕卜，在本发明的优选实施方式中，在上电复位信号POR进行展宽的期间，所述等效上拉电阻Rl或等效下拉电阻R2控制所述管脚的状态，且所述等效上拉电阻Rl或等效下拉电阻R2的状态通过所述管脚输入SOC芯片；即，在此期间，所述等效上拉电阻Rl或等效下拉电阻R2的状态即为输入激励而输入所述管脚，以使所述管脚的状态跟随输入激励而变化；更进一步地，在此期间，所述采样保存子电路对等效上拉电阻Rl或等效下拉电阻R2的状态(输入激励)进行采样，且通过展宽后的上电复位信号POR控制采样时间点。
[0018]具体地，请再结合参考图2与图3，描述本发明的一个具体实施例。在该实施例的SOC芯片中，存在两种工作模式:正常模式和测试模式。但是，在使用过程中并没有多余的管脚可进行模式选择。不过该SOC芯片有一个管脚是固定连接外部应用LED的，可以通过本发明的技术方案对该管脚(LED管脚)进行复用。在此复用该LED管脚作为模式控制信号，定义“I”表示芯片的测试模式，定义“O”表示芯片的正常工作模式。如果需要SOC芯片工作在测试模式，电路结构图如图2所示，当芯片上电时，LED管脚被配置为输入，同时由于展宽后的上电复位信号的控制，芯片及通过其外部连接端2连接的外部应用均没有对LED管脚进行驱动，使得LED管脚的输入被上拉电阻拉成了“I”。而采样保存子电路将这个“I”采样并保存下来，作为模式选择信号，从而使得芯片进入了测试模式。如果需要SOC芯片工作在正常模式，电路如图3所示；其中，发光二极管即为等效下拉电阻R2 ;当芯片上电时，LED管脚被配置为输入，同时由于展宽后的上电复位信号的控制，芯片及通过其外部连接端连接的外部应用均没有对LED管脚进行驱动，使得LED管脚的输入被发光二极管R2拉成了“O”;而采样保存电路将这个“O”采样保存下来，作为模式选择信号，从而使芯片进入正常工作模式。
[0019]以上结合最佳实施例对本发明进行了描述，但本发明并不局限于以上揭示的实施例，而应当涵盖各种根据本发明的本质进行的修改、等效组合。
【权利要求】
1.一种SOC芯片的管脚复用电路，其特征在于，包括上电复位展宽子电路、采样保存子电路、管脚、等效上拉电阻或等效下拉电阻，S0C芯片的上电复位信号输入所述上电复位展宽子电路，且所述上电复位展宽子电路将展宽后的上电复位信号输入所述采样保存子电路与管脚的使能端，以控制所述采样保存子电路的采样时间点及所述管脚的输出，所述管脚的外部连接端与外部应用连接，管脚的输出端与S0C芯片连接，管脚的输入端与所述采样保存子电路连接，所述等效上拉电阻或等效下拉电阻的一端与所述管脚的外部连接端连接，所述等效上拉电阻的另一端与外部电源连接，所述等效下拉电阻的另一端接地。
2.如权利要求1所述的S0C芯片的管脚复用电路，其特征在于，所述上电复位展宽子电路对上电复位信号进行展宽的期间，所述等效上拉电阻或等效下拉电阻控制所述管脚的状态。
3.如权利要求2所述的S0C芯片的管脚复用电路，其特征在于，所述上电复位展宽子电路对上电复位信号进行展宽的期间，所述等效上拉电阻或等效下拉电阻的状态通过所述管脚输入S0C芯片。
4.如权利要求3所述的S0C芯片的管脚复用电路，其特征在于，所述上电复位展宽子电路对上电复位信号进行展宽的期间，所述采样保存子电路对等效上拉电阻或等效下拉电阻的状态进行采样，且通过展宽后的上电复位信号控制采样时间点。
【文档编号】H03K17/22GK104270127SQ201410472287
【公开日】2015年1月7日 申请日期:2014年9月16日 优先权日:2014年9月16日
【发明者】杨修 申请人:四川和芯微电子股份有限公司