一种具有上电清零功能的电平转换器的制造方法
【专利摘要】一种具有上电清零功能的电平转换器，包括第一P型MOSFET、第二P型MOSFET、第三P型MOSFET、第四P型MOSFET、第五P型MOSFET、第一N型MOSFET、第二N型MOSFET、第三N型MOSFET、第四N型MOSFET和第五N型MOSFET，以及上述各MOSFET之间的互联线。本发明为采用多电源域的现代集成电路(Integrated?Circuits，简称IC)芯片设计人员提供一种硬件规模更小的具有上电清零功能的电平转换器单元电路，从而起到减小整体芯片面积、降低芯片成本的作用。
【专利说明】—种具有上电清零功能的电平转换器
【技术领域】
[0001]本发明属于集成电路(Integrated Circuits,简称IC)设计领域,更具体地,属于IC设计中的接口电路设计领域。
【背景技术】
[0002]出于低功耗等因素的考虑，现代IC系统设计中，越来越多地使用到了多电源域的设计方法。在多电源域的IC芯片中，各个电源域的电压值往往各不相同，因而可以适应不同电路功能模块各不相同的速度和性能的要求。尽管多电源域的设计提高了 IC设计的灵活性，但是，由于各个电源域之间的工作电压不同，需要特殊的接口电路来连接分布于不同电源域的各个模块，从而实现各个电源域之间信号的有效传输，这一用来实现电源域之间信号转换和传输的电路，称作电平转换器(Level Shifter) 0随着IC设计技术的不断发展，电平转换器已经渗透到了功能各异、种类繁多的各种IC芯片中，大到多核中央处理器(Central Process Unit,简称 CPU),小到射频识别(Rad1 Frequency Identificat1n,简称RFID)标签，电平转换器的身影随处可见。
[0003]作为多电源域设计的一种特例,非挥发性存储器(Non-volatile Memory)电路与其控制电路往往工作在两个不同的电源域中。出于数据安全的考虑，需要在整个电源上电和下电的过程中，保证存储器的控制信号不被误操作。该功能在IC设计中，可以采用上电复位信号(Power On Reset，简称Por)同存储器控制信号进行逻辑与操作来实现。在整个Por没有被置“I”有效的时间段内，所有供给存储器的控制信号均为逻辑“O”的确定信号，而非未知态或中间态。上述包括电平转换器以及后续逻辑“与”操作在内的电路模块，称作具有上电清零功能的电平转换器。
[0004]由于不同的IC设计中使用到的电源域的差值不同、信号速度不同，电平转换器的电路结构往往各不相同。基于传统的电平转换器，图1给出了一种具有上电清零功能的电平转换器，它实现了信号从低电压电源域Vddl信号向高电压电源域Vdd2的转换。
[0005]图1是一个传统的具有上电清零功能的电平转换器101的示意图，它由一个传统的电平转换器102和一个传统的与逻辑电路103组成。其中，传统的电平转换器102包括了一个P型的金属氧化物半导体场效应晶体管(Metal Oxide Semiconductor FieldEffect Transistor,简称 M0SFET) 104、一个 P 型 M0SFET105、一个 P 型 M0SFET106、一个 P 型 M0SFET107、一个 N 型 M0SFET108、一个 N 型 M0SFET109、一个 P 型 M0SFET110、一个N型M0SFET111，以及上述器件之间的互联线。传统的与逻辑电路103包括了一个P型 M0SFET113、一个 P 型 M0SFET114、一个 N 型 M0SFET115、一个 N 型 M0SFET116、一个 P 型M0SFET117、一个N型M0SFET118，以及上述器件之间的互联线。
[0006]传统的具有上电清零功能的电平转换器101的器件互联关系如下:
[0007]P型M0SFET104的源极接到了电源Vdd2，漏极接到了 P型M0SFET106的源极；P型M0SFET105的源极接到了电源Vdd2，漏极接到了 P型M0SFET107的源极；P型M0SFET106的漏极接到了 P型M0SFET105的栅极，以及N型M0SFET108的漏极；P型M0SFET107的漏极接到了 P型M0SFET104的栅极、N型M0SFET109的漏极、P型M0SFET114的栅极以及N型M0SFET115的栅极；N型M0SFET108和N型M0SFET109的源极都接到了地。输入信号Din接到了 P型MOSFET106, N 型 MOSFET108, P 型 MOSFET110 以及 N 型 M0SFET111 的栅极；P 型 MOSFET110的漏极与N型M0SFET111的漏极相连接，并连接到了 P型M0SFET107和N型M0FET109的栅极；P型M0SFET110的源极接到了电源Vddl，N型M0SFET111的源极接到了地；另一个输入信号Por接到了 P型M0SFET113和N型M0SFET116的栅极；N型M0SFET115的源极接到了 N型M0SFET116的漏极；N型M0SFET116的源极接到了地；P型M0SFET113和P型M0SFET114的源极接到了电源Vdd2 ;P型M0SFET113、P型M0SFET114以及N型M0SFET115的漏极相连，并连接到P型M0SFET117和N型M0SFET118的栅极。P型M0SFET117的源极接到电源Vdd2，N型M0SFET118的源极接到地。P型M0SFET117的漏极和N型M0SFET118的漏极相连，作为电路的输出Dout。
[0008]在电路规模日益增长的现代集成电路系统中，芯片内所包含的器件数量，越来越明显地影响到了芯片的面积大小。在包含存储器的集成电路系统中，随着数据交互和地址访问总线规模的增加，具有上电清零功能的电平转换器将作为连接存储器和控制电路之间的单元电路而大量使用。由图1所述的传统的具有上电清零功能的电平转换器25总共由14个MOSFET组成，减少该电路的规模大小，将有利于芯片面积的减小，从而起到降低芯片成本的作用。
【发明内容】
[0009]本发明所要解决的技术问题是为多电源域的现代IC系统提供一种电路规模较小的具有上电清零功能的电平转换器电路。实现这一目的的核心方法是利用传统的电平转换器本身的电路结构，将逻辑与操作简并到电平转换器电路中，减少进行逻辑与操作所需的MOSFET的数量，从而起到减少具有上电清零功能的电平转换器所需MOSFET总数的作用。
[0010]本发明的技术解决方案如下:
[0011]一种具有上电清零功能的电平转换器，其特点在于，包括第一 P型金属氧化物半导体场效应晶体管、第二 P型金属氧化物半导体场效应晶体管、第三P型金属氧化物半导体场效应晶体管、第四P型金属氧化物半导体场效应晶体管、第五P型金属氧化物半导体场效应晶体管、第一 N型金属氧化物半导体场效应晶体管、第二 N型金属氧化物半导体场效应晶体管、第三N型金属氧化物半导体场效应晶体管、第四N型金属氧化物半导体场效应晶体管和第五N型金属氧化物半导体场效应晶体管；
[0012]上述各元件的连接关系如下:
[0013]所述的第一 P型金属氧化物半导体场效应晶体管的源极与第一电源连接、漏极与所述的第三P型金属氧化物半导体场效应晶体管的源极连接；
[0014]所述的第二 P型金属氧化物半导体场效应晶体管的源极与第二电源连接、漏极与所述的第四P型金属氧化物半导体场效应晶体管的源极连接；
[0015]所述的第三P型金属氧化物半导体场效应晶体管的漏极与所述的第二 P型金属氧化物半导体场效应晶体管的栅极和第一 N型金属氧化物半导体场效应晶体管的漏极连接；
[0016]所述的第四P型金属氧化物半导体场效应晶体管的漏极、第一 P型金属氧化物半导体场效应晶体管的栅极、第二 N型金属氧化物半导体场效应晶体管的漏极和第四N型金属氧化物半导体场效应晶体管的漏极构成电路的公共输出节点；
[0017]所述的第一 N型金属氧化物半导体场效应晶体管的源极与第三N型金属氧化物半导体场效应晶体管的漏极连接；
[0018]所述的第二 N型金属氧化物半导体场效应晶体管的源极、第三N型金属氧化物半导体场效应晶体管的源极、第四N型金属氧化物半导体场效应晶体管的源极、第五N型金属氧化物半导体场效应晶体管的源极分别接地；
[0019]所述的第五P型金属氧化物半导体场效应晶体管的源极与第三电源连接，漏极与所述的第五N型金属氧化物半导体场效应晶体管的漏极、第四P型金属氧化物半导体场效应晶体管的栅极、第二 N型金属氧化物半导体场效应晶体管的栅极构成公共节点；
[0020]所述的第三P型金属氧化物半导体场效应晶体管的栅极、第一 N型金属氧化物半导体场效应晶体管的栅极、第五P型金属氧化物半导体场效应晶体管的栅极和第五N型金属氧化物半导体场效应晶体管的栅极构成公共节点与第一输入信号连接；
[0021]所述的第三N型金属氧化物半导体场效应晶体管的栅极与第二输入信号连接，所述的第四N型金属氧化物半导体场效应晶体管的栅极与第三输入信号连接。
[0022]与现有技术相比，本发明所述电路201仅仅使用了 10个M0SFET，便可以实现现有技术中需要14个MOSFET才能够实现的电路功能。电平转换器是现代大规模集成电路中的一个基本工作单元，在同一颗芯片中，会被多次使用到。因此，减少单个单元电路中使用到的元器件数量，可以大大地减少同一颗芯片中使用到的元器件的总数，从而在整体上减小芯片面积，起到降低芯片成本的作用。
【专利附图】
【附图说明】
[0023]图1是传统的具有上电清零功能的电平转换器的电路结构示意图；
[0024]图2是本发明具有上电清零功能的电平转换器的电路结构示意图；
[0025]图3是在图2的基础上命名了中间信号节点的具有上电清零功能的电平转换器的电路结构意图。
[0026]图4是用以示意本发明【具体实施方式】的一组输入输出信号的波形图；
[0027]图5是一个具体设计实例的仿真波形图。
【具体实施方式】
[0028]下面结合实施例和附图对本发明作进一步说明，但不应以此限制本发明的保护范围。
[0029]请先参阅图2，图2是本发明具有上电清零功能的电平转换器的电路结构示意图，如图所示，一种具有上电清零功能的电平转换器，包括第一 P型金属氧化物半导体场效应晶体管202、第二 P型金属氧化物半导体场效应晶体管203，、第三P型金属氧化物半导体场效应晶体管204、第四P型金属氧化物半导体场效应晶体管205、第五P型金属氧化物半导体场效应晶体管210、第一 N型金属氧化物半导体场效应晶体管206、第二 N型金属氧化物半导体场效应晶体管207、第三N型金属氧化物半导体场效应晶体管208、第四N型金属氧化物半导体场效应晶体管209和第五N型金属氧化物半导体场效应晶体管211 ；
[0030]上述各元件的连接关系如下:
[0031]所述的第一 P型金属氧化物半导体场效应晶体管202的源极与第一电源Vdd2连接、漏极与所述的第三P型金属氧化物半导体场效应晶体管204的源极连接；
[0032]所述的第二 P型金属氧化物半导体场效应晶体管203的源极与第二电源Vdd2’连接、漏极与所述的第四P型金属氧化物半导体场效应晶体管205的源极连接；
[0033]所述的第三P型金属氧化物半导体场效应晶体管204的漏极与所述的第二 P型金属氧化物半导体场效应晶体管203的栅极和第一 N型金属氧化物半导体场效应晶体管206的漏极连接；
[0034]所述的第四P型金属氧化物半导体场效应晶体管205的漏极、第一 P型金属氧化物半导体场效应晶体管202的栅极、第二 N型金属氧化物半导体场效应晶体管207的漏极和第四N型金属氧化物半导体场效应晶体管209的漏极构成电路的公共输出节点Dout ；
[0035]所述的第一 N型金属氧化物半导体场效应晶体管206的源极与第三N型金属氧化物半导体场效应晶体管208的漏极连接；
[0036]所述的第二 N型金属氧化物半导体场效应晶体管207的源极、第三N型金属氧化物半导体场效应晶体管208的源极、第四N型金属氧化物半导体场效应晶体管209的源极、第五N型金属氧化物半导体场效应晶体管211的源极分别接地；
[0037]所述的第五P型金属氧化物半导体场效应晶体管210的源极与第三电源Vddl连接，漏极与所述的第五N型金属氧化物半导体场效应晶体管211的漏极、第四P型金属氧化物半导体场效应晶体管205的栅极、第二 N型金属氧化物半导体场效应晶体管207的栅极构成公共节点；
[0038]所述的第三P型金属氧化物半导体场效应晶体管204的栅极、第一 N型金属氧化物半导体场效应晶体管206的栅极、第五P型金属氧化物半导体场效应晶体管210的栅极和第五N型金属氧化物半导体场效应晶体管211的栅极构成公共节点与第一输入信号Din连接；所述的第三N型金属氧化物半导体场效应晶体管208的栅极与第二输入信号Por连接，所述的第四N型金属氧化物半导体场效应晶体管209的栅极与第三输入信号？01*_11连接。
[0039]图2所述电路201和图1所述电路101相比，增加了一个输入信号Por_n，该信号为输入信号Por的逻辑反向。其余信号端口 DiruDout和Por的定义均同图1所述电路25相同。Por_n不由所述电路201产生，而由上电清零电路本身或多电源域现代IC系统中的其它电路产生。
[0040]为更好解释本发明中电路的工作原理，图3在图2的基础上，命名了图2中电路的中间信号节点。其中，P型M0SFET202的漏极与P型M0SFET204的源极相连的节点称为节点A ;P型M0SFET203的漏极与P型M0SFET205的源极相连的节点称为节点B ;P型M0SFET204的漏极、N型M0SFET206的漏极和P型M0SFET203的栅极相连的节点称为节点C ；N型M0SFET206的源极与N型M0SFET208的漏极相连的节点称为节点D ;P型M0SFET210的漏极、N型M0SFET211的漏极、P型M0SFET205的栅极和N型M0SFET207的栅极相连的节点称为节点E。
[0041]结合图3，图4给出了一组典型的输入输出波形。图4中，？01'、？01'_11和0111为输入信号，它们是一组以第三电源Vddl为电源电压的逻辑电平；Dout为输出信号，是一个以第一电源Vdd2和第二电源Vdd2’为电源电压的逻辑电平，其中，Vdd2>Vddl。根据输入信号Por、Por_n和Din的不同组合，可以把图3分成4个不同的时间段T1301，T2302，T3303，Τ4304。
[0042]在Tl时间段中，Por信号为逻辑0，Por_n信号为电源域Vddl中的逻辑1，Din信号为逻辑O。根据上述输入信号可知，图4中的各个MOSFET将呈现出以下的工作状态:N型 M0SFET206 关断，N 型 M0SFET208 关断，N 型 M0SFET209 导通，P 型 M0SFET210 导通，N 型M0SFET211关断。由上述MOSFET的开关关系可知，内部节点D为高阻节点，内部节点E为逻辑I。当电源电压Vdd2大于一个P型MOSFET的阈值电压时，可知P型M0SFET204的导通程度大于P型M0SFET205，从而导致P型M0SFET202导通，P型M0SFET203关断，内部节点A和内部节点C被充高至电源电压Vdd2的电位，成为逻辑I节点。由上述MOSFET的导通和关断之间的关系，可知输出信号Dout为逻辑O。
[0043]在T2时间段中，Por信号为逻辑0，Por_n信号为逻辑0，Din信号为电源域Vddl中的逻辑I。根据上述输入信号可知，图4中的各个MOSFET将呈现出以下的工作状态:N型 M0SFET206 导通，N 型 M0SFET208 关断，N 型 M0SFET209 导通，P 型 M0SFET210 关断，N 型M0SFET211导通。由上述MOSFET的开关关系可知，内部节点E为逻辑O。当电源电压Vdd2大于电源电压Vddl时，P型MOSFET 204导通或弱导通，内部节点C被充高至电源电压Vdd2的电位，成为逻辑I节点，从而使得P型M0SFET203被关断，输出节点Dout只存在经由P型M0SFET205和N型M0SFET209的下拉路径，输出为逻辑O。
[0044]在T3时间段中，Por信号为电源域Vddl中的逻辑1，Por_n信号为逻辑0，Din信号为逻辑O。根据上述输入信号可知，图4中的各个MOSFET将呈现出以下的工作状态:N型M0SFET208导通，节点D将被下拉拉到地电位；N型M0SFET209关断，不对输出节点Dout产生影响。由此可知，在T3时间段中，具有上电清零功能的电平转换器201将等价于一个传统的电平转换器102。由于输入信号Din为逻辑0，输出Dout也将为逻辑O。
[0045]在T4时间段中，Por信号为电源域Vddl中的逻辑1，Por_n信号为逻辑0，Din信号为逻辑I。根据上述输入信号可知，图4中的各个MOSFET将呈现出以下的工作状态:N型M0SFET208导通，节点D将被下拉拉到地电位；N型M0SFET209关断，不对输出节点Dout产生影响。由此可知，在T4时间段中，具有上电清零功能的电平转换器201将等价于一个传统的电平转换器102。由于输入信号Din为电源域Vddl中的逻辑1，输出Dout将为电源域Vdd2中的逻辑I。
[0046]以下结合一个具体设计实例及其仿真结果来说明本发明的【具体实施方式】。
[0047]在这个设计实例中，需要实现从电源域Vddl = 0.9V到电源域Vdd2 = 1.8V的电平转换。输入信号Din是一个周期为500ns的方波。结合图2，各个MOSFET的实际设计参数如下:P 型 M0SFET202:w = 650nm/L = 180nm、P 型 M0SFET203:w = 650nm/L = 180nm、P 型 M0SFET204:w = 650nm/L = 180nm、一个 P 型 M0SFET205:w = 650nm/L = 180nm、一个N 型 M0SFET206:w = 390nm/L = 180nm、一个 N 型 M0SFET207:w = 390nm/L = 180nm、一个N 型 M0SFET208:w = 460nm/L = 180nm、一个 N 型 M0SFET209:w = 460nm/L = 180nm、P 型M0SFET210:w = 650nm/L = 180nm、一个 N 型 M0SFET211:w = 460nm/L = 180nm。图 5 为使用中芯国际0.18um工艺的电路模型对上述设计实施例进行瞬态仿真得到的结果。由图5可知，通过仿真得到的信号波形和图4中的结果类似，从而表明，该电路确已实现了 Por对输出信号的清零作用，实现了输入信号Din从电源域Vddl到电源域Vdd2的电平转换。
[0048]虽然本发明已通过较佳实施例说明如上，但这一较佳实施例并非用以限定本发明。本领域的技术人员，在不脱离本发明的精神和范围内，应有能力对该较佳实施例做出各种改正和补充，因此，本发明的保护范围以权利要求书的范围为准。
【权利要求】
1.一种具有上电清零功能的电平转换器，其特征在于，包括第一 P型金属氧化物半导体场效应晶体管(202)、第二 P型金属氧化物半导体场效应晶体管(203)、第三P型金属氧化物半导体场效应晶体管(204)、第四P型金属氧化物半导体场效应晶体管(205)、第五P型金属氧化物半导体场效应晶体管(210)、第一 N型金属氧化物半导体场效应晶体管(206)、第二N型金属氧化物半导体场效应晶体管(207)、第三N型金属氧化物半导体场效应晶体管(208)、第四N型金属氧化物半导体场效应晶体管(209)和第五N型金属氧化物半导体场效应晶体管(211)； 上述各元件的连接关系如下: 所述的第一 P型金属氧化物半导体场效应晶体管(202)的源极与第一电源(Vdd2)连接、漏极与所述的第三P型金属氧化物半导体场效应晶体管(204)的源极连接； 所述的第二 P型金属氧化物半导体场效应晶体管(203)的源极与第二电源(Vdd2’)连接、漏极与所述的第四P型金属氧化物半导体场效应晶体管(205)的源极连接； 所述的第三P型金属氧化物半导体场效应晶体管(204)的漏极与所述的第二 P型金属氧化物半导体场效应晶体管(203)的栅极和第一 N型金属氧化物半导体场效应晶体管(206)的漏极连接； 所述的第四P型金属氧化物半导体场效应晶体管(205)的漏极、第一 P型金属氧化物半导体场效应晶体管(202)的栅极、第二 N型金属氧化物半导体场效应晶体管(207)的漏极和第四N型金属氧化物半导体场效应晶体管(209)的漏极构成电路的公共输出节点(Dout)； 所述的第一 N型金属氧化物半导体场效应晶体管(206)的源极与第三N型金属氧化物半导体场效应晶体管(208)的漏极连接； 所述的第二 N型金属氧化物半导体场效应晶体管(207)的源极、第三N型金属氧化物半导体场效应晶体管(208)的源极、第四N型金属氧化物半导体场效应晶体管(209)的源极、第五N型金属氧化物半导体场效应晶体管(211)的源极分别接地； 所述的第五P型金属氧化物半导体场效应晶体管(210)的源极与第三电源(Vddl)连接，漏极与所述的第五N型金属氧化物半导体场效应晶体管(211)的漏极、第四P型金属氧化物半导体场效应晶体管(205)的栅极、第二 N型金属氧化物半导体场效应晶体管(207)的栅极构成公共节点； 所述的第三P型金属氧化物半导体场效应晶体管(204)的栅极、第一 N型金属氧化物半导体场效应晶体管(206)的栅极、第五P型金属氧化物半导体场效应晶体管(210)的栅极和第五N型金属氧化物半导体场效应晶体管(211)的栅极构成公共节点与第一输入信号(Din)连接； 所述的第三N型金属氧化物半导体场效应晶体管(208)的栅极与第二输入信号(Por)连接，所述的第四N型金属氧化物半导体场效应晶体管(209)的栅极与第三输入信号(Por_η)连接。
【文档编号】H03K19/0185GK104184458SQ201410471349
【公开日】2014年12月3日 申请日期:2014年9月16日 优先权日:2014年9月16日
【发明者】车文毅 申请人:上海坤锐电子科技有限公司