一种电平移位电路的制作方法
【专利摘要】本发明属于电子技术领域，具体涉及一种电平移位电路。本发明的电平移位电路，包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第一电流源、第二电流源和反相器。本发明的有益效果为，本发明的电平位移电路与目前典型的电平位移电路相比具有稳定性高、速度快的特点。
【专利说明】
_种电平移位电路
技术领域
[0001]本发明属于电子技术领域，具体涉及一种电平移位电路。
【背景技术】
[0002]电平位移电路在驱动电路中作用是实现不同电平之间的转换，控制信号从一种电平经过电平位移电路转换成另一种电平控制信号。电平位移电路在驱动电路中是一种重要的电路。目前已经报道的电平位移电路，在电路结构成本、功耗、稳定性、速度等方面还不能很好的兼顾，譬如初态紊乱、速度慢、功耗大等问题。如何设计出满足高稳态、快速的电平位移电路对于优化整体驱动电路有着重要的作用。目前典型的电平位移电路如图1所示。基本工作原理为:Vin输入为一种电平逻辑信号，通过INV反相器在MNl，MN2管的栅极信号构成相位相反的互补逻辑电平，控制丽I，丽2管的开关，结合MPl和MP2构成的锁存结构，将输出电压Voutl，Vout2分别输出对应的高低电平，将信号电平从INV的电源转换为GND和VDD范围内信号，实现电平位移的功能。图中虚线框中电阻R，电容C是为了使电路有确定的初态而采取的方法，电阻和电容采用其中任一个均能达到效果，但是这样方法会对电平位移电路的功耗产生较大影响；同时，该电路在输入电平跳转的时候，由于电阻或者电容的影响，导致电路响应速度较慢。
【发明内容】
[0003]本发明的目的是为了解决典型的电平位移电路存在的上述问题，提出了新的电路结构，提高了电平位移电路的性能。
[0004]本发明的技术方案为:一种电平移位电路，包括第一 PMOS管MPl、第二 PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第一匪OS管MNl、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五匪OS管MN5、第六NMOS管MN6、第一电流源、第二电流源和反相器;其中，
[0005]第一 PMOS管MPl的源极接电源，其栅极接第二 PMOS管MP2的漏极和第五PMOS管MP5的漏极；
[0006]第二 PMOS管MP2的源极接电源，其栅极接第一 PMOS管MPl的漏极和第三PMOS管MP3的漏极；
[0007]第三PMOS管MP3的源极接电源，其栅极接第四PMOS管MP4的漏极；
[0008]第四PMOS管MP4的源极接电源，其栅极与漏极互连；
[0009]第五PMOS管MP5的源极接电源，其栅极接第六PMOS管MP6的漏极；
[0010]第六PMOS管MP6的源极接电源，其栅极与漏极互连；
[0011]第一匪OS管MNl的漏极接第一 PMOS管MPl的漏极和第三PMOS管MP3的漏极，第一NMOS管丽I的栅极接外部输入信号，第一 NMOS管丽I的源极接地；
[0012]第二匪OS管MN2的漏极接第二 PMOS管MP2的漏极和第五PMOS管MP5的漏极，第二NMOS管MN2的栅极接反相器的输出端;第二 NMOS管MN2的源极接地；
[0013]反相器的输入端接外部输入信号；
[0014]第三匪OS管丽3的漏极接第六匪OS管丽6的源极，第三匪OS管丽3的栅极接反相器的输出端，第三NMOS管MN3的源极接地；
[0015]第四匪OS管丽4的漏极接第五匪OS管丽5的源极，第四匪OS管丽4的栅极接外部输入信号，第四NMOS管MN4的源极接地；
[0016]第五匪OS管MN5的漏极接第六PMOS管MP6的漏极，第五匪OS管MN5的栅极接第一PMOS管MPl的漏极和第三PMOS管MP3的漏极；
[0017]第六匪OS管MN6的漏极接第四PMOS管MP4的漏极，第六匪OS管MN6的栅极接第二PMOS管MP2的漏极和第五PMOS管MP5的漏极；
[0018]第一电流源的一端接第一NMOS管MNl的漏极，第一电流源的另一端接地；
[0019 ]第二电流源的一端接第四NMOS管MN4的漏极，第二电流源的另一端接地；
[0020]第二PMOS管MP2漏极与第五PMOS管MP5漏极的连接点为电平移位电路的第一输出端，第一 PMOS管MPl漏极与第三PMOS管MP3漏极的连接点为电平以为电路的第二输出端。
[0021]本发明的有益效果为，本发明的电平位移电路与目前典型的电平位移电路相比具有稳定性高、速度快的特点。
【附图说明】
[0022]图1为传统的电平位移电路图；
[0023]图2为本文提出的高稳态快速电平位移电路图；
[0024]图3为本文提出的高稳态快速电平位移电路输入电平O跳变为I时的第一阶段示意图；
[0025]图4为本文提出的高稳态快速电平位移电路输入电平O跳变为I时的第二阶段示意图；
[0026]图5为本文提出的高稳态快速电平位移电路输入电平O跳变为I时的第三阶段示意图；
[0027]图6为本文提出的高稳态快速电平位移电路输入电平I跳变为O时的第一阶段示意图；
[0028]图7为本文提出的高稳态快速电平位移电路输入电平I跳变为O时的第二阶段示意图；
[0029]图8为本文提出的高稳态快速电平位移电路输入电平I跳变为O时的第三阶段示意图。
【具体实施方式】
[0030]下面结合附图，详细描述本发明的技术方案:
[0031]电路中电流源I的作用是确定电路的初态，如:在电路上电的过程中，Vin的状态不定可能使得MNl、MN2、MN3、MN4管全部关掉，如果没有电流源I的存在，则使得输出Vout 1、Vout2为不确定状态，造成输出状态紊乱，电流源12这时通过MP5、MP6电流镜对Voutl节点充电将Voutl拉高，电流源11通过对节点￥01^2放电将￥01^2拉低，确定电路初始状态。
[0032]本发明中快速的特点通过瞬态增强的架构实现。下面分析输入Vin跳变时电路的工作情况。当Vin从O跳转为I时:Vin为O时，Voutl为O，Vout2为I; Vin跳变为I时，使得MNl、丽4管开启，MN3、MN2管关断；第一阶段(图3所示)是Vout2从高电平VDD下降到VDD-VTHP时，MP2管关断，MN5管处于开启状态，这样MN5、MP6这一支路的电流(图3中13所示)通过MP5、MP6电流镜对节点VoutI进行充电，拉高VoutI的电位，Vout2节点电位由于丽I管开启进行放电而拉低；第二阶段(图4所示)是Vout2下降到小于VDD-VTHP且大于VDSN4+VTHN时，这期间MP2、丽5管都开启，流过MP2的电流(图4中14所示)与流过MN5的电流(图4中13所示)一起对节点VoutI进行充电，拉高VoutI的电位;与此同时，在VoutI电位拉高时会减小流过MPl管的电流(图4中15所示)，从而避免因丽I下拉能力不够而使Vout2电压不能下降的情况，在瞬态时具有高稳定性;而且，Vout2电压下降反过来会使得流过MP2的电流(图4中14所示)增大，加速使Voutl上升，形成正反馈过程，第一、二阶段是本电路实现瞬态增强的机制，加速使Voutl拉高，Vout2拉低;第三阶段(图5所示)是Vout2下降到小于VDSN4+VTHN时，MN5管关断，此时只有流过MP2的电流(图5中14所示)对节点Vou 11充电，Vou 11节点电位拉高至VDD，过程中当Voutl大于VDD-VTHP时，MPl管关断，Vout2节点电压由MNl管放电下降为O。
[0033]当Vin从I跳转为O时:Vin为I时，Voutl为l，Vout2为0;￥丨11为0时，使得1^2、]\^3管开启，丽1、MN4管关断；第一阶段(图6所示)是Voutl从高电平VDD下降到VDD-VTHP时，MPl管关断，丽6管处于开启状态，这时丽3、丽6、MP4这一支路的电流(图6中16所示)通过MP3、MP4电流镜镜像后与电流源11进行电流比较，又因为11值很小，节点Vout2电位拉高，节点Vout I电位由流过丽2管电流(图6中19所示)与流过MP2管电流(图6中18所示)及电流镜MP5、MP6镜像电流12之和进行比较，拉低Voutl电位;第二阶段(图7所示)是Voutl下降到小于VDD-VTHP且大于VDSN4+VTHN时；这期间丽6、MPI管都开启，流过MP3管的电流(图7中16所示)与流过MPI管的电流(图7中17所示)求和后与电流Il进行比较，拉高Vout2的电位;与此同时，在Vout2电位拉高时会减小流过MP2管的电流(图7中18所示)，从而避免因MN2下拉能力不够而使Voutl电压不能下降的情况，在瞬态时具有高稳定性;而且，Voutl电压下降反过来会使得流过MPl的电流(图7中17所示)增大，加速使Vout2上升，形成正反馈过程，第一、二阶段是本电路实现瞬态增强的机制，加速使Vout2拉高，Voutl拉低;第三阶段(图8所示)是Voutl下降到小于VDSN3+VTHN时，丽6管关断，此时只有流过MPI的电流(图8中17所示)与电流11比较，这时MPl管的栅源电压很大，Il又很小，这样Vout2节点电位拉高至近似为VDD，过程中当Vout2大于VDD-VTHP时，MP2管关断，Voutl节点电压由MN2管电流(图8中19所示)与MP5、MP6电流镜镜像电流12进行比较，由于MN2栅源电压很大，12又很小，节点Voutl电位拉低近似为O。以上通过对Vin的跳变进行分析可以看出输出跳转速度很快，并且在瞬态时也保证了电路的稳定性。
[0034]本发明的有益效果为，设计了一种高稳态快速电平位移电路，在电路初态及瞬态中均保持高稳态，在电平跳变中通过瞬态增强使得跳变速度很快，具有高稳态、快速的特点。
【主权项】
1.一种电平移位电路，包括第一PMOS管MPl、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管 MP4、第五 PMOS 管 MP5、第六 PMOS 管 MP6、第一 NMOS 管 MNl、第二 NMOS 管 MN2、第三 NMOS 管 MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第一电流源、第二电流源和反相器;其中，第一 PMOS管MPl的源极接电源，其栅极接第二 PMOS管MP2的漏极和第五PMOS管MP5的漏极； 第二 PMOS管MP2的源极接电源，其栅极接第一 PMOS管MPl的漏极和第三PMOS管MP3的漏极； 第三PMOS管MP3的源极接电源，其栅极接第四PMOS管MP4的漏极； 第四PMOS管MP4的源极接电源，其栅极与漏极互连； 第五PMOS管MP5的源极接电源，其栅极接第六PMOS管MP6的漏极； 第六PMOS管MP6的源极接电源，其栅极与漏极互连； 第一匪OS管丽I的漏极接第一 PMOS管MPI的漏极和第三PMOS管MP3的漏极，第一WOS管丽I的栅极接外部输入信号，第一 NMOS管丽I的源极接地； 第二匪OS管丽2的漏极接第二 PMOS管MP2的漏极和第五PMOS管MP5的漏极，第二WOS管MN2的栅极接反相器的输出端;第二 NMOS管MN2的源极接地； 反相器的输入端接外部输入信号； 第三匪OS管丽3的漏极接第六匪OS管丽6的源极，第三匪OS管丽3的栅极接反相器的输出端，第三NMOS管MN3的源极接地； 第四匪OS管丽4的漏极接第五匪OS管丽5的源极，第四匪OS管丽4的栅极接外部输入信号，第四NMOS管MN4的源极接地； 第五匪OS管丽5的漏极接第六PMOS管MP6的漏极，第五匪OS管丽5的栅极接第一 PMOS管MPl的漏极和第三PMOS管MP3的漏极； 第六匪OS管丽6的漏极接第四PMOS管MP4的漏极，第六匪OS管丽6的栅极接第二 PMOS管MP2的漏极和第五PMOS管MP5的漏极； 第一电流源的一端接第一 NMOS管MNl的漏极，第一电流源的另一端接地； 第二电流源的一端接第四NMOS管MN4的漏极，第二电流源的另一端接地； 第二 PMOS管MP2漏极与第五PMOS管MP5漏极的连接点为电平移位电路的第一输出端，第一 PMOS管MPl漏极与第三PMOS管MP3漏极的连接点为电平以为电路的第二输出端。
【文档编号】H03K19/0185GK105915207SQ201610218940
【公开日】2016年8月31日
【申请日】2016年4月11日
【发明人】周泽坤, 董瑞凯, 张家豪, 王卓, 张波
【申请人】电子科技大学