共源共栅晶体管和控制共源共栅晶体管的方法

共源共栅晶体管和控制共源共栅晶体管的方法
【专利摘要】提供了一种共源共栅晶体管和控制共源共栅晶体管的方法。该共源共栅晶体管包括：第一开关；第二开关，其耐电压高于第一开关的耐电压，并且第二开关级联耦合至第一开关的漏极；以及电路，在该电路中第三开关和电容器彼此串联耦合，该电路被设置在连接节点与第一开关的源极之间，该连接节点是第一开关和第二开关彼此耦合的节点。
【专利说明】共源共栅晶体管和控制共源共栅晶体管的方法

【技术领域】
[0001]本文中所讨论的实施方式涉及其中常通型晶体管和常断型晶体管彼此共源共栅地连接的共源共栅晶体管，并且涉及控制共源共栅晶体管的方法。

【背景技术】
[0002]近年来，如下电子器件(化合物半导体器件)的发展较活跃:在该电子器件中，GaN层和AlGaN层依次形成在由例如蓝宝石、SiC、氮化镓(GaN)或Si构成的衬底上，并且GaN层被用作电子渡越层。
[0003]GaN的带隙为3.4eV，其与Si的1.leV的带隙和GaAs的1.4eV的带隙相比是较大的。因此，在这种化合物半导体器件中预期以较高的耐电压进行操作。
[0004]这样的化合物半导体器件的一个示例为基于GaN的高电子迁移率晶体管(HEMT)。此后，基于GaN的高电子迁移率晶体管将被称为GaN-HEMT。HEMT是其中采用在半导体异质结中引起的高迁移率二维电子气(2DEG)作为沟道的场效应晶体管。
[0005]当GaN-HEMT被用作电源逆变器开关时，可以实现导通电阻的减小以及耐电压的提高。另外，与Si基晶体管相比，可以实现待机期间降低的功耗并且实现提高的工作频率。
[0006]因此，可以降低逆变器的开关损耗和功耗。另外，对于同等性能的晶体管，可以使GaN-HEMT小于Si基晶体管。
[0007]然而，相关技术中的硅M0S-FET是在未向其栅极施加电压的状态下处于关断的常断型(增强模式)晶体管，而GaN-HEMT通常是在未向其栅极施加电压的状态下处于导通的常通型(抑制模式)晶体管。
[0008]因此，存在如下共源共栅晶体管:其中，增强模式FET与抑制模式GaN-HEMT组合使用以在增强模式下工作，以便切换该抑制模式GaN-HEMT。
[0009]以下是参考文献:
[0010][文献1]日本公开特许公报N0.2011-166673，以及
[0011][文献2]美国专利 N0.2012/0262220A1。


【发明内容】

[0012]根据本发明的一个方面，共源共栅晶体管包括:第一开关；第二开关，其耐电压高于第一开关的耐电压，并且级联耦合至第一开关的漏极；以及电路，在该电路中第三开关和电容器彼此串联耦合，并且该电路设置在连接节点与第一开关的源极之间，该连接节点是第一开关和第二开彼此耦合的节点。

【专利附图】

【附图说明】
[0013]图1A和图1B是共源共栅晶体管的电路图；
[0014]图2是采用共源共栅晶体管的升压电路的电路图；
[0015]图3是用于说明升压电路的工作的图；
[0016]图4A和图4B是用于说明寄生电感的图；
[0017]图5是第一实施方式的共源共栅晶体管的电路图；
[0018]图6A和图6B是说明第一实施方式的共源共栅晶体管的效果的图；
[0019]图7A和图7B是说明第一实施方式的共源共栅晶体管的效果的图；
[0020]图8A和图8B是说明第一实施方式的共源共栅晶体管的效果的图；
[0021]图9是第二实施方式的共源共栅晶体管的电路图；
[0022]图10是第三实施方式的共源共栅晶体管的电路图；
[0023]图11是用于第三实施方式的共源共栅晶体管的控制电路的图；
[0024]图12是第一实施方式的共源共栅晶体管的半导体芯片的截面图；以及
[0025]图13是包含第一实施方式的共源共栅晶体管的电子部件的结构图。

【具体实施方式】
[0026]首先，图1A中示出共源共栅晶体管的示例。共源共栅晶体管是其中常断型第一开关元件Trl和常通型第二开关元件Tr2彼此串联连接的电路，第二开关元件Tr2的源极S2连接到第一开关元件Trl的漏极D1。第二开关元件Tr2的栅极G2和第一开关元件Trl的源极S1接地。常断型第一开关元件Trl例如为常用的硅基η型M0S-FET。常通型第二开关元件Tr2例如为GaN-HEMT。
[0027]接下来，将描述共源共栅晶体管的操作。首先，当第一开关元件Trl关断时，第一开关元件Trl的电阻增加，并且由于第一开关元件Trl的电阻被仍然导通的第二开关元件Tr2的电阻平衡，所以第一开关元件Trl的漏极电压增加。然后，第二开关元件Tr2的栅极电压为0V并且因此第二开关元件Tr2的源极电压变得高于该栅极电压。在此，如果使第二开关元件Tr2关断和导通的阈值为例如-5V，那么在第二开关元件Tr2的源极电压变为5V的时刻，第二开关元件Tr2被关断。
[0028]第二开关元件Tr2的漏极D2起共源共栅晶体管的漏极的作用，并且第一开关元件Trl的源极S1起共源共栅晶体管的源极的作用。类似地，第一开关元件Trl的栅极G1起共源共栅晶体管的栅极的作用。
[0029]接下来，将描述共源共栅晶体管的问题。当以数百KHz或更高的频率来开关共源共栅晶体管时，由各个晶体管的漏极-源极电容的大小确定漏极-源极电压分布。第一开关元件Trl的漏极-源极电压Vdsl由第二开关元件Tr2的漏极-源极电容Cds2确定。
[0030]Vdsl = VDDXCds2/(Cdsl+Cgs2+Cds2)...(等式 1)
[0031]Cdsl:第一开关元件Trl的漏极-源极电容
[0032]Cgs2:第二开关元件Tr2的栅极-源极电容
[0033]第二开关元件Tr2例如为GaN-HEMT并且具有大电容，因此第一开关元件Trl的漏极-源极电压Vdsl大于第二开关元件Tr2的漏极-源极电压。第二开关元件Tr2具有大的耐电压，但在开关操作时向第一开关元件Trl施加较大的电压。
[0034]第一开关元件Trl例如为高速S1-MOS并且具有低输入电容和高跨导(gm)，因此在短的栅极长度下具有低耐电压，作为结果，由于第一开关元件Trl的漏极-源极电压Vdsl超过第一开关元件Trl的源极-漏极耐电压而出现可靠性方面劣化或寿命降低的问题。
[0035]因此，如果试图也使用具有大耐电压的晶体管作为第一开关元件Trl，则共源共栅晶体管构造的小输入电容和高速工作的优点会丢失。
[0036]另外，如图1B所示，存在其中在第一开关元件Trl的漏极和源极之间并联连接齐纳二极管的构造。
[0037]在图1B所示的此配置中，齐纳二极管D_zener连接在第一开关元件Trl的源极和漏极之间，使得第一开关元件Trl的源极-漏极电压Vdsl不超过第一开关元件Trl的耐电压。然而，由于与实际的齐纳二极管串联地存在较大的内部电阻R_Zener，所以第一开关元件Trl的源极-漏极电压Vdsl不固定。因而，共源共栅晶体管的特性由于齐纳二极管的性能而在速率上受限，并且因此可能不会得到共源共栅晶体管的最大性能。
[0038]本发明人进行了与采用共源共栅晶体管的电路的损耗有关的研究。
[0039]图2示出了采用共源共栅晶体管的升压电路的示例。图3示出了图2的升压电路中的工作波形以及出现开关损耗的地方。
[0040]当输出功率较小时，升压电路通常在电流断续模式下工作。参照图3，共源共栅晶体管导通，电感器电流IL和晶体管电流Ids流动，并且能量存储在电感器L1中。然后，共源共栅晶体管被关断，能量以电流的形式释放到输出侧。术语“电流断续模式”是指电流在共源共栅晶体管的关断时段中消失的状态。
[0041]在电流消失的时段，在具有储存能量的作用的电感器L1与从共源共栅晶体管的输出端子所看到的等效电容之间发生串联谐振，因此共源共栅晶体管的输出端子处的电压振荡。此振荡的频率是由电感器L1和从共源共栅晶体管的输出端子所看到的等效电容确定的谐振频率。现在，当在谐振状态下使共源共栅晶体管导通时，此时共源共栅晶体管的输出端子处的电压的初始值依赖于共源共栅晶体管导通的定时。
[0042]如图3所示，在电流断续模式下，由于源极-漏极电压Vds与漏极电流Ids的重叠而出现开关损耗。当在源极-漏极电压Vds较大的状态下接通栅极电压Vgs时，源极-漏极电压Vds与漏极电流Ids的重叠较大并且开关损耗较大。在相关技术中，在断续模式下，尚不可能通过使源极-漏极电压Vds的大小与开关栅极电压Vgs的定时适当匹配来控制开关损耗。
[0043]另外，本发明人研究了在采用共源共栅晶体管的电路中出现的振铃效应(ringing)或振荡。
[0044]参照图4A，实际的晶体管被安装在例如印刷电路板上作为以模制封装进行密封或以金属封装进行密封的器件。特别地，连接到源极端子的布线常常充当电感，并且存在于封装中和电路板上的寄生电感LG和LS被连接到晶体管的端子。
[0045]有时，在这样的寄生电感和所使用的晶体管的栅极-源极电容之间生成谐振，作为其结果，晶体管可能会导致振铃效应或振荡。如果晶体管的上升时间(tr)和下降时间(tf)较短并且跨导(Λ Ids/Λ Vgs = gm)较大，则容易使谐振放大并且容易造成振铃效应或振荡。因此，不仅晶体管的开关操作变得不稳定，而且存在招致开关损耗增加的风险。
[0046]图4B示出了在生成振铃效应或振荡时的一段时间内的波形。在相关技术的控制振铃效应和振荡的方法中，与栅极端子串联地插入大电阻以去除从输出端子流动的电流，并且还在输出端子与地之间设置缓冲电路以产生损耗，由此抑制振铃效应和振荡。然而，在此方法中，栅极电压Vgs的上升时间较大，因此在接通和断开源极-漏极电压Vds和漏极电流Ids时的过渡时间较大并且因此开关损耗较大。
[0047]关于在第一开关元件Trl的漏极和源极之间施加等于或大于耐电压的电压的第一问题、在升压电路中电流断续模式下开关损耗较大的第二问题以及由于寄生电感的作用而使晶体管的开关操作不稳定的第三问题，本发明人关注于共源共栅连接的中点处的电压，并且提出了以下实施方式。
[0048]下面将参照附图详细描述本公开内容的技术的优选实施方式。
[0049]图5是示出应用了所公开的技术的第一实施方式的共源共栅晶体管的图。在图5中，用相同的符号来表示与图1A和图1B中所示的共源共栅晶体管的构成元件相同或等同的构成元件，并且省略其描述。
[0050]本实施方式的共源共栅晶体管是其中常断型第一开关元件Trl和常通型第二开关元件Tr2彼此串联连接的电路，第二开关元件Tr2的源极S2连接到第一开关元件Trl的漏极D1。第二开关元件Tr2的栅极G2和第一开关元件Trl的源极S1接地。常断型第一开关元件Trl例如为常用的硅基η型M0S-FET。常通型第二开关元件Tr2例如为GaN-HEMT。
[0051]另外，在节点mid与第一开关元件Trl的源极S1之间并联地连接其中开关SW和电容器Cadd彼此串联连接的电路，在节点mid处，第二开关元件Tr2的源极S2和第一开关元件Trl的漏极D1彼此连接。
[0052]第二开关元件Tr2的漏极D2起共源共栅晶体管的漏极的作用，并且第一开关元件Trl的源极S1起共源共栅晶体管的源极的作用。类似地，第一开关元件Trl的栅极G1起共源共栅晶体管的栅极的作用。
[0053]开关SW具有外部端子VI，可以通过外部端子VI从外部控制开关SW的切换，并且使用输入到外部端子VI的信号来接通和断开开关SW。开关SW例如是常用晶体管，如硅基η 型 M0S-FET 或 GaN HEMT。
[0054]关于开关SW的操作，紧接在共源共栅晶体管的栅极信号变为断开之前接通开关SW,因此电容器Cadd连接到节点mid。通过将电容器Cadd连接到节点mid,使节点mid处的电压稳定，因此可以避免在第一开关元件Trl的漏极和源极之间施加超过第一开关元件Trl的耐电压的电压。
[0055]另外，紧接在共源共栅晶体管的栅极信号变为接通之前断开开关SW，并且电容器Cadd与节点mid隔离，由此可以缩短在接通时充电所用的时间。
[0056]如果电容器Cadd在没有开关SW的情况下简单地连接到节点mid，可能仅获得简单过滤器的作用和使开关时的电压稳定的作用之一。然而，通过连接开关SW并且从外部控制该开关SW可以获得这两种作用。
[0057]接下来，将描述对上述第一问题的效果。
[0058]图6A和6B示出了用本实施方式的共源共栅晶体管替换图2所示的升压电路中的共源共栅晶体管的情况的仿真波形。
[0059]左侧的图6A示出了如下情况的仿真波形:电容器Cadd的电容为OnF，也就是说，SW处于断开状态，这是等效于相关技术的配置的状况。右侧的图6B示出了电容器Cadd的电容为2nF并且SW处于接通状态的情况的仿真波形。
[0060]在图6A和图6B中，从顶部起示出:共源共栅晶体管的栅极电压Vgs ;第二开关元件Tr2的源极S2和第一开关元件Trl的漏极D1彼此连接的节点mid处的电压Vmid ;共源共栅晶体管的漏极-源极电流Ids ;共源共栅晶体管的漏极电压Vds ;以及电感器电流IL。[0061 ] 第一开关元件Trl的漏极-源极耐电压为20V，并且第二开关元件Tr2的漏极-源极耐电压为600V。
[0062]作为仿真条件，将共源共栅晶体管的第一开关元件Trl的输入信号的开关频率设置为10kHz，并且将漏极电压VDD设置为400V。端子之间的电容为Cdsl = 500pF、Cds2 =150pF 以及 Cgs2 = 500pF。
[0063]首先，使用简单的计算，将暂时计算共源共栅晶体管的晶体管中的每个均关断时的电压。
[0064]假设由端子之间的电容来确定共源共栅晶体管的晶体管中的每个关断时的电压，根据以下等式来获得在第二开关元件Tr2关断时第二开关元件Tr2的漏极-源极电压Vds2_0FF:
[0065]Vds2_0FF = VDDXZds2_0FF/(Zdsl_0FF+Zds2_0FF)
[0066]= VDDX (Cdsl+Cgs2)/(Cds2+Cdsl+Cgs2)
[0067]= 400 X (500p+500p)/(150p+500p+500p)
[0068]= 347.8261V...(等式 2)
[0069]并且根据以下等式来获得在第一开关元件Trl关断时第一开关元件Trl的漏极-源极电压Vdsl_0FF:
[0070]Vds1_0FF = VDDXZds1_0FF/(Zdsl_0FF+Zds2_0FF)
[0071]= VDD X Cds2/ (Cds2+Cdsl+Cgs2)
[0072]= 400 X150p/ (150p+500p+500p)
[0073]= 52.1739V...(等式 3)。
[0074]在此，Zdsl_0FF为第一开关元件Trl关断时第一开关元件Trl的漏极-源极阻抗，并且Zds2_0FF为第二开关元件Tr2关断时第二开关元件Tr2的漏极-源极阻抗。
[0075]在图6A所示的仿真结果中，栅极断开时节点mid处的电压Vmid为52.95V并且该电压基本上与上述计算匹配。此时，远远超过20V(其为第一开关元件Trl的漏极耐电压)的电压被施加到第一开关元件TrI。
[0076]根据以下等式来获得在添加2nF的电容Cadd的情况下在第二开关元件Tr2关断时第二开关元件Tr2的漏极-源极电压Vds2_0FF:
[0077]Vds2_0FF = VDDXZds2_0FF/(Zdsl_0FF+Zds2_0FF)
[0078]= VDDX (Cdsl+Cgs2)/(Cds2+Cdsl+Cgs2+Cadd)
[0079]= 400 X (500p+500p+2n)/(150p+500p+500p+2n)
[0080]= 350.9524V...(等式 4)
[0081]并且根据以下等式来获得在第一开关元件Trl关断时第一开关元件Trl的漏极-源极电压Vdsl_0FF:
[0082]Vds1_0FF = VDDXZds1_0FF/(Zdsl_0FF+Zds2_0FF)
[0083]= VDD X Cds2/ (Cds2+Cdsl+Cgs2+Cadd)
[0084]= 400 X150p/ (150p+500p+500p+2n)
[0085]= 19.0476V...(等式 5)。
[0086]在图6B所示的仿真结果中，栅极断开时节点mid处的电压Vmid为19.83V并且该电压基本上与上述计算匹配。此时，未将超过20V(其为第一开关元件Trl的漏极耐电压)的电压施加到第一开关元件TrI。因此，可以避免第一开关元件Trl的劣化和寿命降低。
[0087]接下来，图7A和图7B将用于说明对上述第二问题的效果。
[0088]左侧的图7A示出了如下情况的仿真波形:其中，电容器Cadd的电容为OnF，也就是说，Sff处于断开状态，这是等效于相关技术的配置的状况。右侧的图7B示出了其中电容器Cadd的电容为2nF并且SW处于接通状态的情况的仿真波形。
[0089]在图7A和图7B中，从顶部起示出:共源共栅晶体管的栅极电压Vgs ;共源共栅晶体管的漏极电压Vds ;共源共栅晶体管的漏极电流Ids ;以及电感器电流IL。
[0090]参照图7A，假设在处于谐振状态的共源共栅晶体管的输出漏极电压Vds已到达峰值时使共源共栅晶体管的栅极导通，漏极电压Vds在开关过渡时段从Vdspk改变到共源共栅晶体管的通常为数十mV的导通电压Vds_0N，并且此时电压关于时间的斜率dv/dt的绝对值非常大。如果共源共栅晶体管的输出漏极电压Vds随时间的变化变得非常大，则伴随着这种变化，与dv/dt的大小成比例的电流流至与共源共栅晶体管的输出连接的等效电容Cds 和 Cgd。
[0091]当例如漏极电压Vds以较大的dv/dt改变时，在从连接在共源共栅晶体管的漏极端子和源极端子之间的源极-漏极电容Cds到晶体管沟道的漏极电流Ids中生成尖峰。
[0092]由于漏极电流Ids的尖锋和存在于晶体管的沟道中的纯电阻(在这种情况下为Ron)而在沟道内部生成热。源极-漏极电容Cds越大，在从关断状态到导通状态的过渡时段期间流过沟道的电流就越大，并且此时段期间的开关损耗Ross也越大。
[0093]参照图7B，作为添加2nF的电容器Cadd的结果，处于谐振状态的共源共栅晶体管的漏极电压Vds在栅极信号接通时基本上到达导通电压Vds_0N。不存在漏极电压Vds的急剧变化，因此去除了当图7A中的栅极信号被接通时存在于漏极电流Ids中的尖峰。因而，通过将栅极导通的时间与漏极电压Vds处于谷的时段匹配，可以抑制电压浪涌(dv/dt)并且可以将在栅极信号从断开转变到接通时的开关损耗减小到零。
[0094]因而，当电容器Cadd连接到节点mid时,漏极电压Vds的波形的振荡频率被改变。这是因为漏极电压Vds的波形由于从漏极端子看到的电容与连接到漏极端子的电感器之间的谐振而振荡。因此，电容器Cadd的电容被确定为使得紧接在栅极信号被接通之前的漏极电压Vds的波形的振荡处于其最低点。
[0095]图8A和8B将用于说明对上述第三个问题的效果。
[0096]要仿真共源共栅晶体管安装在印刷板上的状态，并且因此执行电感与共源共栅晶体管的栅极布线和源极布线串联连接的仿真，如图4A所示。
[0097]左侧的图8A示出了针对如下情况的仿真波形:电容器Cadd的电容为OnF，也就是说，SW处于断开状态，这是等效于相关技术的配置的状况。右侧的图SB示出了针对电容器Cadd的电容为2nF并且SW处于接通状态的情况的仿真波形。
[0098]在图8A和图SB中，从顶部起示出:共源共栅晶体管的栅极电压Vgs ;共源共栅晶体管的漏极电压Vds ;从共源共栅晶体管的源极端子流动的电流Is ;以及共源共栅晶体管的漏极电流Ids。
[0099]参照图8A，在所有的波形中均看到振荡现象(振铃效应)，而参照图SB，已经从除栅极信号波形之外的所有波形中去除振铃效应现象。
[0100]如果紧接在共源共栅晶体管的栅极信号变为接通之前将电容器Cadd的电容设置为InF，则除了针对对问题2的效果而受控的漏极电压Vds的谷之外，振铃效应也可以被控制。结果，减小了开关损耗并且确保了稳定的工作。
[0101]图9是示出应用了所公开的技术的第二实施方式的共源共栅晶体管的图。在图9中，用相同的符号来表示与图5中所示的第一实施方式的共源共栅晶体管的构成元件相同或等同的构成元件，并且省略其描述。
[0102]关于本实施方式的共源共栅晶体管，在节点mid与第一开关元件Trl的源极SI之间并联地连接其中开关SW和电容器CaddV彼此串联连接的电路，在节点mid处，第二开关元件Tr2的源极S2和第一开关元件Trl的漏极Dl彼此连接。开关SW具有外部端子VI，通过外部端子Vl可以从外部控制该开关的切换。第二实施方式的共源共栅晶体管的电容器CaddV与第一实施方式的共源共栅晶体管的电容器Cadd的不同之处在于:电容器CaddV是电压可变电容器并且具有用于使得能够对其电容进行控制的控制端子V2。将其静电电容随着施加至其端子的电压而改变的元件例如变容二极管(可变电容二极管)用作电压可变电容器。
[0103]当使用本实施方式的共源共栅晶体管时，可以同时解决上述第一问题和第二问题。
[0104]例如，通过在栅极信号从断开转变到接通时将电容器CaddV的电容设置为例如InF，可以去除漏极电流Ids的尖峰。因此，可以控制电流浪涌(dv/dt)并且可以将在栅极信号从断开转变到接通时出现的开关损耗减小到零。
[0105]另外，第二开关元件Tr2的源极S2和第一开关元件Trl的漏极Dl彼此连接的节点mid处的电压Vmid可以被减小为等于或小于第一开关元件Trl的漏极耐电压，并且通过在栅极信号从接通转变到断开时使电容器CaddV的电容例如从InF到2nF，可以避免第一开关元件Trl的劣化和寿命降低。
[0106]图10是示出应用了所公开的技术的第三实施方式的共源共栅晶体管的图。在图10中，用相同的符号来表示与图5中所示的第一实施方式的共源共栅晶体管的构成元件相同或等同的构成元件，并且省略其描述。
[0107]关于本实施方式的共源共栅晶体管，在节点mid与第一开关元件Trl的源极SI之间并联地连接有多个其中开关SW和电容器Cadd彼此串联连接的电路，在节点mid处，第二开关元件Tr2的源极S2和第一开关元件Trl的漏极Dl彼此连接。各个开关SW各自具有外部端子，通过该外部端子可以从外部控制该开关的切换。
[0108]例如，具有不同电容的电容器被布置成使得电容器Caddl、电容器Cadd2、电容器Cadd3和电容器Cadd4分别具有0.5pF、lnF、2nF和4nF的电容。然后，可以通过单独地接通或断开开关SWl至SWn来以0.5pF为单位设置连接到节点mid的电容。
[0109]通过在栅极信号从断开转变到接通时仅接通开关SWl以使连接到节点mid的电容器的电容为例如0.5pF，可以从漏极电流Ids去除尖峰。因此，可以控制电流浪涌(dv/dt)并且可以将在栅极信号从断开转变到接通时出现的开关损耗减小到零。
[0110]另外，第二开关元件Tr2的源极S2和第一开关元件Trl的漏极Dl彼此连接的节点mid处的电压Vmid可以被减小为等于或小于第一开关元件Trl的漏极耐电压，并且通过在栅极信号从接通转变到断开时使开关SWl和开关SW2接通并且使电容器的电容为例如1.5nF，可以避免第一开关元件Trl的劣化和寿命降低。
[0111]连接至节点mid的电容器Cadd的电容依赖于紧接在栅极信号接通之前的漏极电压Vds的波形。这是因为Vds的波形由于从漏极端子看到的电容与连接至漏极端子的升压电感器之间的谐振而振荡，但是当连接了电容器Cadd时,振荡频率被改变。连接至节点mid的电容被设置为使得紧接在栅极信号接通之前的Vds的波形的振荡正接近其最低点。
[0112]图11示出单独地接通和断开第三实施方式的共源共栅晶体管的开关SWl至SWn的控制电路的具体示例。控制电路使开关SWl至SWn与共源共栅晶体管的栅极信号同步地接通和断开。
[0113]作为用于判定连接至节点mid的电容的值的条件，采用共源共栅晶体管的升压电路的输出电压、输出电流或输入电流，或者共源共栅晶体管的栅极的振铃效应峰值电压或漏极电压波形或栅极信号被输入作为输入偏移电压或转换器的模拟输入。连接至共源共栅晶体管的节点mid的电容可以被控制电路进行适当调整，以匹配例如采用共源共栅晶体管的升压电路的操作。结果，存在如下效果:提高了采用共源共栅晶体管的升压电路等的可靠性并且降低了开关损耗。
[0114]图12是其中在与第一开关元件Trl或第二开关元件Tr2相同的处理步骤中制造电容器Cadd和开关SW的半导体芯片的截面图。在图12的示例中，作为GaN-HEMT的第二开关元件Tr2和电容器Cadd以及开关SW被形成为单个半导体芯片。
[0115]图13示出了其中将由图5中所示的共源共栅晶体管电路构成的器件容置在单个封装中的电子部件的结构的示例。
[0116]第二开关元件Tr2、电容器Cadd、开关SW和电介质衬底被固定到接地金属板上。第一开关元件Trl被安装在电介质衬底上，并且该电介质衬底电连接至在第一开关元件Trl的背面上的漏极端子(未示出)，因此基本上电介质衬底用作第一开关元件Trl的漏极端子Dl0
[0117]第一开关元件Trl的上表面用作源极端子SI并且其通过多根导线连接至接地金属板。
[0118]第二开关元件Tr2的上表面上的源极端子S2和电介质衬底通过多根导线彼此连接。第二开关元件Tr2的上表面上的栅极端子G2通过导线与接地金属板连接。
[0119]电容器Cadd的背面上的下电极电连接至接地金属板。电容器Cadd的上表面上的上电极通过导线连接至开关SW的上表面上的一个端子，并且开关SW的上表面上的另一端子和用作第一开关元件Trl的漏电极Dl的电介质衬底通过导线彼此连接。
[0120]框架被安装在接地金属板的凹部中，框架上形成有输入端子、输出端子和用于控制开关SW的外部端子Vl的Vl端子。该框架的输入端子通过多根导线与第一开关元件Trl的上表面上的栅极端子Gl连接。该框架的输出端子通过多根导线与第二开关元件Tr2的上表面上的漏极端子D2连接。该框架的Vl端子与开关SW的上表面上的外部端子Vl利用导线而彼此连接。
[0121]另外，例如用树脂将导线和器件密封。
【权利要求】
1.一种共源共栅晶体管，包括: 第一开关； 第二开关，其耐电压高于所述第一开关的耐电压，并且所述第二开关级联耦合至所述第一开关的漏极；以及 电路，在所述电路中第三开关和电容器彼此串联耦合，所述电路被设置在连接节点与所述第一开关的源极之间，所述连接节点是所述第一开关和所述第二开关彼此耦合的节点。
2.根据权利要求1所述的共源共栅晶体管，其中，所述第三开关具有外部连接端子，所述外部连接端子使得能够从外部切换所述第三开关。
3.根据权利要求2所述的共源共栅晶体管，其中，在断开所述第一开关的栅极信号之前，接通所述第三开关的信号被输入到所述外部连接端子并且所述电容器被电耦合至所述连接节点。
4.根据权利要求2所述的共源共栅晶体管，其中，在接通所述第一开关的栅极信号之前，断开所述第三开关的信号被输入到所述外部连接端子并且所述电容器和所述连接节点彼此电耦合隔离。
5.根据权利要求1所述的共源共栅晶体管，其中，所述电容器的电容改变由于栅极-源极电容和耦合至所述共源共栅晶体管的源极的寄生电感而震荡的漏极电压的振荡周期，使得在所述共源共栅晶体管的栅极被导通的时刻所述漏极电压最小。
6.根据权利要求1所述的共源共栅晶体管，其中，所述电容器是电压可变电容器并且具有控制端子，其中通过所述控制端子来改变所述电容器的电容。
7.根据权利要求1所述的共源共栅晶体管，其中，电容器和第三开关彼此串联耦合的所述电路被设置多个，所述电路并联地耦合在所述连接节点与所述第一开关的所述源极之间。
8.根据权利要求7所述的共源共栅晶体管，还包括对电容器和第三开关彼此串联耦合的所述电路进行控制的电路。
9.根据权利要求1所述的共源共栅晶体管，其中，所述第一开关为常断型顯并且所述第二开关为常通型&册1丁。
10.一种控制共源共栅晶体管的方法，所述共源共栅晶体管包括: 第一开关； 第二开关，其耐电压高于所述第一开关的耐电压，并且所述第二开关共源共栅地耦合至所述第一开关的漏极；以及 电路，在所述电路中第三开关和电容器彼此串联耦合，所述电路被设置在连接节点与所述第一开关的源极之间，所述连接节点是所述第一开关和所述第二开关彼此耦合的节点， 所述方法包括: 在断开所述第一开关的栅极之前，通过接通所述第三开关来将所述电容器电耦合至所述连接节点。
11.根据权利要求10所述的控制共源共栅晶体管的方法，其中，在接通所述第一开关的所述栅极之前，通过断开所述第三开关来使所述连接节点和所述电容器彼此电隔离。
12.—种半导体装置，包括: 形成在半导体衬底上的第一开关，或者耐电压高于所述第一开关的耐电压的第二开关，所述第二开关共源共栅地耦合至所述第一开关并且形成在所述半导体衬底上；以及所述半导体衬底上的电路，在所述电路中第三开关和电容器彼此串联耦合，所述电路被设置在连接节点与所述第一开关的源极之间，其中所述第一开关和所述第二开关在所述连接节点处彼此耦合。
【文档编号】H03K17/687GK104467775SQ201410471704
【公开日】2015年3月25日 申请日期:2014年9月16日 优先权日:2013年9月20日
【发明者】广濑达哉, 常信和清 申请人:富士通株式会社