用于高速DC耦合通信的共栅放大器的制作方法

领域

本公开的各方面一般涉及放大器，尤其涉及共栅放大器。

背景技术：

设备可包括用于从另一设备接收传入信号的前端模拟接收机。前端接收机可在将收到信号转发给设备中的其他组件以供进一步处理之前对该信号执行前端处理(例如，放大、均衡等等)。通常在前端接收机中采用电流模式逻辑(CML)放大器来放大收到信号。

概述

以下给出对一个或多个实施例的简化概述以提供对此类实施例的基本理解。此概述不是所有构想到的实施例的详尽综览，并且既非旨在标识所有实施例的关键性或决定性要素亦非试图界定任何或所有实施例的范围。其唯一的目的是要以简化形式给出一个或多个实施例的一些概念以作为稍后给出的更加具体的说明之序。

根据一方面，本文描述了一种接收机。该接收机包括具有差分输入和差分输出的差分共栅放大器，其中该差分输入包括第一输入和第二输入，并且该差分共栅放大器被配置成将差分输入处的输入差分信号放大成差分输出处的经放大的差分信号。该接收机还包括：被配置成感测输入差分信号的共模电压的共模电压传感器；以及被配置成生成跟踪第一和第二输入中的至少一者处的直流(DC)电压的副本电压的副本电路。该接收机进一步包括被配置成将感测出的共模电压与副本电压进行比较并且基于该比较来调节输入到差分共栅放大器的第一偏置电压的比较器，其中DC电压取决于该第一偏置电压。

第二方面涉及一种用于操作具有差分输入和差分输出的差分共栅放大器的方法，其中该差分输入包括第一输入和第二输入。该方法包括：感测输入到差分共栅放大器的差分输入的差分信号的共模电压；生成跟踪第一和第二输入中的至少一者处的直流(DC)电压的副本电压；将感测出的共模电压与该副本电压进行比较；以及基于该比较来调节输入到该差分共栅放大器的第一偏置电压，其中该DC电压取决于该第一偏置电压。

第三方面涉及一种用于操作具有差分输入和差分输出的差分共栅放大器的设备，其中该差分输入包括第一输入和第二输入。该设备包括：用于感测输入到差分共栅放大器的差分输入的差分信号的共模电压的装置；用于生成跟踪第一和第二输入中的至少一者处的直流(DC)电压的副本电压的装置；用于将感测出的共模电压与该副本电压进行比较的装置；以及用于基于该比较来调节输入到该差分共栅放大器的第一偏置电压的装置，其中该DC电压取决于该第一偏置电压。

为能达成前述及相关目的，这一个或多个实施例包括在下文中充分描述并在权利要求中特别指出的特征。以下说明和所附插图详细阐述了这一个或多个实施例的某些解说性方面。但是，这些方面仅仅是指示了可采用各个实施例的原理的各种方式中的若干种，并且所描述的实施例旨在涵盖所有此类方面及其等效方案。

附图简要说明

图1示出了包括发射机和接收机的通信系统的示例。

图2示出了根据本公开的一实施例的发射机。

图3A和3B示出了根据本公开的一实施例的包括差分共栅放大器的前端接收机。

图4示出了根据本公开的一实施例的共模反馈电路的示例性实现。

图5示出了根据本公开的一实施例的包括多个放大器片的共栅放大器。

图6示出了根据本公开的一实施例的具有用于扩展带宽的分流电容器的共栅放大器。

图7是示出根据本公开的实施例的共栅放大器在频率上的增益的示例的标绘。

图8示出了根据本公开的实施例的初级静电放电(ESD)保护电路的示例。

图9是解说根据本公开的一实施例的用于操作共栅放大器的方法的流程图。

详细描述

以下结合附图阐述的详细描述旨在作为各种配置的描述，而无意表示可实践本文中所描述的概念的仅有的配置。本详细描述包括具体细节以便提供对各种概念的透彻理解。然而，对于本领域技术人员将显而易见的是，没有这些具体细节也可实践这些概念。在一些实例中，以框图形式示出众所周知的结构和组件以避免湮没此类概念。

图1示出了包括发射机110和接收机120的通信系统100的示例。发射机110可位于第一设备上并且接收机120可位于第二设备上，其中发射机110和接收机120用于在第一和第二传输线125和130上将数据从第一设备传递到第二设备。第一和第二传输线125和130可包括印刷电路板和/或芯片上的迹线、同轴电缆或另一种类型的电缆中的导体、绞线对等等。发射机110可在第一和第二传输线125和130上向接收机120传送差分信号。接收机120可在将收到信号转发给第二设备中的其他组件以供进一步处理之前对该信号执行前端处理(例如，放大、均衡等等)。

发射机110和接收机120可用于第一与第二设备之间的短程通信。例如，第一和第二设备可位于分开的芯片上，其中发射机110和接收机120用于设备之间的码片间通信。对于高速通信，发射机110可以千兆赫范围内的速度在传输线125和130上向接收机120传送数据(例如，串行数据)。这允许设备使用较少的引脚和传输线来以较高的数据率进行通信。

图2示出了发射机110的示例性实现。在此示例中，发射机110包括第一输出驱动器212和第二输出驱动器222。第一输出驱动器212经由第一电阻器232耦合到第一传输线125(未示出)，而第二输出驱动器222经由第二电阻器234耦合到第二传输线130(未示出)。第一和第二电阻器232和234可各自具有约50Ω的电阻(记为“Rs”)或另一电阻。

第一输出驱动器212包括第一开关215和第二开关220，其中第一开关215耦合在电压源210与节点217之间，第二开关220耦合在节点217与地之间，并且第一电阻器232耦合在节点217与第一传输线125之间。在一个示例中，第一和第二开关215和220中的每一者包括n型金属氧化物半导体(NMOS)晶体管。在另一示例中，第一开关215包括p型金属氧化物半导体(PMOS)晶体管而第二开关220包括NMOS晶体管。电压源210可以提供DC电压Vs(例如，160mV、200mV、400mV、480mV等等)。

在操作中，第一输出驱动器212驱动节点217为高或低。为了驱动节点217为高，第一开关215被导通并且第二开关220被关断。这使得第一开关215将节点217耦合到源电压Vs。为了驱动节点217为低，第二开关220被导通并且第一开关215被关断。这使得第二开关220将节点217耦合到地。

第二输出驱动器222包括第三开关225和第四开关230，其中第三开关225耦合在电压源210与节点227之间，第四开关230耦合在节点227与地之间，并且第二电阻器234耦合在节点227与第二传输线130之间。在一个示例中，第三和第四开关225和230中的每一者包括NMOS晶体管。在另一示例中，第三开关225包括PMOS晶体管而第四开关230包括NMOS晶体管。

在操作中，第二输出驱动器222驱动节点227为高或低。为了驱动节点227为高，第三开关225被导通并且第四开关230被关断。这使得第三开关225将节点227耦合到源电压Vs。为了驱动节点227为低，第四开关230被导通并且第三开关225被关断。这使得第四开关230将节点227耦合到地。

为了在传输线125和130上向接收机120传送数据，第一和第二输出驱动器212和222以互补方式驱动。例如，为了传送比特值1，第一输出驱动器212可被驱动为高并且第二输出驱动器222可被驱动为低。为了传送比特值0，第一输出驱动器212可被驱动为低并且第二输出驱动器222可被驱动为高。对于高速通信，开关215、220、225和230可以千兆赫范围内的速度切换。

接收机120可采用电流模式逻辑(CML)差分放大器来放大来自发射机110的信号。然而，CML放大器可能需要充电器件模型(CDM)静电放电(ESD)保护，这减小了带宽。这是因为收到信号被输入到CML放大器中的晶体管(例如，PMOS晶体管和/或NMOS晶体管)的栅极，其中栅极需要旁路二极管来保护晶体管的栅极氧化物免受ESD电流(例如，通过分流栅极氧化物周围的电流)。这些旁路二极管具有寄生电容，这减小了CML放大器的带宽。

本公开的实施例提供了采用差分共栅放大器作为CML差分放大器的替换的前端接收机。共栅放大器有利地减轻了对CDM ESD保护的要求。这是因为收到差分信号被输入到共栅放大器中的晶体管的漏极/源极，而不是晶体管的栅极。晶体管的漏极/源极通常不需要用于CDM ESD保护的旁路二极管，并且因此避免了以上所讨论的由旁路二极管引起的带宽减小。共栅放大器的另一优点是输入差分信号在共栅放大器的差分输出处被向上电平移位以供下一级处理，如以下进一步讨论的。

图3A示出了根据本公开的一实施例的包括差分共栅放大器310的前端接收机305。差分共栅放大器310具有包括耦合到第一传输线125的第一输入(记为“inp”)和耦合到第二传输线130的第二输入(记为“inn”)的差分输入。接收机305包括串联耦合在第一与第二输入(inp、inn)之间的第一和第二端接电阻器326和328。第一和第二端接电阻器326和328可各自具有约50Ω的电阻(记为“Rt”)或另一电阻。在一个方面，电阻Rt可大致与传输线125和130的特性阻抗(例如，50Ω)相匹配。

图3A示出了发射机110向接收机305传送比特值1的示例。在此示例中，第一传输线125经由电阻器232耦合到发射机侧的电压源210，而第二传输线130经由电阻器234耦合到发射机侧的地。这可以例如通过导通图2中所示的第一和第四开关215和230来进行。在此示例中，电流在图3A中的箭头315所指示的方向上流经传输线125和130以及端接电阻器326和328。作为结果，跨差分共栅放大器310的第一和第二输入(inp、inn)形成正差分电压。

图3B示出了发射机110向接收机305传送比特值0的示例。在此示例中，第一传输线125经由电阻器232耦合到发射机侧的地，而第二传输线130经由电阻器234耦合到发射机侧的电压源210。这可以例如通过导通图2中所示的第二和第三开关220和225来进行。在此示例中，电流在图3B中的箭头317所指示的方向(即，图3A中所示的方向的反方向)上流经传输线125和130以及端接电阻器326和328。作为结果，跨差分共栅放大器310的第一和第二输入(inp、inn)形成负差分电压。

由此，发射机110通过反转放大器310的差分输入(inp、inn)处的差分电压的极性来传送不同比特值。差分电压的共模电压(记为“vcm”)可大致等于源电压Vs的一半(假定电阻Rs和Rt大致相等)。例如，如果源电压Vs等于400mV，则输入共模电压可大致等于200mV。端接电阻器326与328之间的节点324处的电压可大致等于输入差分信号的共模电压，并且因此可被用于感测输入共模电压，如以下进一步讨论的。

回来参考图3A，差分共栅放大器310具有包括第一输出(记为“outp”)和第二输出(记为“outn”)的差分输出。差分共栅放大器310被配置成将放大器310的差分输入(inp、inn)处的差分信号放大成放大器310的差分输出(outp、outn)处的经放大的差分信号。在图3A中所示的示例中，放大器310的差分输出(outp、outn)耦合到缓冲器380，该缓冲器380可包括均衡器、第二级放大器(例如，CML放大器)、或其组合。图3A示出了放大器的差分输出(outp、outn)与缓冲器380的差分输入之间的寄生电容(建模为寄生电容器Cp)。

差分共栅放大器310包括耦合在差分共栅放大器310的第一输入(inp)与第一输出(outp)之间的第一放大器330。第一放大器330包括第一晶体管332、第二晶体管334、以及串联耦合在第一晶体管332的源极与第二晶体管334的漏极之间的第一和第二电阻器336和338。第一和第二电阻器332和334中的每一者可具有400Ω的电阻(记为“R0”)或另一电阻，并且第一和第二晶体管332和334中的每一者可包括NMOS晶体管。电阻器可以使用多晶硅电阻器或金属电阻器来实现。

第一晶体管332以共栅极配置耦合在放大器310的第一输入(inp)与第一输出(outp)之间，其中第一晶体管332的源极经由第一电阻器336耦合到第一输入(inp)，第一晶体管332的漏极耦合到第一输出(outp)，并且第一晶体管332的栅极由第一偏置电压vbn1来偏置。如以下进一步讨论的，第一偏置电压vbn1可被调节以使得第一输入(inp)处的DC电压跟踪输入差分信号的共模电压。DC电压也可被称为偏置电压。

第二晶体管334的漏极经由第二电阻器338耦合到放大器310的第一输入(inp)，而第二晶体管334的源极耦合到地。第二晶体管334的栅极由第二偏置电压vbn2来偏置以为第一放大器330提供期望DC偏置电流。第一和第二偏置电压vbn1和vbn2由共模反馈电路350提供，如以下进一步讨论的。

如图3A中所示，差分共栅放大器310包括耦合在供电电压Vdd(例如，0.9V)与第一晶体管332的漏极之间的第一负载电阻器360。差分共栅放大器310的第一输出(outp)在第一负载电阻器360与第一晶体管332的漏极之间的节点处取得。

差分共栅放大器310还包括耦合在差分共栅放大器310的第二输入(inn)与第二输出(outn)之间的第二放大器340。第二放大器340包括第三晶体管342、第四晶体管344、以及串联耦合在第三晶体管342的源极与第四晶体管344的漏极之间的第三和第四电阻器346和348。第三和第四电阻器342和344中的每一者可具有400Ω的电阻(记为“R0”)或另一电阻，并且第三和第四晶体管342和344中的每一者可包括NMOS晶体管。在一个方面，第一和第二放大器330和340可以具有基本上相同的结构。

第三晶体管342以共栅极配置耦合在放大器310的第二输入(inn)与第二输出(outn)之间，其中第三晶体管342的源极经由第三电阻器346耦合到第二输入(inn)，第三晶体管342的漏极耦合到第二输出(outn)，并且第三晶体管342的栅极由第一偏置电压vbn1来偏置。如以下进一步讨论的，第一偏置电压vbn1可被调节以使得第二输入(inn)处的DC电压跟踪输入差分信号的共模电压。

第四晶体管344的漏极经由第四电阻器348耦合到放大器310的第二输入(inn)，并且第四晶体管344的源极耦合到地。第四晶体管344的栅极由第二偏置电压vbn2来偏置以为第二放大器340提供期望DC偏置电流。

如图3A中所示，差分共栅放大器310包括耦合在供电电压Vdd与第三晶体管342的漏极之间的第二负载电阻器365。差分共栅放大器310的第二输出(outn)在第二负载电阻器365与第三晶体管342的漏极之间的节点处取得。在一个方面，第一和第二负载电阻器360和365中的每一者可具有大致相同的电阻(记为“R_L”)。

在操作中，差分共栅放大器310使用第一和第二放大器330和340将差分输入(inp、inn)处的差分信号放大成差分输出(outp、outn)处的经放大的差分信号。在某些方面，差分共栅放大器310可以提供6至8dB之间的低频增益或另一增益，如以下进一步讨论的。

与CML差分放大器相比，差分共栅放大器310减轻了对CDM ESD保护的需求。这是因为传入差分信号被输入到共栅放大器310中的晶体管332、334、342和344的源极/漏极，而不是晶体管的栅极。晶体管的漏极/源极通常不需要用于CDM ESD保护的旁路二极管，并且因此避免了由以上所讨论的旁路二极管引起的带宽减小。

共栅放大器310的另一优点在于输入差分信号被向上电平移位以供下一级处理。例如，输入差分信号的共模电压可被向上电平移位至由下式给出的输出共模电压：

V_{out_cm}＝Vdd–I_b·R_L (1)

其中V_{out_cm}为输出共模电压，并且I_b为第一和第二放大器330和340中的每一者的DC偏置电流。式(1)假定第一和第二放大器330和340具有大致相同的偏置电流并且负载电阻器360和365中的每一者的电阻为R_L。

由共栅放大器310提供的电压电平移位在输入差分信号具有相对较低的共模电压时可能是有用的。例如，输入差分信号的共模电压(例如，200mV)可能低于缓冲器380的输入处的NMOS晶体管(未示出)的阈值电压(例如，300mV至400mV)。在此示例中，共栅放大器310可将输入共模电压向上电平移位以使得输出差分信号能够正确地驱动NMOS晶体管。

如以上所讨论的，共模反馈电路350向第一和第三晶体管332和342的栅极提供第一偏置电压vbn1。在一个方面，共模反馈电路350感测输入差分信号的共模电压，并且基于感测出的输入共模电压来调节第一偏置电压vbn1以使得差分放大器310的输入(inp、inn)处的DC电压大致等于输入共模电压。这防止了从放大器310的输入(inp、inn)的DC电流漏泄。DC电流漏泄是不期望的，因为它可导致输入共模电压的相对较大变动。DC电流漏泄对共栅放大器310成问题，因为差分输入信号被DC耦合到共栅放大器310的输入(inn、inp)而非AC耦合(其阻挡了DC电流)。共模反馈电路350还向第三和第四晶体管334和344的栅极提供第二偏置电压vbn2。

在图3A中所示的示例中，共模反馈电路350感测端接电阻器326与328之间的节点324处的输入共模电压(记为“vcm”)。就此而言，端接电阻器的组合可被认为是输入共模电压传感器322，其中传感器322耦合在差分放大器310的输入(inn、inp)之间，并且在节点324处提供感测出的输入共模电压。

图4示出了根据本公开的一实施例的共模反馈电路350的示例性实现。在此实施例中，共模反馈电路350包括比较器430、电流源410、和副本电路420。比较器430可包括运算放大器。

副本电路420包括第五晶体管435、第六晶体管450、以及串联耦合在第五晶体管435的源极与第六晶体管450的漏极之间的第五和第六电阻器440和445。副本电路420可具有与第一和第二放大器330和340中的每一者的结构相类似的结构。就此而言，第五晶体管435可对应于第一和第三晶体管332和342中的每一者，而第六晶体管450可对应于第二和第四晶体管334和344中的每一者。类似地，第五电阻器440可对应于第一和第三电阻器336和346中的每一者，而第六电阻器445可对应于第二和第四电阻器338和348中的每一者。电流源410耦合到第五晶体管435的漏极，并且被配置成向副本电路420提供DC电流。

第六晶体管450的栅极耦合到第五晶体管435的漏极，而第六晶体管450的源极耦合到地。第六晶体管450的栅极还耦合到第一放大器330中的第二晶体管334的栅极以及第二放大器340中的第四晶体管344的栅极。作为结果，第二、第四和第六晶体管334、344和450形成电流镜，其中第二和第四晶体管334和344对流经第六晶体管450的电流进行镜像。因为流经第六晶体管450的电流大致等于由电流源410提供的电流，所以第二和第四晶体管334和344中的每一者对电流源410的电流进行镜像。如以上所讨论的，第二晶体管334为第一放大器提供偏置电流，而第四晶体管344为第二放大器340提供偏置电流。由此，第一和第二放大器330和340中的每一者的偏置电流大致等于电流源410的电流(假定第二、第四和第六晶体管334、344和450具有大致相等的沟道宽度)。

如图4中所示，第六晶体管450的栅极电压对应于输入到第二和第四晶体管334和344的栅极的第二偏置电压vbn2。由此，第二偏置电压vbn2偏置第二和第四晶体管334和344中的每一者以使得晶体管334和344中的每一者的偏置电流大致等于电流源410的电流。

比较器430具有耦合到共模电压传感器322的节点324(图3A中所示)的第一输入，以及耦合到副本电路420的第五电阻器440与第六电阻器445之间的节点442的第二输入。作为结果，比较器430的第一输入接收来自共模电压传感器322的输入共模电压vcm，并且比较器430的第二输入接收副本电路430的第五电阻器440与第六电阻器445之间的节点442处的电压(记为“v1”)。比较器430的输出耦合到第一、第三和第五晶体管332、342和435的栅极。由此，比较器430的输出电压提供第一偏置电压vbn1。

因为副本电路420具有与第一和第二放大器330和340中的每一者相类似的结构，并且由相同偏置电压(即，vbn1和vbn2)来偏置，所以副本电路420的节点442处的电压(记为“v1”)大致等于第一放大器330的输入(inp)和第二放大器340的输入(inn)处的DC电压。由此，来自副本电路420的电压v1跟踪第一放大器330的输入(inp)和第二放大器340的输入(inn)处的DC电压。

在操作中，比较器430比较v1与vcm之差，并且基于该比较在使v1与vcm之差最小化的方向上调节由比较器430输出的第一偏置电压vbn1。换言之，比较器430调节第一偏置电压vbn1直至副本电压v1大致等于输入共模电压vcm。作为结果，副本电压v1跟踪输入共模电压vcm。因为差分放大器310的每个输入(inp、inn)处的DC电压大致等于副本电压v1，所以这使得每个输入(inp、inn)处的DC电压也大致等于输入共模电压vcm。这防止了从差分放大器的输入(inp、inn)的DC电流漏泄，并且因此防止了因DC电流漏泄而导致的输入共模电压的变动。

由此，副本电压v1响应于由比较器430输出的第一偏置电压vbn1的变化而向比较器430提供对每个输入(inp、inn)处的DC电压的变化的反馈。这允许比较器430调节输入到第一和第三晶体管332和342的栅极的第一偏置电压vbn1以使得每个输入(inp、inn)处的DC电压大致等于输入共模电压vcm。

图5示出了根据本公开的另一实施例的接收机505和差分共栅放大器510。在此实施例中，差分共栅放大器510包括并联耦合的第一组放大器片330(1)-330(n)，其中每个片可以是图3A中所示的第一放大器330的复制。为了易于解说，图5仅示出了第一组片330(1)-330(n)中的片330(1)的结构，尽管将领会第一组片中的其他片330(2)-330(n)中的每一个片可具有基本上相同的结构。在一个方面，第一组片330(1)-330(n)中的片的数量(记为“n”)等于四，但是可取决于实现而改变。

差分放大器510的第一输入(inp)耦合在每个片330(1)-330(n)的第一电阻器336与第二电阻器338之间，而差分放大器510的第一输出(outp)耦合到每个片330(1)-330(n)的第一晶体管332的漏极。每个片330(1)-330(n)的第二晶体管334的源极耦合到地。

每个片330(1)-330(n)的第一晶体管332的栅极由第一偏置电压vbn1来偏置，而每个片330(1)-330(n)的第二晶体管334的栅极由第二偏置电压vbn2来偏置。第一和第二偏置电压vbn1和vbn2由共模反馈电路350提供，该共模反馈电路350可用图4中所示的电路来实现。在此示例中，副本电路420可具有与每一个片相类似的结构，并且可因此被称为副本片。作为结果，在此示例中，共模反馈电路350可设置第二偏置电压vbn2以使得每个片330(1)-330(n)的偏置电流大致等于电流源410的电流。例如，如果电流源410的电流等于25μA，则每个片330(1)-330(n)的偏置电流可大致等于25μA。流经第一负载电阻器360的DC电流大致等于第一组片330(1)-330(n)中的各片的偏置电流之和。例如，如果存在四个片(即，n等于四)并且每个片的偏置电流为25μA，则流经第一负载电阻器360的DC电流大致等于100μA。

放大器510还包括并联耦合的第二组放大器片340(1)-340(n)，其中每个片可以是图3A中所示的第二放大器340的复制。为了便于解说，图5仅示出了第二组片340(1)-340(n)中的片340(1)的结构，尽管将领会第二组片中的其他片340(2)-340(n)中的每一个片可具有基本上相同的结构。在一个方面，第二组片340(1)-340(n)中的片的数量等于四，但是可取决于实现而改变。

差分放大器510的第二输入(inn)耦合在每个片340(1)-340(n)的第三电阻器346与第四电阻器348之间，而差分放大器510的第二输出(outn)耦合到每个片340(1)-340(n)的第三晶体管342的漏极。每个片340(1)-340(n)的第四晶体管344的源极耦合到地。

每个片340(1)-340(n)的第三晶体管340的栅极由第一偏置电压vbn1来偏置，而每个片340(1)-340(n)的第四晶体管344的栅极由第二偏置电压vbn2来偏置。第一和第二偏置电压vbn1和vbn2由共模反馈电路350提供，该共模反馈电路350可用图4中所示的电路来实现。在此示例中，共模反馈电路350可设置第二偏置电压vbn2以使得每个片340(1)-340(n)的偏置电流大致等于电流源410的电流。流经第二负载电阻器365的DC电流大致等于第二组片中的各片的偏置电流之和。

在此实施例中，放大器510的输出共模电压可由下式给出：

V_{out_cm}＝Vdd–n·I_b·R_L (2)

其中n为第一组片或第二组片中的片的数量，I_b为第一组片或第二组片中的每一个片的偏置电流，并且R_L为第一负载电阻器360或第二负载电阻器365的电阻。式(2)假定第二组片340(1)-340(4)具有与第一组片330(1)-330(4)基本上相同的结构。

向第一组片330(1)-330(n)看进去的输入电阻可大致由下式给出：

其中R_in为输入电阻，n为第一组片中的片的数量，g_m为每个片中的第一晶体管332的跨导，r_ds为每个片中的第一晶体管332的漏-源电阻，R_L为第一负载电阻器360的电阻，以及R0为每个片中的第一电阻器336的电阻。向第二组片340(1)-340(n)看的输入电阻可被类似地计算。差分放大器510的低频增益可由下式给出：

其中A_V为增益，n为第一组片中的片的数量，g_m为第一组片中的每一个片中的第一晶体管332的跨导，g_ds为第一组片中的每一个片中的第一晶体管332的漏-源电导，R_L为第一负载电阻器360的电阻，以及R0为第一组片中的每一个片中的第一电阻器336的电阻。式(4)假定第二组片340(1)-340(4)具有与第一组片330(1)-330(4)基本上相同的结构。

图6示出了根据本公开的另一实施例的接收机605和差分共栅放大器610，其中第一和第二分流电容器612和615被用于扩展放大器610的带宽，如以下进一步讨论的。

在该实施例中，第一负载电阻器360包括串联耦合的第七电阻器620和第八电阻器625。第七电阻器620具有R_L1的电阻并且第八电阻器625具有R_L2的电阻，其中第七和第八电阻器620和625的电阻之和大致等于第一负载电阻器360的电阻R_L。第二负载电阻器365包括串联耦合的第九电阻器630和第十电阻器635。第九电阻器630具有R_L1的电阻并且第十电阻器635具有R_L2的电阻，其中第九和第十电阻器630和635的电阻之和大致等于第二负载电阻器365的电阻R_L。

第一分流电容器612耦合在差分放大器610的第一输入(inp)与节点628之间，其中节点628在第七电阻器620与第八电阻器625之间。更具体地，第一分流电容器612的一个端子耦合到第一输入(inp)并且第一分流电容器612的另一端子耦合到节点628。第二分流电容器615耦合在差分放大器610的第二输入(inn)与节点638之间，其中节点638在第九电阻器630与第十电阻器635之间。更具体地，第二分流电容器615的一个端子耦合到第二输入(inn)并且第二分流电容器615的另一端子耦合到节点638。第一和第二分流电容器612和615在放大器610的差分输入(inp、inn)与差分输出(outp、outn)之间提供了差分AC信号路径。该AC信号路径向放大器610的频率响应添加零点，这扩展了放大器610的带宽。这可藉由以下示例来解释。

图7是示出不具有分流电容器612和615的共栅放大器在频率上的增益710的示例，以及具有分流电容器612和615的共栅放大器在频率上的增益720的示例的标绘。在此示例中，电容C0等于400fF，电阻R_L1等于1.2KΩ，而电阻R_L2等于300Ω。如图7中所示，不具有分流电容器612和615的增益710与具有分流电容器612和615的增益720相比在更低频率处滚降。这是因为分流电容器610和612向放大器的频率响应添加零点，这使得增益向上弯曲，并且因此扩展了放大器的带宽。在图7中所示的示例中，具有分流电容器的放大器的带宽约为4.5GHz，其中该带宽由放大器的增益从放大器的低频增益减小一个dB的频率来定义。该低频增益可根据上式(4)估计。

由分流电容器612和615提供的零点的位置可通过调节电阻R_L1和R_L2、和/或电容C0来调节。在一个方面，零点可位于放大器610的第一极点之前，其示例在图7中示出。如图7中所示，不具有分流电容器612和615的增益710因放大器的极点而在一千兆赫之前开始滚降。在此示例中，由分流电容器612和615提供的零点在极点之前使增益720向上弯曲，使得该增益在更高频率处滚降并且扩展了放大器的带宽。放大器可具有位于更高频率处的一个或多个附加极点。

图8示出了根据本公开的一实施例的可被用于为接收机605提供ESD保护(例如，人体模型(HBM)ESD保护)的初级静电放电(ESD)保护电路810的示例。初级ESD保护电路810包括耦合在第一输入(inp)与电源轨之间的第一ESD二极管812、耦合在第一输入(inp)与地之间的第二ESD二极管815、耦合在第二输入(inn)和电源轨之间的第三ESD二极管820、以及耦合在第二输入(inn)与地之间的第四ESD二极管825。ESD二极管812、820、815、820和825通过将ESD电流分流到电源轨或地来保护接收机605免受ESD。ESD电路810还可被用于为与接收机605相同的芯片上的其他电路提供ESD保护。

在此示例中，电阻器336、338、346和348可被用于为晶体管332、334、342和344提供附加ESD保护。这是因为电阻器336、338、346和348延迟ESD电流进入晶体管332、334、342和344的源极/漏极。该延迟向初级ESD电路810提供更多时间来将ESD电流分流到电源轨或地。附加ESD保护允许将核心晶体管而非输入/输出(I/O)晶体管用于晶体管332、334、342和344。核心晶体管通常比I/O晶体管更快并且以更低的供电电压操作，导致更高的性能和更低的功耗。

图9是解说根据本公开的一实施例的用于操作差分共栅放大器的方法900的流程图。差分共栅放大器(例如，放大器310、510或610)具有差分输入(例如，inp、inn)和差分输出(例如，outp、outn)，其中该差分输入包括第一输入(例如，inp)和第二输入(例如，inn)。

在步骤910，感测输入到差分共栅放大器的差分输入的差分信号的共模电压。例如，可使用串联耦合在第一输入与第二输入之间的两个电阻器(例如，端接电阻器326和328)来感测共模电压。在此示例中，在两个电阻器之间的节点(例如，节点324)处感测共模电压。该两个电阻器具有大致相等的电阻。

在步骤920，生成跟踪第一和第二输入中的至少一者处的直流(DC)电压的副本电压。例如，该副本电压可由具有与差分共栅放大器的一部分相类似的结构的副本电路(例如，副本电路420)生成。在一个示例中，副本电压可大致等于DC电压。副本电压可跟踪第一输入处的DC电压、第二输入处的DC电压、或者第一和第二输入处的DC电压(假定第一输入处的DC电压大致等于第二输入处的DC电压)。

在步骤930，将感测出的共模电压与副本电压进行比较。例如，可使用比较器(例如，比较器430)将副本电压与共模电压进行比较。

在步骤940，基于该比较来调节输入到差分共栅放大器的第一偏置电压，其中该DC电压取决于第一偏置电压。例如，可在减小副本电压与共模电压之差的方向上调节第一偏置电压。在此示例中，副本电压可大致等于DC电压。由此，减小副本电压与共模电压之差减小了DC电压与共模电压之差，其进而减小了从共栅放大器的DC漏泄电流。

本领域技术人员将领会，可以使用各种晶体管类型来实现本文所述的电路，并且因此不限于附图中所示的特定晶体管类型。例如，可以使用各种晶体管类型，诸如双极结型晶体管、结型场效应晶体管、或任何其他晶体管类型。本领域技术人员还将领会，可以用各种IC工艺技术来制造本文所述的电路，诸如CMOS、双极结型晶体管(BJT)、双极CMOS(BiCMOS)、硅锗(SiGe)、砷化镓(GaAs)等。

提供对本公开的先前描述是为使得本领域任何技术人员皆能够制作或使用本公开。对本公开的各种修改对本领域技术人员而言将容易是显而易见的，并且本文中所定义的普适原理可被应用到其他变型而不会脱离本公开的精神或范围。由此，本公开并非旨在被限定于本文中所描述的示例，而是应被授予与本文中所公开的原理和新颖特征相一致的最广范围。