一种低压折叠式共源共栅跨导放大器的制造方法
【技术领域】
[0001] 本发明属于模拟或数模混合集成电路技术领域，涉及一种低压折叠式共源共栅跨 导放大器。
【背景技术】
[0002] 近年来，随着集成电路制造技术的不断发展，对低功耗模拟集成电路的需要逐渐 增加，为了适应低功耗的要求，电源电压进一步降低，针对这一趋势，发展出来一些针对低 电源电压应用下的跨导放大器结构，其中，以MOS管的衬底作为输入端的结构就是其中一 种，这种结构下，随着电源电压的降低，跨导放大器中的MOS管会工作在亚阈值区，所以依 然会提供相当程度的增益，和常压结构相比，此时的功耗却极低。但以MOS管的衬底作为输 入端的结构存在衬底寄生三极管可能开启的风险，严重时会影响电路的功能。传统的几种 结构，在低电源电压下，很难满足高性能跨导放大器的要求。
【发明内容】
[0003] 鉴于此，本发明提供一种低压折叠式共源共栅跨导放大器，该放大器在保持具有 较大跨导的情况下，可以有效解决由输入管衬底寄生三极管引起的对电路功能和性能产生 的不利影响。
[0004] 为达到上述目的，本发明提供如下技术方案：一种低压折叠式共源共栅跨导放大 器，包括输入级结构、第一级负载结构、恒流源结构、第二级结构，所述输入级结构包括第一 PMOS管MaU第二PMOS管Ma2、第三PMOS管Mbl和第四PMOS管Mb2 ;所述第一级负载结构 包括第五NMOS管Ma3、第六NMOS管Ma4、第七NMOS管Ma5、第八NMOS管Ma6、第九NMOS管 Mb3、第十 NMOS 管 Mb4、第^-一 NMOS 管 Mb5、第十二 NMOS 管 Mb6、第八 PMOS 管 Ma7、第九 PMOS 管Ma9、第十PMOS管Mb7和第^^一 PMOS管Mb9,所述恒流源结构包括第五PMOS管MO、第六 PMOS管Ma8和第七PMOS管Mb8,所述第二级结构包括十三NMOS管MlO和第十二PMOS管 Ml 1，所述输入级结构还包括第一 NMOS管MnaU第二NMOS管Mna2、第三NMOS管Mnbl和第 四NMOS管Mnb2,所述第一 NMOS管Mnal的栅极与第三NMOS管Mnbl的栅极分别连接第一 输入信号Vinp，所述第二NMOS管Mna2的栅极与第四NMOS管Mnb2的栅极分别连接第二输 入信号Vinn，所述第一 NMOS管Mnal的漏极与第一 PMOS管Mal的漏极连接，第一 NMOS管 Mnal的源极与第六NMOS管Ma4的漏极连接；所述第二NMOS管Mna2的漏极与第二PMOS管 Ma2的漏极连接，第二NMOS管Mna2的源极与第十NMOS管Mb4的漏极连接；所述第三NMOS 管Mnbl的漏极与第三PMOS管Mbl的漏极连接，第三NMOS管Mnbl管的源极与第九NMOS管 Mb3的漏极连接；所述第四NMOS管Mnb2的漏极与第四PMOS管Mb2的漏极连接，第四NMOS 管Mnb2的源极与第五NMOS管Ma3的漏极连接。
[0005] 所述第十三NMOS管MlO的栅极分别与第五NMOS管Ma3的栅极、第六NMOS管Ma4 的栅极连接。
[0006] 该放大器还包括补偿电容Cc，所述补偿电容Cc并联于十三NMOS管MlO的漏极与 第十NMOS管Mb4的漏极之间。
[0007] 由于采用了以上技术方案，本发明具有以下有益技术效果：
[0008] 1、通过加入了第一 NMOS管Mnal、第二NMOS管Mna2、第三NMOS管Mnb 1和第四NMOS 管Mnb2,可以有效抑制第一 PMOS管MaU第二PMOS管Ma2、第三PMOS管Mbl和第四PMOS管 Mb2的衬底寄生三极管导通时，对整个电路功能和性能产生的不利影响。
[0009] 2、通过将第十三NMOS管MlO的栅极和第五NMOS管Ma3的栅极、第六NMOS管Ma4 的栅极相连的方式，使得第十三NMOS管MlO和第十二PMOS管Ml 1栅极的极性是相同，在输 入差模信号为大信号条件下，有助于提高跨导放大器的压摆率。
[0010] 3、通过将补偿电容Cc跨接在第十三NMOS管MlO的漏极与第十NMOS管Mb4的漏 极之间，将右半平面零点推向了更高的频率，和传统结构相比，可以获得更大的单位增益带 宽和相位裕度，有助于提高跨导放大器的速度和稳定性。
【附图说明】
[0011] 为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进 一步的详细描述，其中：
[0012] 图1为两级衬底输入折叠式共源共栅跨导放大器原理图；
[0013] 图2为恒定漏源电压结构原理图；
[0014] 图3为低压跨导增强型跨导放大器原理图；
[0015] 图4为PMOS输入管和衬底寄生三极管原理图；
[0016] 图5为低压折叠式共源共栅跨导放大器原理图；
[0017] 图6为低压折叠式共源共栅跨导放大器输入级等效原理图；
[0018] 图7为交流特性仿真结果对比图；
[0019] 图8为输入差模电压为大信号时瞬态仿真结果对比图。
【具体实施方式】
[0020] 以下将结合附图，对本发明的优选实施例进行详细的描述；应当理解，优选实施例 仅为了说明本发明，而不是为了限制本发明的保护范围。
[0021] 为了更详细的理解本发明的技术方案，先来分析两种传统结构跨导放大器的工作 原理和优缺点。图1示出了一种两级衬底输入折叠式共源共栅跨导放大器原理图，如图1 所示，由于PMOS管作为输入管时，具有匹配性优良和低噪声等优点，所以在非高速低噪声 应用的场合通常采用PMOS管作为跨导放大器的输入管。该结构下，输入信号Vinp和Vinn 从PMOS管M1/M2的衬底输入，利用MOS管亚阈值区依然能够提供一定的跨导这一特点，实 现低电源电压下的较高增益跨导放大器。这一结构的另一个特点是能够维持一个比较恒定 的输入管源漏电压，使得输入管的失调进一步降低，将图1中的NMOS管M3/M5连接关系单 独分析，其原理图如图2所示。根据半导体器件知识，处于亚阈值状态的MOS管电流可表示 为：
[0023] 其中，Is为特征电流，T为绝度温度，η为亚阈值斜率，k为波尔兹曼常数，q为单位 电荷电量。由式⑴可知，当
时，MOS管就处于亚阈值饱和状态。如果图2中的 M3/M5都工作在亚阈值区，那么可以得到：
[0024] Ids3 - I DS5 (2)
[0025] Vds3 - V gs3_Vgs5 (3)
[0026] 由式（I) (2)⑶可得：
[0028] 由式⑷可知，如果图1中NMOS管M3/M5都处于亚阈值区，那么，输入管M1/M2的 源漏电压之差，只和M3和M5的宽长比之比有关，因此输入管M1/M2可以获得较低的失调电 压。处于亚阈值区的MOS管的跨导gni可表示为：
[0030] 由于在亚阈值状态下，流过MOS管的电流Ids较小，由式（5)可知，图1所示结构中 跨导gnM然较小，所以图1所示结构的跨导放大器的增益依然较小。由此，提出了一种提 高第一级跨导的结构，其原理图如图3所示，称为跨导增强型跨导放大器。图1中的输入管 Ml和M2分别分裂成了两个输入管Mal/Mbl和Ma2/Mb2,第一级的负载仍然采用和图1第一 级相同的结构。Ma3和Mb3的漏极会产生一个新的极点，这个极点可表示为：
[0032] 其中，gm、Cd、Cs分别表示MOS管的跨导和漏/源寄生电容，同时，第一级的这种互 连结构使得小信号输入电流被放大k倍，因此，图1中结构下的小信号跨导和图3中结构下 的小信号跨导可分别表示为：
[0035] 由式（7)和式⑶的对比可知，图3所示结构的跨导比图1所示结构的跨导增加了 k倍，如果k值取3的话，图3所示跨导增强型结构和图1所示结构相比，增益增加约12dB 左右。但是，由于衬底作为输入端的MOS管，其衬底寄生三极管存在开启的可能，如图4所 示，输入PMOS管和寄生三极管的开启条件是相反的，也就是说，当PMOS管开启的时候，寄生 三极管PNP可能关闭，这个现象是我们期待的，但是，当PMOS管关闭的时候，寄生三极管PNP 可能开启，这个现象使得第一级的输入管将无法关闭，同时，从PMOS管Mna/b的角度来看， 图4中D端相对于输入信号Vinp/Vinn来说是同相端，而从衬底寄生三极管PNP的角度来 看，图4中D端相对于输入信号Vinp/Vinn来说是反相端，如果衬底寄生三极管PNP的增益 大于亚阈值状态下的PMOS管Mna/b的增益，那么，可能会导致跨导放大器正负输入端极性 的反转。另一方面，由于图2中NMOS管MlO的栅极与PMOS管Mll的栅极极性是相反的，在 输入差分信号为大信号的情况下，MlO和Mll可能同时导通，造成压摆率较低的问题。上述 问题可能导致跨导放大器出现性能变差甚至功能丧失的风险。
[0036] 基于此，本发明提