具有减少的源极退化电感的放大器的制造方法
【专利摘要】本发明公开用于减少不期望的源极退化电感的技术。在一种示例性设计中，一种装置包括第一连接和第二连接。第一连接包括充当放大器的源极退化电感的第一寄生电感。第二连接包括磁耦合到第一寄生电感以便减少放大器的源极退化电感的第二寄生电感。放大器(例如，单端功率放大器)可以经由第一连接耦合到电路地。阻抗匹配电路可以耦合到放大器，且可以包括经由第二连接耦合到电路地的电路组件。第一连接可以定位为充分靠近第二连接(例如，在第二连接的预定距离内)，以便在第一寄生电感和第二寄生电感之间获得所期望的磁耦合。
【专利说明】具有减少的源极退化电感的放大器
[0001] 背景
[0002] 领域
[0003] 本公开内容一般地涉及电子设备，且尤其涉及具有经改善性能的放大器。
[0004] 背景
[0005] 无线通信系统中的无线设备（例如，蜂窝式电话或智能电话）可以发射和接收用 于双向通信的数据。无线设备可以包括用于数据传送的发射机和用于数据接收的接收机。 对于数据传送，发射机可以用数据调制射频（RF)载波信号以便获得经调制RF信号，放大经 调制RF信号以便获得具有适当的输出功率水平的输出RF信号，并经由天线把输出RF信号 发射给基站。对于数据接收，接收机可以经由天线获得所接收的RF信号且可以调理和处理 所接收的RF信号以便恢复由基站发送的数据。
[0006] 发射机可以包括诸如功率放大器等的各种电路。功率放大器的性能可能受到诸如 功率放大器的电路设计、用来实现功率放大器的晶体管等等的各种因素的影响。功率放大 器的性能还可能受到诸如寄生等的其他因素的影响，寄生对性能可能具有很大的影响。
[0007] 附图简述
[0008] 图1示出无线设备的框图。
[0009] 图2示出功率放大器的示意图。
[0010] 图3示出耦合到功率放大器的阻抗匹配电路。
[0011] 图4示出具有减少的源极退化电感的功率放大器。
[0012] 图5示出功率放大器和阻抗匹配电路的实现。
[0013] 图6示出针对图5中所示出的实现的具有减少的源极退化电感的功率放大器。
[0014] 图7示出针对两级阻抗匹配电路的具有减少的源极退化电感的功率放大器。
[0015] 图8A和图8B示出带有和不带有减少的源极退化电感的功率放大器的示例性部分 布局。
[0016] 图9示出针对源极退化电感的不同的减少量的功率放大器的增益的绘图。
[0017] 图10示出用于减少源极退化电感的过程。
[0018] 详细描述
[0019] 下面陈述的详细描述意欲用作本公开内容的示例性设计的描述，而不意欲表示其 中可以实践本公开内容的唯一设计。在此使用术语"示例性"来意指"充当示例、实例或阐 释"。在此描述为"示例性"的任何设计并不必定被解释成比其他设计更优选或有益。详细 描述包括特定的细节，用于提供对本公开内容的示例性设计的透彻理解的目的。本领域中 的技术人员将明显看出，无需这些特定的细节就可以实践在此描述的示例性设计。在一些 实例中，以框图形式示出公知的结构和设备，以便避免模糊在此呈现的示例性设计的新颖 性。
[0020] 在此描述用于减少放大器和其他有源电路的不期望的源极退化电感的技术。源极 退化电感是在晶体管的源极/发射极和电路地之间的电感。在一些放大器（例如，低噪声 放大器）中，可能期望源极退化电感，以便改善线性度、减少噪声和/或获得其他益处。在 这样的放大器中，可以有意地把合适值的电感器耦合在晶体管的源极/发射极和电路地之 间，以便获得源极退化电感。然而，在一些放大器（例如，功率放大器）中，可能不期望源极 退化电感，这是由于它会减少放大器增益和/或降低性能。不期望的源极退化电感可以由 寄生和/或其他现象引起，且可以如下所述的方式减轻。
[0021] 在此描述的用于减少不期望的源极退化电感的技术可以用于各种类型的放大器， 例如功率放大器、驱动器放大器、可变增益放大器等等。这些技术也可以用于其他有源电 路，诸如混频器、振荡器等等。为清晰起见，以下针对功率放大器描述这些技术。这些技术 也可以用于各种类型的无线设备，例如蜂窝式电话、智能电话、平板计算机、个人数字助理 (PDA)、手持式设备、无线调制解调器、膝上型计算机、智能本、上网本、无绳电话、无线本地 环路（WLL)站、蓝牙设备、消费性电子设备等等。
[0022] 图1示出无线设备100的示例性设计的框图。在这种示例性设计中，无线设备100 包括数据处理器/控制器110、收发机120和天线154。收发机120包括支持双向无线通信 的发射机130和接收机160。无线设备100可以支持长期演进（LTE)、码分多址（CDMA) IX 或cdma2000、宽带CDMA(WCDMA)、全球移动通信系统（GSM)、IEEE802. 11等等。
[0023] 在传送路径中，数据处理器110处理（例如，编码和调制）要传送的数据并把模拟 输出信号提供给发射机130。在发射机130内，发射电路132把模拟输出信号放大、滤波并 从基带上变频到RF，且提供经调制的RF信号。发射电路132可以包括放大器、滤波器、混频 器、振荡器、本地振荡器（L0)发生器、锁相环（PLL)等等。功率放大器（PA) 140接收和放大 经调制RF信号并提供具有适当的输出功率水平的经放大RF信号。阻抗匹配电路150为功 率放大器140执行输出阻抗匹配。匹配电路150从功率放大器140接收经放大RF信号并 提供输出RF信号，通过开关/双工器152路由且经由天线154发射输出RF信号。
[0024] 在接收路径中，天线154接收来自基站和/或其他发射机站的信号并提供所接收 的RF信号，通过开关/双工器152路由所接收的RF信号并将其提供给接收机160。在接收 机160内，阻抗匹配电路162为低噪声放大器（LNA) 164执行输入阻抗匹配。LNA164放大 来自匹配电路162的所接收的RF信号并提供经放大信号。接收电路166把该经放大信号 放大、滤波并从RF下变频到基带，且把模拟输入信号提供给数据处理器110。接收电路166 可以包括放大器、滤波器、混频器、振荡器、L0发生器、PLL等等。
[0025] 图1示出发射机130和接收机160的示例性设计。发射机130和/或接收机160 可以包括图1中没有示出的不同的和/或附加的电路。例如，发射机130可以包括位于功 率放大器140之前的驱动器放大器。收发机120的全部或部分可以在一个或多个模拟集 成电路（IC)、RFIC(RFIC)、混合信号1C等等中实现。例如，发射电路132、功率放大器140、 LNA164、接收电路166以及匹配电路150和162可以在RFIC上实现。功率放大器140以及 可能其他电路也可以在分离的1C或电路模块上实现。匹配电路150和/或162以及可能 其他电路也可以在分离的1C或电路模块上实现。
[0026] 数据处理器/控制器110可以执行无线设备100的各种功能。例如，数据处理器 110可以执行对正经由发射机130发射的数据以及正经由接收机160接收的数据的处理。控 制器110可以控制发射电路132、接收电路166、功率放大器140、匹配电路150和/或162、 开关/双工器152等等的操作。存储器112可以存储用于数据处理器/控制器110的程序 代码和数据。数据处理器/控制器110可以在一个或多个专用集成电路（ASIC)和/或其 他1C上实现。
[0027] 可以借助于单端设计或差分设计实现无线设备100内的功率放大器140。单端功 率放大器接收单端输入信号并提供单端输出信号。差分功率放大器接收差分输入信号并提 供差分输出信号。单端功率放大器实现起来较为简单，这是由于（i)在经由天线发射之前 不需要变换器把输出信号从差分转换成单端以及（ii)不需要功率合成器。
[0028] 图2示出图1中的单端功率放大器140的示例性设计的示意图。功率放大器140 包括成堆耦合的K个N沟道金属氧化物半导体（NM0S)晶体管210a到210k，其中K可以是 任何整数值。最底部的NM0S晶体管210a是用于功率放大器140的增益晶体管，且使得（i) 其源极经由连接216耦合到电路地和（ii)其栅极经由交流（AC)耦合电容器222接收输 入RF信号（RFin)。该堆中每一个较高的NM0S晶体管210使得其源极耦合到该堆中处于 下面的另一 NM0S晶体管的漏极。最顶部的NM0S晶体管210k使得其漏极提供经放大RF信 号（RFamp)。负载电感器214被耦合在电源（Vdd)和最顶部的NM0S晶体管210k的漏极之 间，且为功率放大器140提供直流（DC)偏置电流。NM0S晶体管210a到210k的栅极分别经 由K个电阻器220a到220k接收K个偏置电压Vbiasl到VbiasK。可以产生偏置电压以便 在启用功率放大器140时开启功率放大器140并在禁用功率放大器140时关闭功率放大器 140。
[0029] 经放大RF信号可以具有大的电压摆动，这种电压摆动可能超过每一 NM0S晶体管 210的击穿电压。经放大RF信号的大的电压摆动可以跨越K个NM0S晶体管210a到210k 大约同等地分散或分布。每一 NM0S晶体管210则可以观察到经放大RF信号的电压摆动的 仅一部分，这一部分可能少于每一 NM0S晶体管的击穿电压，以便实现高的可靠性。可以对 这K个偏置电压Vbiasl到VbiasK进行选择以提供经放大RF信号的所期望的电压分散，例 如，使得每一 NM0S晶体管观察到电压摆动的大约1/K。
[0030] 图2示出了单端功率放大器的示例性设计，该单端功率放大器也可以以其他方式 实现。例如，可以借助于其他类型的晶体管或其他电路拓扑等等实现单端功率放大器。
[0031] 图3示出阻抗匹配电路150a的示意图，阻抗匹配电路150a是图1中的阻抗匹配 电路150的示例性设计。在这种示例性设计中，匹配电路150a包括串联电感器252和并联 电容器254。电感器252被耦合在匹配电路150a的输入和输出之间。电容器254经由连接 256被耦合在匹配电路150a的输出和电路地之间。
[0032] 功率放大器140经由连接216耦合到电路地。功率放大器140也经由连接212耦 合到Vdd电源。旁路电容器218被耦合在Vdd电源和电路地之间，且提供对Vdd电源上的 高频噪声的滤波。
[0033] 回头参见图2,功率放大器140包括使得其源极经由连接216连接到电路地的增益 晶体管210a。连接216固有地包括寄生电感，寄生电感可以是由于用来实现连接216的路 由迹线、通孔和/或接合线引起的。寄生电感充当可以减少功率放大器140的增益的源极 退化电感。
[0034] 通常，在增益晶体管（例如，图2中的NM0S晶体管210a)的源极处，放大器（例如， 图2中的功率放大器140)固有地具有某种源极退化电感。出现源极退化电感是因为物理 上不可能在增益晶体管的源极及其电路地之间实现零欧姆连接。源极退化电感的量取决于 在增益晶体管的源极和电路地之间的互连。这种互连可以由路由迹线、通孔、接合线等等组 成。
[0035] 图4示出具有减少的源极退化电感的功率放大器140的示例性设计的示意图。在 图4中所示出的示例性设计中，地连接216a是用于功率放大器140的地连接216的一种示 例性实现，且地连接256a是用于在图3中的匹配电路150a内的电容器254的地连接256的 一种示例性实现。地连接216a包括充当功率放大器140的源极退化电感的寄生电感416。 地连接256a包括磁耦合到寄生电感416的寄生电感456。
[0036] 如图4中所示出，通过把功率放大器140的地连接216a的不期望的源极退化电感 416与阻抗匹配电路150a的地连接256a的寄生电感456磁耦合起来，可以获得具有减少的 源极退化电感的功率放大器140。功率放大器140可以向匹配电路150a提供经放大RF信 号，且经放大RF信号中的大部分可以流过匹配电路150a的地连接256a的寄生电感456。 通过把功率放大器140的不期望的源极退化电感416与匹配电路150a的寄生电感456磁 耦合起来，可以有效地减少功率放大器140的不期望的源极退化电感416,且可以改善功率 放大器140的增益。
[0037] 在一种示例性设计中，电容器254的地连接256可以被定位在功率放大器140的 地连接216的预定距离内。该预定距离可以取决于电路应用。在功率放大器140受到源极 退化的严重限制的电路应用中，电容器254的地连接256可以被定位为尽可能靠近功率放 大器140的地连接216。在功率放大器140对源极退化较不敏感的电路应用中，在地连接 216和地连接256之间的距离可以较大。磁耦合之后留下的源极退化的量可以近似为如下：
[0038] L退化-带親合=(l_k因子）*L退化-无親合，⑴式
[0039] 其中，L退化无親合是没有耦合的退化电感，
[0040] L 退化 _^^是带有耦合的退化电感，且
[0041] 是在地连接216和地连接256之间的耦合因子。
[0042] 式（1)基于若干假设。具体地，式（1)假设流过地连接216和地连接256的电流 在幅度上是相同的，且寄生电感416和456是相同的。例如，在上面的假设中的任何一个不 成立时，式（1)可以被修改为用于更一般的情况。
[0043] 图5示出图1中的功率放大器140和阻抗匹配电路150的示例性设计。在这种示 例性设计中，功率放大器140和匹配电路150在1C芯片510上实现。使用倒装芯片技术把 1C芯片510安装在1C封装520上。1C封装520被安装在电路板530上。
[0044] 在电路板530上形成主/参考地平面560。功率放大器140经由通过1C封装520 的电连接542和电路板530上的电连接544连接到主地平面560。用于功率放大器140的 地连接216b包括电连接542和544,且可能包括其他电连接。地连接216b是图2和图3中 的地连接216的另一示例性实现。阻抗匹配电路150经由通过1C封装520的电连接552 和电路板530上的电连接554连接到主地平面560。用于匹配电路150的地连接256b包括 电连接552和电连接554,且可能包括其他电连接。地连接256b是图3中的地连接256的 另一示例性实现。
[0045] 通常，电路（例如，功率放大器或阻抗匹配电路）可以经由片上、封装上和/或板 上的电连接连接到电路地。电连接可以包括路由迹线、通孔、接合线等等。每一电连接与某 种阻抗相关联，这种阻抗的性质可以是感性的。
[0046] 由于与连接216相关联的寄生电感，功率放大器140可以固有地包括不期望的源 极退化电感。源极退化电感可以显著减少功率放大器140的增益且可以严重限制放大器性 能。因此，在增益敏感的应用中和/或在可用的放大器增益勉强满足设计要求的1C技术中， 非常不期望源极退化电感。
[0047] 图6示出带有减少的源极退化电感的功率放大器140的另一示例性设计的示意 图。在图6中所示出的示例性设计中，功率放大器140经由通过1C封装520和电路板530 的地连接216b耦合到电路地。地连接216b包括（i)由寄生电感642建模的通过1C封装 520的电连接542 (例如，通孔）和（ii)由寄生电感644建模的通过电路板530的电连接 544(例如，另一通孔）。寄生电感642和644充当功率放大器140的不期望的源极退化电 感。匹配电路150a中的电容器254经由通过1C封装520和电路板530的地连接256b耦合 到电路地。地连接256b包括（i)由寄生电感652建模的通过1C封装520的电连接552(例 如，通孔）和（ii)由寄生电感654建模的通过电路板530的电连接554(例如，另一通孔）。 对于倒装芯片技术，寄生电感可以由1C封装520中出现的垂直结构形成，该垂直结构把1C 芯片510上的地平面连接到电路板530上的主地平面560、或者由电路设计者定义为电路地 的某种封装内部层。
[0048] 在1C封装520内，寄生电感646建模功率放大器140和电容器254之间的地连接。 在电路板530内，寄生电感648建模在功率放大器140和电容器254之间的地连接。
[0049] 如图6中所示出，寄生电感652可以在1C封装520上磁耦合到寄生电感642。寄 生电感654可以在电路板530上磁耦合到寄生电感644。寄生电感642、644、652和654可 以由1C封装520和电路板530上的地通孔形成。因此，可以通过地通孔的适当布局来实现 仅1C封装520、或仅电路板530、或1C封装520和电路板530两者上的寄生电感的磁耦合。
[0050] 如图6中所示出，通过把功率放大器140的地连接216b的不期望的源极退化电 感642和644与被耦合到功率放大器140的阻抗匹配电路150a的地连接256b的寄生电感 652和654磁耦合起来，可以获得具有减少的源极退化电感的功率放大器140。功率放大器 140可以向匹配电路150a提供经放大RF信号，且经放大RF信号的大部分可以流过匹配电 路150a的地连接256b的寄生电感652和654。通过把功率放大器140的不期望的源极退 化电感642和644与匹配电路150a的寄生电感652和654磁耦合起来，可以有效地减少功 率放大器140的不期望的源极退化电感642和644,且可以改善功率放大器140的增益。
[0051] 图7示出具有减少的源极退化电感的功率放大器140和阻抗匹配电路150b的示 例性设计的示意图。匹配电路150b是图1中的匹配电路150的另一示例性设计，且包括两 个L节段250和260。第一 L节段250包括串联电感器252和并联电容器254,且第二L节 段260包括串联电感器262和并联电容器264。电感器252被耦合在匹配电路150b的输 入和中间节点X之间。电容器254经由连接256b被耦合在节点X和电路地之间。电感器 262被耦合在节点X和匹配电路150b的输出之间。电容器264经由连接266被耦合在匹配 电路150b的输出和电路地之间。通常，匹配电路可以包括任何数量的节段，且可以借助于 L型拓扑（如图7中所示出）或某种其他电路拓扑实现每一节段。
[0052] 如图7中所示出，功率放大器140经由地连接216b耦合到电路地，地连接216b包 括1C封装520上的寄生电感642和电路板530上的寄生电感644。第一 L节段250中的电 容器254经由地连接256b耦合到电路地，地连接256b包括1C封装520上的寄生电感652 和电路板530上的寄生电感654。第二L节段260中的电容器264经由地连接266耦合到 电路地，地连接266包括1C封装520上的寄生电感662和电路板530上的寄生电感664。
[0053] 在1C封装520内，寄生电感646建模功率放大器140和电容器254之间的地连接。 寄生电感656建模电容器254和264之间的地连接。在电路板530内，寄生电感648建模 功率放大器140和电容器254之间的地连接。寄生电感658建模电容器254和264之间的 地连接。
[0054] 如图7中所示出，寄生电感652可以在1C封装520上磁耦合到寄生电感642。寄 生电感662也可以在1C封装520上磁耦合到寄生电感642 (图7中未示出）。在电感642 和662之间的磁耦合可以少于在电感642和652之间的磁耦合。如图7中所示出，寄生电 感654可以在电路板530上磁耦合到寄生电感644。寄生电感664也可以在电路板530上 磁耦合到寄生电感644(图7中未示出）。在电感644和664之间的磁耦合可以少于在电感 644和654之间的磁耦合。
[0055] 功率放大器140的输出阻抗（Zamp)通常远小于阻抗匹配电路150的输出处的负 载阻抗（Zload)。负载阻抗可以是图1中的天线154或双工器152的阻抗。由于放大器 输出阻抗远小于负载阻抗，阻抗匹配电路150可以被设计为使得在匹配电路的每一 L节 段之后阻抗增加。对于图7中所示出的2级设计，匹配电路150b可以被设计为使得节点 X处的阻抗（Zx)大于放大器输出阻抗但小于负载阻抗，或即Zamp〈Zx〈Zload。例如，匹配 电路150b可以被设计为以使得节点X处的阻抗按几何比例处于Zamp和Zload之间，或即 以便获得最大带宽。在任何情况中，由于节点X处的阻抗小于负载阻 抗，来自功率放大器140的经放大RF信号的大部分电流可以流过第一 L节段250中的电感 器252和电容器254。电容器254可以经由连接256b连接到电路地，连接256b可以被放置 为尽可能靠近从功率放大器140到电路地的连接216b。通过把电容器254的地连接256b 放置为靠近功率放大器140的地连接216b，在寄生电感642和652之间并且也在寄生电感 644和654之间可以实现更高的磁耦合。更高的磁耦合可以减少功率放大器140的源极退 化电感，这又可以改善功率放大器的增益。
[0056] 图8A示出功率放大器140和阻抗匹配电路150a或150bd示例性部分布局。在这 种示例性部分布局中，功率放大器140包括到电路地的一组电连接/地通孔816,它们可以 是图2中的连接216 -部分。电感器214被耦合在功率放大器140中的最顶部的晶体管的 漏极（这也是功率放大器140的输出）和Vdd电源（图8A中未示出）之间。在阻抗匹配 电路150a或150b内的电感器252被耦合在功率放大器140的输出和中间节点之间。电容 器254 (图8A中未示出）被耦合在电感器252的端部和到电路地的电连接/地通孔856之 间，到电路地的电连接/地通孔856可以是图4中的连接256a或图6中的连接256b的一 部分。由于在电连接816和856之间的相对大的距离，在由用于功率放大器140的电连接 816引起的源极退化/寄生电感和由用于电容器254的电连接856引起的寄生电感之间的 磁奉禹合可以相对较弱。
[0057] 图8B示出具有减少的源极退化电感的功率放大器140的示例性部分布局。在这 示例性部分布局中，功率放大器140包括到电路地的电连接/地通孔816。在阻抗匹配电 路150a或150b内的电感器252被耦合在功率放大器140的输出和中间节点之间。电容器 254 (图8B中未示出）被耦合在电感器252的端部和到电路地的电连接/地通孔858之间， 到电路地的电连接/地通孔858可以是图4中的连接256a或图6中的连接256b的一部分。 由于在电连接816和858之间的较短的距离，在由用于功率放大器140的电连接816引起 的源极退化/寄生电感和由用于电容器254的电连接858引起的寄生电感之间的磁耦合可 以更强。通过把电容器254的电连接858 (即，匹配电路150中的第一并联电路组件）放置 为靠近功率放大器140的电连接816,可以显著减少对功率放大器140的源极退化电感的贡 献，这可以增加功率放大器140的增益。
[0058] 如图8B中所示出，可以呈现分离的地通孔/焊料--一个或多个地通孔用于功率 放大器140的地连接且一个或多个其他地通孔用于电容器254(或匹配电路150的第一并 联电路组件）的地连接。这些地通孔可以被放置为紧靠在一起以便增进在功率放大器140 的源极退化电感和电容器254的寄生电感之间的磁耦合。匹配电路150的各电路组件可以 占据相对大的面积且可以被排列为使得地通孔可以被放置为更紧靠在一起，如图8B中所 示出。
[0059] 用于电容器254的地连接可以被放置为更靠近用于功率放大器140的地连接，以 便减少功率放大器的源极退化电感。然而，用于电容器254的地连接的更靠近的放置可以 影响电感器252的值。电感器252以及用于电容器254的地连接256的寄生电感可以被设 计为获得所期望的阻抗匹配并且实现功率放大器140的期望负载线。通常，期望减少在电 感器252和由用于电容器254的地连接256引起的寄生电感之间的互耦。
[0060] 为清晰起见，图8A和图8B示出功率放大器140和匹配电路150中的仅一些电路 组件的部分布局。可以在该布局中的适当位置形成诸如电感器262和电容器264等的其他 电路组件，以便实现良好性能。
[0061] 图9示出在功率放大器140的源极退化电感和用于电容器254的地连接的寄生电 感之间的不同磁耦合量下功率放大器140的增益的曲线。在图9中，横轴表示频率，且以吉 赫兹（GHz)的单位给出。纵轴表示功率放大器140的增益，且以分贝（dB)的单位给出。放 大器增益也被称为功率放大器140的S21传递函数。由耦合因子K_因子指示磁耦合的量。
[0062] 曲线912示出Κ_因子=0. 001的几乎没有磁耦合的情况下的放大器增益。曲线 914示出Κ_因子=0. 201的小的磁耦合的情况下的放大器增益。曲线916示出Κ_因子= 〇. 401的情况下的放大器增益。曲线918示出Κ_因子=0. 601的情况下的放大器增益。曲 线920示出Κ_因子=0. 801的更多磁耦合的情况下的放大器增益。
[0063] 如图9中的曲线912所示出的，由于功率放大器140的不期望的源极退化电感，放 大器增益受到限制。如图9中的曲线914到曲线920所示出的，借助于在功率放大器140 的源极退化电感和用于电容器254的地连接的寄生电感之间的逐渐变多的磁耦合，可以改 善放大器增益。图9示出，使用在此描述的用于减少源极退化电感的技术，可以实现放大器 增益的大幅度改善（例如，高达12dB)。
[0064] 用于减少源极退化电感的技术可以用于功率放大器，如上所述。这些技术尤其适 用于单端功率放大器，单端功率放大器可以具有到片外的主接地的连接，并且更可能观察 到由于经由1C芯片、1C封装和/或电路板的电连接引起的大的不期望的源极退化电感。这 些技术也可以用于其它类型的放大器以及期望较高增益的其他有源电路。
[0065] 在一种示例性设计中，一种装置（例如，无线设备、1C、1C封装、电路模块、电路板 等等）可以包括第一连接和第二连接。第一连接（例如，图4中的连接216a或图6中的连 接216b)可以包括充当放大器的源极退化电感的第一寄生电感。第二连接（例如，图4中 的连接256a或图6中的连接256b)可以包括第二寄生电感，第二寄生电感磁耦合到第一寄 生电感，以便减少放大器的源极退化电感。放大器（例如，图2中的功率放大器140)可以 经由第一连接耦合到电路地。阻抗匹配电路（例如，图3中的匹配电路150)可以被耦合到 放大器，且可以包括经由第二连接耦合到电路地的电路组件（例如，图3中的电容器254)。 第一寄生电感可以包括图4中的电感416或图6中的电感642和电感644等等。第二寄生 电感可以包括图4中的电感456,或图6中的电感652和电感654等等。
[0066] 第一连接可以被定位为充分靠近第二连接，以便获得在第一寄生电感和第二寄生 电感之间的所期望的磁耦合。在一种示例性设计中，第一连接可以被定位在第二连接的预 定距离内。
[0067] 在一种示例性设计中，放大器可以包括被配置为接收单端输入信号并提供单端输 出信号的单端功率放大器（例如，图2中的功率放大器140)。单端功率放大器可以包括为 单端功率放大器提供增益且具有经由第一连接耦合到电路地的源极的晶体管（例如，图2 中的NM0S晶体管210a)。
[0068] 阻抗匹配电路可以包括耦合到放大器的第一节段。第一节段可以包括经由到电路 地的第二连接耦合到电路地的电路组件。在一种示例性设计中，第一节段可以包括串联电 感器和并联电容器。串联电感器（例如，图4或图7中的电感器252)可以被耦合到放大器 和节点（例如，图4中的匹配电路的输出或图7中的节点X)。并联电容器（例如，图4或图 7中的电容器254)可以被耦合到节点和到电路地的第二连接。电路组件可以包括并联电容 器。阻抗匹配电路还可以包括与第一节段串联耦合的至少一个附加节段（例如，图7中的 节段260)。第一节段的输出处的阻抗可以大于放大器的输出阻抗，且可以小于负载阻抗。 [0069] 在一种示例性设计中，例如借助于如图5中所示出的倒装芯片技术，或借助于封 装路由层和用于直接电路板安装的焊球等等，可以在被安装在1C封装上的1C芯片上制造 放大器。第一连接可以包括1C芯片和1C封装上的到电路地的电连接。1C封装可以被安装 在电路板上。第一连接还可以包括电路板上的到电路地的电连接。第二寄生电感可以经由 1C芯片、1C封装和/或电路板磁耦合到第一寄生电感。
[0070] 图10示出用于减少源极退化电感的过程1000的示例性设计。可以经由第一连接 传递第一信号（框1012)，第一连接包括充当放大器的源极退化电感的第一寄生电感。可以 经由第二连接传递第二信号（框1014)，第二连接包括磁耦合到第一寄生电感以便减少放 大器的源极退化电感的第二寄生电感。放大器可以是单端功率放大器且可以与阻抗匹配电 路阻抗匹配，该阻抗匹配电路包括经由第二连接耦合到电路地的电路组件。
[0071] 可以在1C、模拟1C、RFIC、混合信号1C、ASIC、印刷电路板（PCB)、电子设备等等上 实现在此描述的具有减少的源极退化电感的放大器。可以借助于各种1C工艺技术制造具 有减少的源极退化电感的放大器，这些1C工艺技术诸如互补金属氧化物半导体（CMOS)、 N沟道MOS (NM0S)、P沟道MOS (PM0S)、双极结型晶体管（BJT)、双极CMOS (BiCMOS)、硅锗 (SiGe)、砷化镓（GaAs)、异质结双极晶体管（HBT)、高电子迁移率晶体管（HEMT)、硅-绝缘体 (SOI)等等。
[0072] 在此描述的实现具有减少的源极退化电感的放大器的装置可以是独立的设备或 者可以更大的设备的一部分。一种设备可以是（i)独立的IC，（ii)可以包括用于存储数据 和/或指令的存储器1C的一组一个或多个IC，（iii)RFIC，诸如RF接收机（RFR)或RF发 射机/接收机（RTR)，（iv) ASIC，诸如移动站调制解调器（MSM)，（v)可以被嵌入在其他设备 内的模块，（vi)接收机、蜂窝式电话、无线设备，手持机或移动单元，（vii)等等。
[0073] 在一个或多种示例性设计中，可以以硬件、软件、固件或其任何组合实现所描述的 功能。如果以软件实现，则各功能可以作为一个或多个指令或代码存储在计算机可读介质 上，或者作为一个或多个指令或代码在计算机可读介质上传送。计算机可读介质包括计算 机存储介质和通信介质两者，通信介质包括促成计算机程序从一个场所传递到另一场所的 任何介质。存储介质可以是可由计算机访问的任何可用介质。作为示例而非限制，这样的计 算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其他光盘存储、磁盘存储或其他磁存储 设备、或可以用来携带或存储以指令或数据结构的形式的所期望的程序代码且可以由计算 机访问的任何其他介质。而且，任何连接可适当地称为计算机可读介质。例如，如果使用同 轴电缆、光缆、双绞线、数字用户专线（DSL)或诸如红外、无线电和微波等的无线技术从网 站、服务器或其他远程源传送软件，那么，同轴电缆、光缆、双绞线、DSL或诸如红外、无线电 和微波等的无线技术被包括在介质的定义中。在此所使用的磁盘和光盘包括紧致盘（CD)、 激光盘、光盘、数字多用盘（DVD)、软盘和蓝光光盘，其中磁盘通常利用磁力复制数据，同时 光盘借助于激光光学上复制数据。上面的组合也应被包括在计算机可读介质的范围内。 [〇〇74] 提供本公开内容的先前描述以便允许本领域中的任何技术人员做出或使用本公 开内容。本领域中的技术人员将明显看出对本公开内容的各种修改，且在不偏离本公开内 容的范围的前提下，在此定义的一般原理可以应用到其他变更。因而，本公开内容不旨在限 于在此描述的示例和设计，而是与在此公开的原理和新颖特征的最广阔的范围保持一致。
【权利要求】
1. 一种装置，包括： 第一连接，其包括充当放大器的源极退化电感的第一寄生电感；以及 第二连接，其包括磁耦合到所述第一寄生电感以便减少所述放大器的所述源极退化电 感的第二寄生电感。
2. 如权利要求1所述的装置，所述放大器包括功率放大器。
3. 如权利要求1所述的装置，所述放大器包括被配置为接收单端输入信号并提供单端 输出信号的单端功率放大器。
4. 如权利要求3所述的装置，所述单端功率放大器包括晶体管，所述晶体管为所述单 端功率放大器提供增益且具有经由所述第一连接耦合到电路地的源极。
5. 如权利要求1所述的装置，进一步包括： 阻抗匹配电路，其耦合到所述放大器，且包括经由所述第二连接耦合到电路地的电路 组件，所述放大器经由所述第一连接耦合到电路地。
6. 如权利要求5所述的装置，所述电路组件包括电容器。
7. 如权利要求6所述的装置，所述阻抗匹配电路包括耦合到所述放大器的第一节段， 所述第一节段包括经由所述第二连接耦合到电路地的所述电路组件。
8. 如权利要求7所述的装置，所述第一节段包括： 串联电感器，其耦合到所述放大器和中间节点；以及 并联电容器，其耦合到所述中间节点并经由所述第二连接耦合到电路地。
9. 如权利要求7所述的装置，所述阻抗匹配电路进一步包括与所述第一节段串联耦合 的至少一个附加节段，在所述第一节段的输出处的阻抗大于所述放大器的输出阻抗且小于 负载阻抗。
10. 如权利要求1所述的装置，所述第一连接定位在所述第二连接的预定距离内。
11. 如权利要求1所述的装置，所述放大器被制造在安装于集成电路（1C)封装上的1C 芯片上，且所述第一连接包括所述1C芯片和所述1C封装上到电路地的电连接。
12. 如权利要求11所述的装置1，所述1C封装被安装在电路板上，且所述第一连接还 包括所述电路板上到电路地的电连接。
13. 如权利要求12所述的装置，所述第二寄生电感经由所述1C芯片、所述1C封装或所 述电路板中的至少一个磁耦合到所述第一寄生电感。
14. 如权利要求11所述的装置，所述1C芯片借助于倒装芯片技术安装在所述1C封装 上。
15. -种方法，包括： 经由第一连接传递第一信号，所述第一连接包括充当放大器的源极退化电感的第一寄 生电感；以及 经由第二连接传递第二信号，所述第二连接包括磁耦合到所述第一寄生电感以便减少 所述放大器的所述源极退化电感的第二寄生电感。
16. 如权利要求15所述的方法，所述放大器包括单端功率放大器。
17. 如权利要求15所述的方法，所述第一连接被定位在所述第二连接的预定距离内。
18. -种设备，包括： 用于经由第一连接传递第一信号的装置，所述第一连接包括充当用于放大的装置的源 极退化电感的第一寄生电感；以及 用于经由第二连接传递第二信号的装置，所述第二连接包括磁耦合到所述第一寄生电 感以便减少所述用于放大的装置的所述源极退化电感的第二寄生电感。
19. 如权利要求18所述的设备，所述用于放大的装置包括用于放大单端输入信号以便 获得单端输出信号的装置。
20. 如权利要求18所述的设备，所述第一连接被定位在所述第二连接的预定距离内。
【文档编号】H03F3/193GK104106214SQ201380008996
【公开日】2014年10月15日 申请日期:2013年2月13日 优先权日:2012年2月13日
【发明者】J·卡班尼拉斯, C·D·普莱斯蒂, N·L·小弗雷德里克 申请人:高通股份有限公司