电平转换电路、和带电平转换功能的逻辑电路的制作方法
【专利摘要】电平转换电路(10)包括EFET(11)、二极管(12)、电阻器(13、14)。EFET(11)的漏极与电平转换电路(10)的输出端子相连接。EFET(11)的漏极和栅极导通。EFET(11)的源极经由电阻器(13)接地。EFET(11)的漏极与电阻器(14)的一端相连接。电阻器(14)的另一端与二极管(12)的阴极相连接。二极管(12)的阳极与控制用的电压输入端子相连接。
【专利说明】电平转换电路、和带电平转换功能的逻辑电路
【技术领域】
[0001] 本发明涉及转换电压电平的电平转换电路、和带电平转换功能的逻辑电路。
【背景技术】
[0002] 在利用半导体形成逆变器等逻辑电路的情况下，一般而言，使用DCFL(Direct Coupled FET Logic:直接耦合FET逻辑）那样的源极接地放大电路。作为该源极接地的 FET，在栅极成为二极管的MESFET、JFET中，若栅极电压上升，则会在FET中流过急剧的电 流，可能会发生故障。
[0003] 因此，以往，想到了例如专利文献1的电平转换电路那样的、在逻辑电路的前级插 入电平转换电路且不向逻辑电路的FET施加过度的电压的技术。
[0004] 图6是包括专利文献1所示的电平转换电路的带电平转换功能的逻辑电路1P的 电路图。带电平转换功能的逻辑电路1P包括电平转换电路10P和逻辑电路100。
[0005] 逻辑电路100包括EFET101、DFET102、电阻器103。EFET101是增强型FET，其源极 接地。EFET101的栅极成为逻辑电路100的输入端子。EFET101的漏极与输出端子（输出 电压Vo)相连接，并且经由电阻器103与DFET102的源极相连接。DFET102是耗尽型FET， 漏极与驱动电压施加端子（驱动电压Vdd)相连接。DFET102的栅极与EFET101的漏极和输 出端子相连接。
[0006] 电平转换电路10P包括EFET11P、二极管12P、电阻器13P、DFET15P。EFET11P是增 强型FET，漏极与驱动电压施加端子（驱动电压Vdd)相连接。二极管12P的阳极与EFET11P 的源极相连接。二极管12P的阴极经由电阻器13P与接地相连接。二极管12P与电阻器 13P之间的连接点是电平转换电路10P的输出端子，其与逻辑电路100的输入端子相连接。
[0007] DFET15P是耗尽型FET，漏极与输入端子（输入电压Vi)相连接。DFET15P的源极 与EFTE11P的栅极相连接。DFET15P的栅极接地。此外，即使省略DFET15P，例如若使用将 电阻器串联连接在二极管12P和输出端子之间的电路结构等，则也可实现相同功能的电平 转换电路。 现有技术文献 专利文献
[0008] 专利文献1 :日本专利特开2009-33637号公报
【发明内容】
发明所要解决的技术问题
[0009] 然而，在包括图6所示的电平转换电路10P的带电平转换功能的逻辑电路1P中， 会产生如下问题。此外，由于DFET15P是为了防止在EFET11P的栅极中流过过度的电流、且 为了防止由于该电流使得EFET11P发生故障，因此首先对于省略DFET15P，且如上所述由连 接电阻器15P'的电路结构构成的现有的电平转换电路的问题进行说明。
[0010] 图7是将DFET15P替换成电阻器15P'且具有相同功能的电平转换电路10P'的等 效电路图。图7中，VAP表示电平转换电路10P的输出电压（逻辑电路100)的输入电压。Vi 表示电平转换电路10P的输入电压。νΒΡ是二极管的阴极侧的电压，Vdio是二极管的正向电 压。
[0011] 这种电路结构中，若将EFET11P的夹断电压设为Vpe(LS)，则二极管12P的阴极侧 的电压V BP可如下述那样来表示。
[0012] [数学式1] VBp = Vi - Vpe (LS) - Vdio (1)
[0013] 输出电压VAP可由下式来表不。
[0014] [数学式2] vAP= (Rb/(Ra+Rb))vBp (2)
[0015] 这里，若在VAP = Vpe(IN) + a中设定为逻辑电路100的逻辑反转，则根据式（1)、 (2)，可得到下式。此外，Vpe(IN) + a是指（Vdd-Vo间的阻抗）> (EFET101的漏极和源极 间阻抗）的电压。
[0016] [数学式3] Vpe (IN) + a = (Rb/(Ra+Rb)) (Vi - Vpe (LS) - Vdio) (3)
[0017] 这里，在EFET11P和EFET100形成于相同半导体基板上的接近位置的情况下，夹断 电压为相同值，可设定为具有相同的特性。因而，可设定为Vpe(LS) =Vpe(IN) =Vpe，根据 式（3)，输入电压Vi可由下式来表不。
[0018] [数学式4] Vi = ((Ra/Rb)+2)Vpe+((Ra/Rb)+l) a+Vdio (4)
[0019] 这里，（Ra/Rb)是正值。
[0020] 因而，由式⑷可知，输入电压Vi具有夹断电压Vpe(LS)的电压偏差的两倍以上 的偏差。
[0021] 由此，如图7所示，受到EFET11P、EFET100的夹断电压Vpe的偏差的影响，决定逻 辑电路100的切换动作的输入电压Vi偏差较大，无法满足预定的规格。
[0022] 图8是表示Vi-Vo特性的仿真结果的图，该Vi-Vo特性示出EFET11P的夹断电压 Vpe(LS)的偏差对逻辑电路100的输出电压Vo带来的影响。图8中，实线表示夹断电压 Vpe (LS)为高电压VH的情况。虚线表示夹断电压Vpe (LS)为低电压VL的情况。
[0023] 如图8所示，在夹断电压Vpe(LS)为低电压VL(例如0. IV)的情况、和夹断电压 Vpe (LS)为高电压VH(例如0. 4V)的情况下，切换电压Vch区别较大。例如，如果是图8的 示例，则存在0. 8V左右的差。
[0024] 而且，包含DFET15P的电平转换电路10P中，还会产生如下问题。
[0025] 图9是表示Vi-Vo特性的仿真结果的图，该Vi-Vo特性示出EFET11P的夹断电压 Vpe(LS)的偏差和DFET15P的夹断电压Vpd(LS)的偏差对逻辑电路100的输出电压Vo带来 的影响。图9中，实线表示夹断电压Vpe (LS)为高电压VH、夹断电压Vpd(LS)的绝对值为低 电压VL'的情况。虚线表示夹断电压Vpe(LS)为低电压VL(例如，0. IV)、夹断电压Vpd(LS) 的绝对值为高电压VH'（例如，-1. 0V)的情况。
[0026] 如图9所示，在夹断电压Vpe(LS)为低电压VL(例如，0. IV)、夹断电压Vpd(LS)的 绝对值为高电压VH'（例如，-1.0V)的情况下，逻辑电路100正常地进行动作。然而，在夹 断电压Vpe(LS)为高电压VH(例如，0.4V)、夹断电压Vpd(LS)的绝对值为低电压VL'（例 如，-0. 7V)的情况下，逻辑电路100不进行动作。这是因为，由于来自DFET15P的输出电压 未达到EFET11P的夹断电压Vpe (LS)，因此电平转换电路10P的输出电压VA未达到EFET101 的夹断电压。
[0027] 由此，现有的带电平转换电路功能的逻辑电路1P中，由于构成的FET的夹断电压， 使得逻辑电路1〇〇的切换电压Vch偏差较大，无法进行切换动作自身。
[0028] 因而，本发明的目的在于，提供如下的电平转换电路和带电平转换电路的逻辑电 路：抑制构成的FET的夹断电压的偏差的影响，降低切换电压Vch的偏差。 用于解决问题的技术手段
[0029] 本发明涉及与输入FET为增强型FET的逻辑电路的前级相连接的电平转换电路， 具有如下特征。电平转换电路包括：第一增强型FET，该第一增强型FET的漏极和栅极与所 述输入FET的栅极相连接；电压保持用的第一电阻器，该第一电阻器连接在第一增强型FET 的源极与接地之间；以及电压移位单元和电流限制单元，该电压移位单元和电流限制单元 串联连接在第一增强型FET的漏极和栅极与控制用的电压输入端子之间。
[0030] 该结构中，电平转换电路的偏差不取决于第一增强型FET的夹断电压的偏差。因 而，能够将对于控制用的输入电压而言稳定的特性的输出电压（电平转换电路输出电压） 提供给逻辑电路的输入FET。
[0031] 另外，优选为本发明的电平转换电路的电压移位单元是二极管。该结构中，示出电 压移位单元的具体示例。
[0032] 另外，本发明的电平转换电路的电流限制单元也可包括第二电阻器。 另外，本发明的电平转换电路的电流限制单元也可包括耗尽型FET。 这些结构中，示出电流限制单元的具体的结构例。特别是，若使用耗尽型FET，则可减小 电流限制单元的形状。
[0033] 另外，本发明的逻辑电路包括上述电平转换电路、向漏极施加驱动电压的逻辑电 路侧耗尽型FET、以及与该逻辑电路侧耗尽型FET的源极相连接的逻辑电路侧电压保持单 元，作为输入FET的增强型FET的源极接地，作为输入FET的增强型FET的漏极经由逻辑电 路侧电压保持单元与逻辑电路侧耗尽型FET的源极相连接，作为输入FET的增强型FET的 漏极与逻辑电路侧电压保持单元之间的连接点成为输出端子，其与耗尽型FET的栅极相连 接。
[0034] 该结构中，如上所述，从电平转换电路向输入FET提供对于控制用的输入电压而 言稳定的特性的电平转换电路输出电压，因此抑制逻辑电路的切换电压相对于控制用的输 入电压的偏差。由此，能够实现对于控制用的输入电压而言个体差异较小且稳定动作的带 电平转换功能的逻辑电路。
[0035] 另外，优选为本发明的逻辑电路的输入FET和电平转换电路的第一增强型FET形 成于同一半导体基板。
[0036] 该结构中，示出逻辑电路的输入FET、电平转换电路的第一增强型FET的更优选的 方式。利用该结构，能够进一步可靠地降低逻辑电路的切换电路Vch的偏差。
[0037] 另外，还可利用二极管来构成本发明的逻辑电路的逻辑电路侧电压保持单元。 该结构中，能够减小逻辑电路侧的电压保持单元的形状。 发明效果
[0038] 根据本发明，能够抑制构成要素的FET的夹断电压的影响，并降低逻辑电路的切 换电压Vch的偏差。
【专利附图】
【附图说明】
[0039] 图1是第一实施方式所涉及的带电平转换功能的逻辑电路1的电路图。 图2是第一实施方式所涉及的电平转换电路10的等效电路图。 图3是表示第一实施方式所涉及的带电平转换功能的逻辑电路1的Vi-Vo特性的仿真 结果的图。 图4是第二实施方式所涉及的带电平转换功能的逻辑电路1A的电路图。 图5是第三实施方式所涉及的带电平转换功能的逻辑电路1B的电路图。 图6是包括专利文献1所示的电平转换电路的带电平转换功能的逻辑电路1P的电路 图。 图7是将DFET15P替换成电阻器15P'且具有相同功能的电平转换电路10P'的等效电 路图。 图8是表示Vi-Vo特性的仿真结果的图，该Vi-Vo特性示出EFET11P的夹断电压 Vpe (LS)的偏差对逻辑电路100的输出电压Vo带来的影响。 图9是表示Vi-Vo特性的仿真结果的图，该Vi-Vo特性示出EFET11P的夹断电压 Vpe (LS)的偏差和DFET15P的夹断电压Vpd(LS)的偏差对逻辑电路100的输出电压Vo带来 的影响。
【具体实施方式】
[0040] 对于本发明的第一实施方式所涉及的电平转换电路和带电平转换功能的逻辑电 路，参照附图进行说明。图1是第一实施方式所涉及的带电平转换功能的逻辑电路1的电 路图。
[0041] 带电平转换功能的逻辑电路1由GaAs等半导体基板形成，包括电平转换电路10 和逻辑电路100。
[0042] 逻辑电路 100 包括 EFET101、DFET102、电阻器 103。
[0043] EFET101是增强型FET，相当于本发明的"输入FET'EFETlOl的源极接地。EFET100 的栅极成为逻辑电路100的输入端子。EFET101由栅极为二极管的MESFET、JFET形成。
[0044] EFET101的漏极与输出端子（输出电压Vo)相连接，并且与电阻器103的一端相连 接。电阻器103相当于本发明的"逻辑电路侧电压保持单元"。电阻器103的电阻值根据所 期望的输出电压Vo来适当地设定。
[0045] DFET102是耗尽型FET，相当于本发明的"逻辑电路侧耗尽型FET"。DFET102也由 MESFET、JFET形成。DFET102的漏极与驱动电压施加端子（驱动电压Vdd)相连接。从该驱 动电压施加端子提供逻辑电路100的驱动电压Vdd(例如，2. 7V)。
[0046] DFET102的栅极与EFET101的漏极和逻辑电路100的输出端子相连接。DFET102 的源极与电阻器103的另一端相连接。
[0047] 由这种电路结构构成的逻辑电路100中，利用逻辑电路输入电压（电平转换电路 输出电压1)的电压，进行如下动作。
[0048] 逻辑电路100的高/低（Hi/Low)切换动作由逻辑电路输入电压（电平转换电路输 出电压V A)和EFET101的夹断电压决定。即，在逻辑电路输入电压（电平转换电路输出电压 VA)低于EFET101的夹断电压Vpe(IN) + a的状态下，逻辑电路1〇〇的输出电压Vo成为高状 态，在逻辑电路输入电压（电平转换电路输出电压VA)为EFET101的夹断电压Vpe(IN) + a 以上的状态下，逻辑电路1〇〇的输出电压Vo成为低状态。此外，Vpe(IN) + a是指（Vdd-Vo 间的阻抗）> (EFET101的漏极和源极间阻抗）的电压。
[0049] 电平转换电路10与逻辑电路100的前级相连接。更具体而言，由下述结构构成。
[0050] 电平转换电路10包括EFET11、二极管12、电阻器13、14。
[0051] EFET11是增强型FET，相当于本发明的"第一增强型FET"。EFET11也由栅极为二 极管的MESFET、JFET形成。而且，EFET11与逻辑电路100的EFET101形成于相同的半导体 基板。此外，若EFET11和逻辑电路100的EFET101形成于相同的半导体基板，则夹断电压 为相同值，具有相同的特性。而且，若EFET11和逻辑电路100的EFET101相邻或接近地形 成，则进一步地，夹断电压为相同值，具有相同的特性。
[0052] EFET11的漏极与电平转换电路10的输出端子相连接。换言之，EFET11的漏极与 逻辑电路100的EFET101的栅极相连接。EFET11的漏极和栅极直接连接（导通）。
[0053] EFTE11的源极经由电阻器13接地。
[0054] 电阻器13相当于本发明的"第一电阻器"。电阻器13是在EFET11成为导通状态 时，用于将电平转换电路10的输出端子的电压保持在预定电压的电阻器。
[0055] 电阻器14的一端与EFET11的漏极和栅极相连接。电阻器14相当于本发明的"电 流限制单元"。通过包括电阻器14,从而逻辑电路100的EFET101成为导通状态，而且在输 入电压Vi上升时，能够限制EFET101的栅极中流过的电流。该电阻器14相当于本发明的 "第二电阻器"。
[0056] 二极管12的阴极与电阻器14的另一端相连接。二极管12相当于本发明的"电压 移位单元"。二极管12的阳极与控制用的电压输入端子（输入电压Vi)相连接。
[0057] 由这种结构构成的电平转换电路10进行如下动作。图2是第一实施方式所涉及 的电平转换电路10的等效电路图。
[0058] 图2中，VA表示电平转换电路10的输出电压（逻辑电路100)的输入电压。Vi表 示电平转换电路10的输入电压。V B是二极管的阴极侧的电压，Vdio是二极管的正向电压。
[0059] 这种电路结构中，若将EFET11的夹断电压设为Vpe(LS)，则二极管12的阴极侧的 电压V B可如下述那样来表示。
[0060] [数学式5] VB = Vi - Vdio (5)
[0061] 输出电压VA可由下式来表不。
[0062] [数学式6] VA = Vpe (LS) + (Rd/ (Rc+Rd)) (VB - Vpe (LS)) (6)
[0063] 这里，若在VA = Vpe(IN) + a中设定为逻辑电路100的逻辑反转，则根据式（5)、 (6)，可得到下式。
[0064] [数学式7] Vpe (IN) + a = Vpe (LS) + (Rd/ (Rc+Rd)) (Vi - Vpe (LS) - Vdio) (7)
[0065] 而且，如上所述，由于EFET11和EFET100的包含夹断电压的特性大致相等，因此可 设为Vpe (IN) = Vpe (LS) = Vpe,根据式（7)，输入电压Vi可由下式来表示。
[0066] [数学式8] Vi = Vpe+((RC/Rd)+1) a +Vdio (8)
[0067] 因而，由式（8)可知，输入电压Vi仅会发生夹断电压Vpe的电压偏差左右的偏差。
[0068] 由此，若使用本实施方式的结构，则根据输入电压Vi，可减小因半导体基板、 EFET11的结构所带来的个体差异的影响，可得到更加稳定的电平转换电路输出电&V A。由 此，与现有结构相比，可抑制半导体基板、EFET的个体差异的影响，能够使逻辑电路100的 切换动作更加稳定。
[0069] 图3是表示第一实施方式所涉及的带电平转换功能的逻辑电路1的Vi-Vo特性的 仿真结果的图。图3中，实线表示逻辑电路100的EFET101的夹断电压Vpe (LS)较高（例 如，0. 4V)的情况，虚线表示逻辑电路100的EFET101的夹断电压Vpe(LS)较低（例如，0. IV) 的情况。
[0070] 由图3也可知，在夹断电压Vpe(LS)为低电压VL(例如，0. IV)的情况、和夹断电压 Vpe(LS)为高电压VH(例如，0.4V)的情况下，切换电压Vch的差值较小。例如，若为图3的 示例，以往存在〇. 8V左右的差值，可减小至0. 3V左右。
[0071] 接着，对于本发明的第二实施方式所涉及的带电平转换功能的逻辑电路，参照附 图进行说明。图4是第二实施方式所涉及的带电平转换功能的逻辑电路1A的电路图。本 实施方式的带电平转换功能的逻辑电路1A中，电平转换电路10A的结构与第一实施方式不 同，逻辑电路100的结构相同。因而，仅说明不同的地方。
[0072] 电平转换电路10A中，在第一实施方式所示的电平转换电路10中的二极管12和 电阻器14之间连接有DFET15。DFET15的源极与电阻器14相连接，漏极与二极管12的阴 极相连接。DFET15的栅极接地。此外，DFET15的夹断电压的绝对值比EFET11的夹断电压 的绝对值高。
[0073] 这种结构中，若DFET15的源极电压成为夹断电压的绝对值以上，则在电平转换电 路10A中不会流过电流。由此，DFET15起到电流限制单元的作用。通过采用这种结构，从 而能够在将电流值限制在预定值内的同时，减小电阻器14的大小。另外，若使用DFET15,则 对于相同电阻值的实现，能够使用比电阻器小的面积来实现。因此，能够使可限制电流的电 平转换电路和带电平转换功能的逻辑电路形成得更加小型。
[0074] 接着，对于本发明的第三实施方式所涉及的带电平转换功能的逻辑电路，参照附 图进行说明。图5是第三实施方式所涉及的带电平转换功能的逻辑电路1B的电路图。
[0075] 本实施方式的带电平转换功能的逻辑电路1B包括电平转换电路10B和逻辑电路 100B。
[0076] 逻辑电路100B是对于第一实施方式所示的逻辑电路100将电阻器103替换成二 极管104U05的串联电路后的电路。若示出更具体的电路结构，则二极管104的阳极与 DFET102的源极相连接，二极管104的阴极与二极管105的阳极相连接。二极管105的阴极 与EFET101的漏极、EFET102的栅极、和逻辑电路100B的输出端子（输出电压Vo)相连接。 该结构中，二极管104、105起到"电压保持单元"的作用。
[0077] 电平转换电路10B相对于第一实施方式所示的电平转换电路10, EFET11和电阻器 13的结构相同。EFET11的漏极、栅极和电平转换电路10B的输出端子与二极管16的阴极 相连接。二极管16的阳极与二极管12的阴极相连接。二极管12的阳极与DFET15的源极 相连接。
[0078] DFET15的漏极与控制用的电压输入端子（输入电压Vi)相连接。DFET15的栅极 与EFET11的漏极、栅极、二极管16的阴极和电平转换电路10B的输出端子相连接。此外， DFET15的夹断电压的绝对值比EFET11的夹断电压的绝对值高。
[0079] 这种结构中，利用二极管12、16的两级来构成"电压移位单元"。另外，仅利用 DFET15来构成"电流限制单元"。
[0080] 通过采用这种结构，由于能够利用半导体元件来形成逻辑电路100B的电压保持 单元和电平转换电路10B的电流限制单元，因此能够使带电平转换功能的逻辑电路1B形成 得更小型。 标号说明
[0081] 1、1A、1B、1P :带电平转换功能的逻辑电路 100、100B :逻辑电路 10、 10A、10B、10P :电平转换电路 11、 11P、101 :EFET 12、 12P、16、104、105 :二极管 13、 13P、14、103 :电阻器 15P、15、102 :DFET
【权利要求】
1. 一种电平转换电路，该电平转换电路与输入FET为增强型FET的逻辑电路的前级相 连接，包括： 第一增强型FET，该第一增强型FET的漏极和栅极与所述输入FET的栅极相连接； 电压保持用的第一电阻器，该第一电阻器连接在所述第一增强型FET的源极与接地之 间；以及 电压移位单元和电流限制单元，该电压移位单元和电流限制单元串联连接在所述第一 增强型FET的漏极和栅极与控制用的电压输入端子之间。
2. 如权利要求1所述的电平转换电路，其特征在于， 所述电压移位单元是二极管。
3. 如权利要求1或2所述的电平转换电路，其特征在于， 所述电流限制单元包括第二电阻器。
4. 如权利要求1至3中的任一项所述的电平转换电路，其特征在于， 所述电流限制单元包括耗尽型FET。
5. -种带电平转换功能的逻辑电路，包括： 权利要求1至4中的任一项所述的电平转换电路； 向漏极施加驱动电压的逻辑电路侧耗尽型FET ;以及 与该逻辑电路侧耗尽型FET的源极相连接的逻辑电路侧电压保持单元， 作为所述输入FET的增强型FET的源极接地， 作为所述输入FET的增强型FET的漏极经由所述逻辑电路侧电压保持单元与所述逻辑 电路侧耗尽型FET的源极相连接， 作为所述输入FET的增强型FET的漏极与所述逻辑电路侧电压保持单元之间的连接点 成为输出端子，且与所述耗尽型FET的栅极相连接。
6. 如权利要求5所述的带电平转换功能的逻辑电路，其特征在于， 所述逻辑电路的输入FET和所述电平转换电路的第一增强型FET形成于同一半导体基 板。
7. 如权利要求5或6所述的带电平转换功能的逻辑电路，其特征在于， 所述逻辑电路侧电压保持单元由二极管构成。
【文档编号】H03K19/0185GK104094526SQ201380008417
【公开日】2014年10月8日 申请日期:2013年1月9日 优先权日:2012年2月7日
【发明者】德田胜利 申请人:株式会社村田制作所