专利名称：用于共源共栅放大器的反馈偏置的制作方法
技术领域：
本发明的实施例通常涉及共源共栅放大器，更具体地讲，涉及在功率发送器系统 中的共源共栅放大器的反馈偏置。
背景技术：
在互补金属氧化物半导体(CMOS)功率放大器设计中，存在两个主要争论点(1) 用于功率放大器的可靠性的电压应力减小以及(2)线性改善。装置的电压应力可导致氧化 物破坏和热载流子效应，并且可增加阈值电压并降低装置的性能。另外，由于大量的寄生电 容，CMOS技术具有内在的线性问题。因此，需要用于共源共栅放大器的反馈偏置。
发明内容
根据本发明的示例性实施例，存在一种用于功率发送器的系统。该系统可包括第 一放大器级，至少具有以第一共源共栅结构连接的第一晶体管和第二晶体管；第二放大器 级，至少具有以第二共源共栅结构连接的第三晶体管和第四晶体管，其中，第一晶体管接收 功率发送器的系统输入，其中，第二晶体管连接到第三晶体管，并且其中，第四晶体管提供 功率发送器的系统输出；反馈网络，将第四晶体管的第一栅极或基极与第二晶体管的第二 栅极或基极连接。根据本发明的另一示例性实施例，存在用于功率发送器的另一系统。该系统可包 括第一放大器级，至少具有以第一共源共栅结构连接的第一晶体管和第二晶体管；第二 放大器级，至少具有以第二共源共栅结构连接的第三晶体管和第四晶体管，其中，第一晶体 管接收功率发送器的系统输入，其中，第二晶体管连接到第三晶体管，并且其中，第四晶体 管提供功率发送器的系统输出；将一个或多个寄生信号作为反馈信号从第四晶体管的第一 栅极或基极反馈到第二晶体管的第二栅极或基极的装置。
经采用一般术语描述本发明，现在将参照没必要画出尺度的附图，其中图1示出根据本发明示例性实施例的利用用于共源共栅放大器的反馈偏置的示 例性简化的功率发送器系统。图2示出根据本发明示例性实施例的示出共栅极晶体管的寄生电容的共源共栅 放大器系统的示意图。图3示出根据本发明示例性实施例的利用共源共栅放大器的反馈偏置的示例性 功率发送器系统的示意图。图4示出根据本发明示例性实施例的示例性反馈网络的示例性示意图。
具体实施例方式下面将全面参照附图来描述本发明的示例性实施例，其中一些而不是所有的本发明的实施例被 显示在附图中。实际上，这些发明可以以许多不同的形式来实施，并且不应解 释为受限于这里阐述的实施例；然而，提供这些实施例，从而此公开将满足可应用的合法需 求。相同的标号始终表示相同的部件。本发明的实施例可提供功率发送器系统，该功率发送器系统可包括第一共源共 栅放大器级(例如，驱动器放大器级)和第二共源共栅放大器级(例如，功率放大器级)。 在本发明的示例性实施例中，第一共源共栅放大器级可包括配置为共源极放大器的第一晶 体管以及配置为共栅极放大器的第二晶体管。同样，第二共源共栅放大器级可包括配置为 共源极放大器的第三晶体管和配置为共栅极放大器的第四晶体管。功率发送器系统还可包 括反馈网络，该反馈网络连接在第一共源共栅放大器级中的共栅极放大器的栅极与第二共 源共栅放大器级中的共栅极放大器的栅极之间。反馈网络可操作用于将寄生信号作为反馈 信号从第二共源共栅放大器级中的共栅极放大器的栅极提供给第一共源共栅放大器级中 的共栅极放大器的栅极。反馈信号的使用允许功率发送器系统具有较少的截止区域和线性 区域但具有更多的饱和区域，从而降低功率放大器系统的操作变化。换句话说，与传统功率 放大器相比，功率发送器系统的操作周期更多地落在饱和区域，并且较少工作于截止区域。 此外，反馈信号的使用允许第一共源共栅放大器级中的共栅极放大器的电压通常跟随功率 发送器系统的输出电压(由第二共源共栅放大器级中的共栅极放大器提供)，从而减小第 一共源共栅放大器级中的共栅极放大器的电压应力。将理解，这里关于具有各个源极、栅极和漏极的场效应晶体管(FET)来示例性地 描述本发明的示例性实施例。然而，还将理解，除了 FET之外，其他类型的晶体管可同样被 利用，包括具有各个发射极、基极和集电极的双极性晶体管(BJT)。因此，FET的示例源极、 栅极和漏极可对应于BJT的各个发射极、基极和集电极。同样，根据本发明的示例性实施 例，这里被描述的利用FET的共源极放大器可被利用BJT的共发射极放大器替代。类似地， 根据本发明的示例性实施例，这里描述的利用FET的共栅极放大器可被利用BJT的共基极 放大器替代。图1示出根据本发明示例性实施例的利用用于共源共栅放大器的反馈偏置的示 例性简化的功率发送器系统100。如图1所示，可存在驱动器放大器级102、功率放大器级 103和反馈网络104。根据本发明的示例性实施例，驱动器放大器级102可从输入端口 101 接收系统100的输入，例如基带信号或射频(RF)信号，并且可产生第一级输出以驱动功率 放大器级103。功率放大器级103可将放大的输出信号提供给输出端口 105，输出端口 105 可提供系统100的输出。这里将描述，驱动器放大器级102可包括第一共源共栅放大器级，功率放大器级 103可包括第二共源共栅放大器级。第一共源共栅放大器级可包括配置为共源极放大器的 第一晶体管以及配置为共栅极放大器的第二晶体管。同样，第二共源共栅放大器级可包括 配置为共源极放大器的第三晶体管和配置为共栅极放大器的第四晶体管。在图1中，根据本发明的示例性实施例，反馈网络104可将功率放大器级103的共 栅极寄生信号作为反馈信号反馈给驱动器放大器级102的共栅极。反馈信号的使用允许功 率发送器系统100具有较少的截止区域和线性区域但具有更多的饱和区域，从而减小功率 发送器系统的操作变化。换句话说，与传统功率放大器相比，功率发送器系统100的操作周 期更多地落在饱和区域并且较少地工作在截止区域。此外，根据本发明的示例性实施例，反馈信号的使用允许驱动器放大器级102中的共栅极放大器的电压通常跟随功率发送器系 统100的输出电压(由功率放大器级103中的共栅极放大器提供)，从而减小驱动器放大器 级中的共栅极放大器的电压应力。图2示出根据本发明示例性实施例的示出共栅极晶体管的寄生电容的共源共栅 放大器系统200的示意图。将理解，共源共栅放大器系统200可用于图1中的功率放大器级 103，并且类似地用于图1中的驱动器放大器级102。在图2中，根据本发明的示例性实施例， 共源共栅放大器系统200可包括具有第一源极205、第一栅极204和第一漏极203的共源极 装置或晶体管202 (M1)。同样，根据本发明的示例性实施例，共源共栅放大器系统200还可 包括具有第二源极210、第二栅极209和第二漏极208的第二共栅极装置或晶体管207 (M2)。根据本发明的示例性实施例，第一共源极装置202(Mi)可以与第二共栅极装置 207 (M2)串联以减小由单个装置承受的电压应力或负担。根据本发明的示例性实施例，可通 过将第一共源极装置202 (M1)的第一漏极203连接到第二共栅极装置207 (M2)的第二源极 210来串联装置202 (M1)和207(M2)。此外，第一共源极装置202 (M1)的第一源极205可接 地(GND)，而第二共栅极装置207 (M2)的第二栅极209可连接到栅极偏置端口 206 (Vg)。这 里将描述，栅极偏置端口 206 (Vg)可连接到反馈网络。根据本发明的示例性实施例，用于共 源共栅放大器系统200的输入端口 201 (Pin)可设置在第一共源极装置202 (M1)的第一栅极 204。同样，用于共源共栅放大器系统200的输出端口 213 (Pout)可设置在第二共栅极装置 207 (M2)的第二漏极208。根据本发明的示例性实施例，RF扼流圈211还可被设置在DC电 压源或电源212(Vdd)与第二漏极208之间。RF扼流圈211可操作用于将DC电源供给到第 二漏极208。在共源共栅放大器系统200的操作期间，寄生电容可能是不可避免的。因此，漏极 栅极寄生电容214 (Cdg)可存在于第二共栅极装置207 (M2)的第二漏极208和第二栅极209 之间，栅极源极寄生电容215 (Cgs)可存在于第二栅极209和第二源极210之间。因此，基 于耦合到各第二漏极208和第二源极209的寄生电容214 (Cdg)和215 (Cgs)，寄生信号可出 现在第二栅极209。图3示出根据本发明示例性实施例的利用用于共源共栅放大器的反馈偏置的示 例性功率发送器系统300的示意图。将理解，图3中的示例性功率发送器系统300可以是 图1中的简化的功率发送器系统100的示例性实现。在图3中，功率发送器系统300可包括第一(例如，驱动器)放大器级，第一放大 器级包括以共源共栅结构排列的第一共源极装置或晶体管318 (M1)和第二共栅极装置或晶 体管302 (M2)。同样，系统可包括第二(例如，功率)放大器级，第二放大器级包括以共源共 栅结构排列的第三共源极装置或晶体管319 (M3)和第四共栅极装置或晶体管306 (M4)。第一共源极装置或晶体管318 (M1)的栅极可经由输入匹配网络313连接到输入端 口 301 (Pin)。输入匹配网络313可将阻抗匹配提供给前一级。根据本发明的示例性实施例， 输入端口 301(Pin)可接收模拟(例如，基带)信号。可在第一共源极装置或晶体管318 (M1) 的漏极提供第一共源极装置或晶体管318 (M1)的放大的输出信号。由于第一共源极装置或 晶体管318 (M1)的漏极连接到源极305，因此第二共栅极装置或晶体管302 (M2)可经由源极 305接收放大的输出信号。可由第二共栅极装置或晶体管302 (M2)的漏极304提供第一级 输出。RF扼流圈350可操作用于将DC电源从DC电压源Vdd或电源供给到漏极304。
可将来自漏极304的第一级输出经由级间匹配网络314提供给第二放大器级的第 三共源极装置或晶体管319 (M3)的栅极。级间匹配网络314可提供第一放大器级和第二放 大器级之间的阻抗匹配。可在第三共源极装置或晶体管319 (M3)的漏极提供第三共源极装 置或晶体管319(M3)的放大的输出信号。由于第三共源极装置或晶体管319 (M3)的漏极连 接到第四共栅极装置或晶体管306 (M4)的源极309，因此第四共栅极装置或晶体管306 (M4) 可经由源极309接收放大的输出信号。第四共栅极装置或晶体管306 (M4)的漏极308可经 由输出匹配块315连接到输出端口 312 (Pout)。输出匹配块315可将阻抗匹配提供给后一 级。此外，RF扼流圈352可操作用于将DC电源从DC电压源Vdd或电源供给到漏极308。在本发明的示例性实施例中，反馈网络316可用于使用寄生电容提供反馈偏置， 并且将AC虚拟地提供给第二共栅极装置或晶体管302 (M2)以及第四共栅极装置或晶体管 306 (M4)的栅极。为此，反馈网络316可将第四共栅极装置或晶体管306 (M4)的栅极307与 第二共源极装置或晶体管302 (M2)的栅极303连接。根据本发明的示例性实施例，反馈网 络316可将第四共栅极装置或晶体管306 (M4)的栅极307的寄生信号作为反馈信号，采用合 适的相位传递给第二共源极装置或晶体管302 (M2)的栅极303。实际上，反馈信号的相位可 提供用于消除在第二共源极装置或晶体管302 (M2)的栅极303出现的寄生信号的至少一部 分。将理解，寄生信号可出现在栅极307，可从栅极307传递的寄生信号来自下述内容中的 一个或两者(1)通过寄生栅极漏极电容311 (Cgs)的第四共栅极装置306 (M4)的源极309 ； 或者(2)通过漏极栅极电容310 (Cdg)的第四共栅极装置306 (M4)的漏极308。将理解，由于反馈网络316没有连接到功率发送器系统300的信号路径(例如，任 何系统输入或输出端口)，因此由反馈网络316提供的反馈可仅对功率发送器系统300具有 次要影响。将理解，输入匹配块313、级间匹配网络314和输出匹配网络315可被配置以提 供从功率发送器系统300的输入端口 301 (Pin)到输出端口 312 (Pout)的最大功率传递。图4示出根据本发明示例性实施例的示例性反馈网络的示例性示意图400。图4 的示例性反馈网络可被用作对图3描述的反馈网络316或者对图1描述的反馈网络104的 实现。如图4所示，根据本发明的示例性实施例，反馈网络可包括以T配置排列的电感器 405 (L)和两个电容器403 (C1)和404 (C2)。更具体地讲，电容器403 (C1)的第一端可连接到 驱动器放大器级中的第二共栅极装置或晶体管302 (M2)的栅极303，而电容器403 (C1)的第 二端可连接到公共节点406。同样，电容器404(C2)的第一端可连接到功率放大器级中的第 四共栅极装置306(M4)的栅极307，而电容器404(C2)的第二端可连接到公共节点406。电 感器405 (L)可具有连接到公共节点406的第一端以及接地(GND)的第二端。将理解，尽管 电容器403、404和电感器405被示出为单个部件，但是在不脱离本发明的示例性实施例的 情况下，它们同样可包括多个部件。例如，在不脱离本发明的示例性实施例的情况下，电感 器405实际上可包括两个或更多个电感器。仍然参照图4，根据本发明的示例性实施例，如这里所述，将理解，与电感器405连 接的电容器403、404可提供，用于将位于第四共栅极装置306或晶体管(M4)的栅极307的 寄生信号作为反馈信号采用合适的相位传递给第二共源极装置或晶体管302 (M2)的栅极 303的路径。同样，与接地的电感器405连接的电容器403、404可提供到第二共源极装置或 晶体管302 (M2)的栅极303和第四共栅极装置或晶体管306 (M4)的栅极307的AC地。
有益于在前描 述和相关附图中出现的教导，这里阐述的本发明的许多修改和其他 实施例将是明显的。因此，将理解本发明不限于公开的特定实施例，并且修改和其他实施例 意欲包括在权利要求的范围内。尽管这里采用了特定术语，但是它们仅用于通用和描述意 义并且不是限制的目的。
权利要求
1.一种用于功率发送器的系统，包括第一放大器级，至少具有以第一共源共栅结构连接的第一晶体管和第二晶体管；第二放大器级，至少具有以第二共源共栅结构连接的第三晶体管和第四晶体管，其中， 第一晶体管接收功率发送器的系统输入，其中，第二晶体管连接到第三晶体管，并且其中， 第四晶体管提供功率发送器的系统输出；反馈网络，将第四晶体管的第一栅极或基极与第二晶体管的第二栅极或基极连接。
2.如权利要求1所述的系统，其中，反馈网络包括至少两个电容器和一个电感器。
3.如权利要求2所述的系统，其中，至少两个电容器包括第一电容器和第二电容器，其 中，第一电容器、第二电容器和电感器每个都具有各自的第一端和各自的第二端，其中，第 一电容器的第一端连接到第四晶体管的第一栅极或基极，第二端连接到公共连接到第二电 容器的第一端和电感器的第一端的节点，其中，第二电容器的第二端连接到第二晶体管的 第二栅极或基极，其中，电感器的第二端连接到地。
4.如权利要求1所述的系统，其中，反馈网络操作用于将反馈信号提供给第二晶体管 的第二栅极或基极，反馈信号基于出现在第四晶体管的第一栅极或基极的一个或多个寄生 信号。
5.如权利要求4所述的系统，其中，所述一个或多个寄生信号至少基于与第四晶体管 相关的下述电容中的一个漏极栅极电容或栅极源极电容。
6.如权利要求4所述的系统，其中，反馈网络还操作用于为下述部件提供AC地第二 晶体管的第二栅极或基极以及第四晶体管的第一栅极或基极。
7.如权利要求1所述的系统，其中，第一晶体管、第二晶体管、第三晶体管和第四晶体 管每个包括具有各自栅极、源极和漏极的场效应晶体管FET，或者具有各自基极、发射极 和集电极的双极性晶体管BJT。
8.如权利要求1所述的系统，其中，第一晶体管和第三晶体管是共源极放大器或共发 射极放大器，其中，第二晶体管和第四晶体管是共栅极放大器或共基极放大器。
9.如权利要求1所述的系统，其中，第一晶体管包括第四栅极或基极和第一漏极或集 电极，其中，第二晶体管包括第二源极或发射极和第二漏极或集电极，其中，第三晶体管包 括第三栅极或基极和第三漏极或集电极，并且其中，第四晶体管包括第四源极或发射极和 第四漏极或集电极，其中，第四栅极或基极接收功率发送器的系统输入，其中，第一漏极或集电极连接到第 二源极或发射极，其中，第二漏极或集电极连接到第三栅极或基极，其中，第三漏极或集电 极连接到第四源极或发射极，并且其中，第四漏极和集电极提供功率发送器的系统输出。
10.如权利要求9所述的系统，还包括级间匹配网络，将第二漏极或集电极连接到第三栅极或基极；输入匹配网络，将系统输入提供给第四栅极或基极；输出匹配网络，从第四漏极或集电极接收系统输出。
11.如权利要求9所述的系统，其中，第一晶体管还包括接地的第一源极或发射极；其中，第二漏极或集电极还连接到DC电源，其中，第三晶体管还包括接地的第三源极或发射极，其中，第四漏极或集电极还连接到DC电源。
12.如权利要求1所述的系统，其中，第一放大器级是驱动器放大器级，并且其中，第二 放大器级是功率放大器级。
13.一种用于功率发送器的系统，包括第一放大器级，至少具有以第一共源共栅结构连接的第一晶体管和第二晶体管；第二放大器级，至少具有以第二共源共栅结构连接的第三晶体管和第四晶体管，其中， 第一晶体管接收功率发送器的系统输入，其中，第二晶体管连接到第三晶体管，并且其中， 第四晶体管提供功率发送器的系统输出；将一个或多个寄生信号作为反馈信号从第四晶体管的第一栅极或基极反馈到第二晶 体管的第二栅极或基极的装置。
14.如权利要求13所述的系统，其中，所述一个或多个寄生信号基于与第四晶体管相 关的下述电容中的至少一个漏极栅极电容或栅极源极电容。
15.如权利要求13所述的系统，其中，所述装置还操作用于为下述部件提供AC地第 二晶体管的第二栅极或基极以及第四晶体管的第一栅极或基极。
16.如权利要求13所述的系统，其中，第一晶体管、第二晶体管、第三晶体管和第四晶 体管每个包括具有各自栅极、源极和漏极的场效应晶体管FET，或者具有各自基极、发射 极和集电极的双极性晶体管BJT。
17.如权利要求13所述的系统，其中，第一晶体管和第三晶体管是共源极放大器或共 发射极放大器，其中，第二晶体管和第四晶体管是共栅极放大器或共基极放大器。
18.如权利要求13所述的系统，其中，第一晶体管包括第四栅极或基极和第一漏极或 集电极，其中，第二晶体管包括第二源极或发射极和第二漏极或集电极，其中，第三晶体管 包括第三栅极或基极和第三漏极或集电极，并且其中，第四晶体管包括第四源极或发射极 和第四漏极或集电极，其中，第四栅极或基极接收功率发送器的系统输入，其中，第一漏极或集电极连接到第 二源极或发射极，其中，第二漏极或集电极连接到第三栅极或基极，其中，第三漏极或集电 极连接到第四源极或发射极，并且其中，第四漏极和集电极提供功率发送器的系统输出。
19.如权利要求18所述的系统，还包括级间匹配网络，将第二漏极或集电极连接到第三栅极或基极；输入匹配网络，将系统输入提供给第四栅极或基极；输出匹配网络，从第四漏极或集电极接收系统输出。
20.如权利要求18所述的系统，其中，第一晶体管还包括接地的第一源极或发射极，其中，第二漏极或集电极还连接到DC电源，其中，第三晶体管还包括接地的第三源极或发射极，其中，第四漏极或集电极还连接到DC电源。
全文摘要
提供了用于共源共栅放大器的反馈偏置。一种用于功率发送器的系统可包括第一放大器级，至少具有以第一共源共栅结构连接的第一晶体管和第二晶体管；第二放大器级，至少具有以第二共源共栅结构连接的第三晶体管和第四晶体管，其中，第一晶体管接收功率发送器的系统输入，其中，第二晶体管连接到第三晶体管，并且其中，第四晶体管提供功率发送器的系统输出；反馈网络，将第四晶体管的第一栅极或基极与第二晶体管的第二栅极或基极连接。
文档编号H03F1/34GK102130658SQ201010600890
公开日2011年7月20日 申请日期2010年12月17日 优先权日2009年12月17日
发明者乔伊·拉斯卡尔, 李彰浩, 田喊熙 申请人:三星电机株式会社, 佐治亚科技研究公司