专利名称：用于改良器件开关性能的共源共栅电路的制作方法
技术领域：
本发明一般涉及一种用于开关转换电路的半导体元器件，更确切的说，本发明的实施例是关于用于改良器件开关性能的共源共栅场效应管。
背景技术：
许多电路涉及使用Baliga对(即共源共栅/复合器件)，在工作时进行开关转换。图IA所示的原理图，图示说明其中一种共源共栅器件。共源共栅/复合器件101包括一个与高压常开器件103串联的低压常闭器件105。在下文中，共源共栅器件、复合器件以及封装将交互地用于描述上述器件。低压常闭器件105含有栅极107、源极111以及漏极109。作为示例，但不作为局限，低压器件可以是一种金属-氧化物-半导体场效应管(MOSFET)。高压常开器件103也含有栅极113、源极117以及漏极115。作为示例，但不作为局限，高压常开器件可以是一种结型栅极场效应管(JFET)或异质结型场效应管(HFET)。高压常开器件103的栅极113电连接到低压常闭器件105的源极111，高压常开器件103的源极117电连接到低压常闭器件105的漏极109。作为示例，下文将涉及与JFET串联的M0SFET。共源共栅器件在电路图中是作为一个单独的开关器件发挥性能。当MOSFET 105上没有加载栅极偏压时，由于低压MOSFET 105上没有建立起电压，因此器件101不能传导电流，常开JFET 103的栅极反向偏置。JFET 103的漏极117上的正电压，直接出现在低压FET的漏极上，使它的栅极113反向偏置。一旦反向偏压足以嵌制JFET103，那么所有的进一步所加的电压都支持漏极和源极之间的高压JFET。当MOSFET栅极107上加载正电压时，关于源极111，MOSFET 105开启。由于电势势垒已经除去，因此该短路将JFET的栅极113绕行到JFET的源极117，使电流从JFET的源极117流至JFET的漏极115。共源共栅/复合器件的某些属性并不理想。正是在这一前提下，提出了本发明的各种实施例。
发明内容
本发明提供了一种开关器件，包括一个低压常闭场效应晶体管，具有四个或多个电极，包括一个源极电极、一个漏极电极、一个栅极电极以及一个或多个辅助电极，其中漏极电极在晶片的一个表面上，低压常闭场效应晶体管形成在该晶片上，同时每个剩余电极都位于晶片上另一个相对的表面上，一个或多个辅助电极提供到控制电路的电接触，控制电路电连接到一个或多个其他电极上，其中控制电路就位于低压常闭场效应晶体管所形成的晶片中。上述的开关器件，其中，控制电路为一个外部栅极电阻电路，外部栅极电阻电路的组成为一个与二极管串联的低阻抗电阻器，以及一个并联的较高阻值的电阻，其中外部栅极电阻电路的二极管部分的阳极端，连接到低压常闭场效应晶体管的源极端。上述的开关器件，还包括一个高压常开晶体管，该晶体管具有一个源极电极、一个漏极电极以及一个栅极电极，其中这三个电极中的任意一个都位于一个附加晶片的表面上，高压常开晶体管的栅极电极电连接到低压常闭场效应晶体管的辅助电极，高压常开晶体管的源极电极电连接到低压常闭场效应晶体管的漏极电极。上述述的开关器件，其中，控制电路是一个外部栅极电阻电路，该外部栅极电阻电路包括一个二极管，以及一个独立的并与该二极管并联的电阻，其中外部栅极电阻电路的二极管部分的阳极端直接连接到低压常闭场效应晶体管的源极端。上述的开关器件，还包括一个高压常开晶体管，该晶体管具有一个源极电极、一个漏极电极以及一个栅极电极，其中这三个电极中的任意一个都位于一个附加晶片的表面上，高压常开晶体管的栅极电极电连接到低压常闭场效应晶体管的辅助电极，高压常开晶体管的源极电极电连接到低压常闭场效应晶体管的漏极电极。上述的开关器件，其中，低压常闭场效应晶体管在比高压常开晶体管更高的饱和电流下工作。上述的开关器件，其中，低压常闭场效应晶体管的漏极电极安装在高压常开器件的源极电极上，使漏极电极和源极电极构成一个电连接。上述的开关器件，其中，高压常开晶体管是一个结型栅极场效应晶体管(JFET)、一个HFET (异质结场效应晶体管)或MOSFET (金属半导体场效应晶体管)。上述的开关器件，其中，低压常闭场效应晶体管是金属-氧化物半导体场效应晶体管(MOSFET)器件。上述的开关器件，其中，控制电路包括一个电容器，控制电路连接到低压常闭场效应晶体管的漏极端。上述的开关器件，其中，还包括一个具有形成在附加晶片上的源极电极、漏极电极以及栅极电极的高压常开晶体管，其中漏极电极在附加晶片的一个表面上，其他电极在附加晶片相对的表面上，其中高压常开晶体管的栅极电极电连接到低压常闭场效应晶体管的辅助电极，高压常开晶体管的源极电极电连接到低压常闭场效应晶体管的漏极电极。上述的开关器件，其中，低压常闭场效应晶体管在比高压常开晶体管更高的饱和电流下工作。上述的开关器件，其中，低压常闭场效应晶体管所在的晶片安装在附加晶片上，使低压常闭场效应晶体管的漏极端，直接电接触到高压常开晶体管的源极电极。上述的开关器件，其中，高压常开晶体管是结型栅极场效应晶体管(JFET)、异质结场效应晶体管(HFET)或金属半导体场效应晶体管(MOSFET)。上述的开关器件，其中，控制电路包括两个或多个相反极性的二极管串联，第一个二极管的阳极电连接到低压常闭场效应晶体管的漏极电极，第二个二极管的阳极电连接到低压常闭场效应晶体管的栅极电极。上述的开关器件，其中，这两个二极管都是齐纳二极管。上述的开关器件，其中，这两个二极管为背对背齐纳二极管，集成在低压常闭场效应晶体管内并位于低压常闭场效应晶体管的栅极电极和漏极电极之间。上述的开关器件，其中，控制电路包括一个二极管箝位，集成在低压常闭场效应晶体管内并位于低压常闭场效应晶体管的栅极电极和漏极电极之间。上述的开关器件，还包括一个具有源极电极、漏极电极以及栅极电极的高压常开晶体管，形成在附加晶片上，其中漏极电极在附加晶片的一个表面上，其他电极在附加晶片、相反面的表面上，其中高压常开晶体管的栅极电极电连接到低压常闭场效应晶体管的源极电极，高压常开晶体管的源极电极电连接到低压常闭场效应晶体管的漏极电极。上述的开关器件，其中，低压常闭场效应晶体管在比高压常开晶体管更高的饱和电流下工作。上述的开关器件，其中，低压常闭场效应晶体管所在的晶片安装在附加晶片上，使低压常闭场效应晶体管的漏极端，直接电接触到高压常开晶体管的源极电极。上述的开关器件，其中，高压常开晶体管是结型栅极场效应晶体管(JFET)。上述的开关器件，其中，低压常闭场效应晶体管是金属-氧化物半导体场效应晶体管(MOSFET)。
图IA所示的电路图表示原有技术的共源共栅器件，其低压常闭器件与高压常开器件串联。图IB表示原有技术的共源共栅器件的剖面图，其低压常闭器件与高压常开器件串联。图IC表示原有技术的共源共栅器件的开启动作。图ID表示原有技术的共源共栅器件的断开动作。图2A表示常开器件的跨导曲线，每个常开器件都具有不同的夹断电压。图2B表示依据本发明的一个实施例，夹断电压增大后共源共栅器件的开启动作。图2C表示依据本发明的一个实施例，夹断电压增大后共源共栅器件的断开动作。图3A表示依据本发明的一个实施例，带有外部栅极电阻电路的共源共栅器件的电路图。图3B和3C所示的剖面图和俯视原理图，表示依据本发明的一个实施例，带有外部栅极电阻的共源共栅器件集成在低压FET内。图3D所示的剖面原理图，表示依据本发明的一个实施例，集成外部栅极电阻电路的共源共栅器件的低压常闭部分。图3E表示依据本发明的一个实施例，带有外部栅极电阻电路的共源共栅器件的开启动作。图3F表示依据本发明的一个实施例，带有外部栅极电阻电路的共源共栅器件的断开动作。图4A表示依据本发明的一个实施例，带有电容器的共源共栅器件的电路图。图4B和4C所不的剖面图和俯视图，表不依据本发明的一个实施例,集成在低压FET内的带有电容器的共源共栅器件。图4D所示的剖面原理图表示依据本发明的一个实施例，集成电容器的共源共栅器件的低压常闭部分。图5A所示的电路图表示依据本发明的一个实施例，带有齐纳箝位的共源共栅器件。图5B和5C所不的俯视图和剖面原理图,表不依据本发明的一个实施例,集成在低压FET内带有齐纳箝位的共源共栅器件。
图表示配置在低压FET栅极和漏极之间的箝位电路的剖面图。图5E表示分别配置在低压FET漏极和源极之间的箝位电路的剖面图。
图6表示共源共栅器件的Id-Vds曲线，其中低压常闭场效应晶体管为M0SFET，高压常开场效应晶体管为JFET。图7A表示共源共栅器件的随其Ctjss值的恢复动作。图7B所示的剖面原理图，表示低压常闭器件的一个示例，用于表示很低的Ctjss值。
具体实施例方式上述原有技术的共源共栅器件，即低压常闭场效应晶体管与高压常开场效应晶体管串联，具有某种非最优的开启和断开特性。图IC和ID分别表示这种复合器件的开启和断开动作。当前所讨论的这种具体的复合器件包括金属-氧化物-半导体场效应晶体管(MOSFET)(即低压常闭器件)与结型栅极场效应晶体管(JFET)(即高压常开器件)串联。在图IC中，表示的是半导体器件封装的开启动作。作为时间的函数，上图中的点线表示当前JFET电流的动作(Id(JFET))，上图中的虚线表示JFET漏极-源极电压(Vds(JFET))的动作。在图IC中的下图中，作为时间的函数，点线表示JFET栅极-源极电压(Vgs(JFET));实线表示MOSFET漏极-源极电压(Vds(MOS));虚线表示MOSFET栅极-源极电压(Vgs(MOS))。开启时，共源共栅器件的运行可以分成5个不同的时间段(即A、B、C、D和E)，用于表示开启时产生的不同的动作特点。在A时间段内，MOSFET栅极电压Vgs(MOS)充电至阈值电压(Vth)。由于在这段时间内，MOSFET的漏极保持恒定，因此JFET栅极-源极电压(Vgs(JFET))仍然反向偏置，例如在-20V。在B时间段内，MOSFET漏极电压Vds (MOS)开始下降，同时MOSFET栅极电压Vgs (MOS)仍然保持稳定(即处于其平稳电压值(Vep))。当MOSFET漏极电压Vds(MOS)下降时，JFET栅极-源极电压Vgs (JFET)也下降(此时是指Vgs(JFET)的绝对值下降)，降至其夹断电压
(Vpinch) o在C时间段内，JFET栅极-源极电压Vgs(JFET)缓慢下降(指的是其绝对值下降)，取决于JFET的Rg* Cgs时间常数，其中Rg为栅极电阻，Cgs为栅极-源极电容。当JFET电流上升时，MOSFET栅极电压Vgs(MOS)稍稍增大，使JFET增大的电流也可以流经低压M0SFET。当电流达到它最终的工作值时，该时间段终止。在D时间段内，JFET栅极-源极电压Vgs(JFET)保持在负偏压，仅使电流Iqp通过，即JFET米勒平台生效。这局限了 JFET内部栅极电阻产生的电压，反之又局限了用于释放JFET米勒电容的栅极电流。在这个时间段内，JFET上的漏极-源极电压Vds (JFET)下降。最后，在E时间段内，当JFET栅极-源极电压Vgs(JFET)放电到零左右时，完成电压转换，并且MOSFET栅极电压Vgs(MOS)完成充电到所加的栅极电压。因此，原有技术的复合器件具有相当低的开启速度，尤其是当JFET栅极至漏极电容以及内部栅极电阻很高时，这种情况在宽带隙半导体JFET中非常常见，在功率电路转换中非常不希望出现这种情况。共源共栅器件很低的开启速度，会使开关电路中的开启传导损耗很高，降低了工作效率。与这种原有技术的复合器件的缓慢开启速度相比，本发明装置断开速度非常快。图ID表示原有技术的复合共源共栅器件的断开动作。图ID中的上图表示作为时间的函数，JFET电流Id(JFET)的动作，以及JFET漏极-源极电压Vds(JFET)的动作。图ID中的下图表示作为时间的函数，JFET栅极-源极电压Vgs (JFET) ,MOSFET漏极-源极电压Vds (MOS)以及MOSFET栅极-源极电压Vgs (MOS)。断开时，共源共栅器件的运行情况可以分成五个独立的时间段(即A、B、C、D和E)，表示与断开有关的不同的动作特点。在A时间段内，MOSFET栅极放电至其平台电压Vsp,同时JFET电压保持基本不变。在B时间段内，MOSFET栅极仍然处于其平台电压，MOSFET漏极-源极电压开始增大，一直增大到当JFET栅极-源极电压到达仅能维持电流流经复合器件的值时停止。这通常称为JFET的米勒平台电压。 在C时间段内，JFET栅极-源极电压处于B时间段内达到的值，JFET米勒电容充电，JFET漏极-源极电压开始增大。在这段时间内，MOSFET米勒电容也充电，MOSFET漏极-源极电压增大。因此，即使JFET栅极-源极电压保持不变，MOSFET漏极/JFET源极以及JFET栅极电压升高。在这段时间内，JFET内部电阻将JFET栅极电压分开，使JFET栅极电流，即JFET栅极电压除以内部电阻，可以非常高。这反过来又使断开dV/dt很快。在D时间段内，JFET栅极-源极电压趋于夹断，JFET电流下降。JFET栅极电压的高值，在JFET内产生很大的栅极电流，使JFET栅极-源极电容快速放电，产生很快的断开dl/dt。这可能会在真实的电路中产生寄生振荡。因此，共源共栅器件具有很快的断开速度，功率电路转换中不希望有这种现象发生。原有技术的复合器件快速的断开速度，是由于断开时在JFET栅极处出现较大的电压，驱使更高的电流流至内部栅极电阻，使JFET可以非常快速地开关，导致振荡、电磁干扰(FMI)问题以及电路故障。要注意的是，开启慢和断开快的问题，所有含有低压常闭器件与高压常开器件串联的共源共栅器件都存在，并不局限于MOSFET/JFET结构。然而，为了解释说明，但并不作为局限，在讨论解决与复合器件有关的动作问题时，本说明以MOSFET/JFET结构为重点。特别关注宽带隙高压器件，即具有较高的栅极-漏极电容(Cgd)以及较高的内部栅极电阻的器件。解决开启慢的一种方法包括，增大高压常开场效应晶体管(例如JFET)的夹断电压(即较大的负断开电压)。图2A表示常开JFET器件的两种变形的跨导曲线，每个JFET器件都具有不同的夹断电压。这些跨导曲线表示JFET器件电流(Id)作为JFET栅极-源极电压(Vffi),每个器件具有不同的夹断电压。如果器件的工作电流为Itff,那么对于不同的夹断电压和阈值电压(即Vpi和Vp2)来说，JFET的栅极-源极上的导通状态电压降，将分别为Vai和\2。由于对于具有相同米勒电容的各种器件来说，最大的JFET栅极电流为Vai/(Rg_))或VA2/(RgQFET))，那么具有较大的负夹断的器件将开启得更快。此处的Rsqfet)为JFET内部栅极电阻。通过增大夹断电压，共源共栅复合器件将具有更大的负电压，用于驱使电流流至JFET的内部栅极电阻。JFET内部栅极电阻上较大的电压降，最终将导致开启速度更快。图2B和2C表示器件封装的开启动作和断开动作，该器件封装的JFET夹断电压为-10V。与原有技术的共源共栅器件的开启动作相比，例如-5V夹断电压，对于具有相同的JFET内部栅极电阻的器件来说，图2B中复合器件的开启速度得到了极大提升。然而，与原有技术的断开动作相比，图2C中复合器件的断开速度并没有明显改变。因此，提高JFET的夹断电压，解决了器件封装的开启等问题，但无法解决这种共源共栅器件快速断开的问题。一种提高开启速度(同时同步降低断开速度)的可选方法，包括调节高压常开器件(例如JFET)的内部栅极电阻。JFET内部栅极电阻很高，会减慢复合器件的开启速度，因此在开启时，需要很低的JFET内部栅极电阻。然而，很低的JFET内部栅极电阻也会导致较快的断开速度，因此在断开时，需要很高的JFET内部栅极电阻。实施例图3A所示的原理电路图，表示在考虑了上述原则的同时，解决了开启慢/断开快的问题。作为示例，但不作为局限，低压常闭器件305可以是带有栅极电极307、源极电极311以及漏极电极309的MOSFET。高压常开器件303可以是带有栅极电极313、源极电极317以及漏极电极315的JFET。尽管这个特殊的示例表示了 MOSFET与JFET串联，但是还必须指出，任何高压常开器件与低压常闭器件串 联的组合，都可以用于实现能解决开启/断开问题的相应的电路结构。为了同时实现开启快与断开慢，可以使用控制电路，例如外部栅极电阻电路319与低JFET内部栅极电阻相结合，来控制复合器件301的电压和电流。外部栅极电阻电路319包括低阻抗电阻器323与二极管321串联，然后一起与高阻抗电阻器325并联。如图示，夕卜部栅极电阻电路319电连接在MOSFET源极311和JFET栅极313之间。这种外部栅极电阻电路319使电流在器件开启时，穿过低阻抗电阻器/ 二极管组合321、323，使开启速度更快。然而，当器件断开时，二极管321阻止电流流经低阻抗电阻器323。取而代之的是，电流流经高阻抗电阻器325，从而使断开发生在一个更加可控的速度上。尽管图3A所示类型的复合器件可以用不同的方式实现，但是图3B和图3C所示的剖面图和俯视图，表示本发明的一个较佳实施例，将一个半导体晶片安装在第二个半导体晶片上，利用单片工艺制备这种组合。带有源极电极311、漏极电极309、栅极电极307以及辅助电极327的低压常闭器件(例如MOSFET) 305，由带有源极电极317、漏极电极315以及栅极电极313的高压常开器件(例如JFET) 303承载。MOSFET的漏极电极309直接位于JFET的源极电极317上方。接触的这两个点直接相互耦合，从而消除了接触的那两个点之间的电感，并且不再需要接线。辅助电极327提供到外部栅极电阻电路319的一个接触点，外部栅极电阻电路319可以直接形成在与MOSFET器件305相同的晶片中。JFET器件303的栅极电极313可以电连接到MOSFET 305的辅助电极327上，以构成复合器件301。然而，原有技术在JFET的栅极313和MOSFET的源极311之间构成了短路，而图3A-3C所示的器件封装在JFET的栅极313和外部栅极电阻电路319之间构成了电连接，外部栅极电阻319电连接到MOSFET的源极311上。图3D所示的剖面图，表示嵌有外部栅极电阻电路319的低压常闭器件305。作为示例，但不作为局限，低压器件305可以是一个带有栅极区307、源极区311以及漏极区309的n-型MOSFET。外部栅极电阻电路319包括一个多晶硅二极管321以及高阻断开多晶硅-电阻器325，它们的组合直接形成在n-型MOSFET中。可以设计二极管321的p+和n+区，以控制开启电阻323。可以通过辅助垫327接入外部栅极电阻电路319。外部栅极电阻电路以及n-型MOSFET的动作如上所述。图3E和图3F分别表示图3A-3D所示类型的改良型复合器件的开启和断开动作，图3A-3D所示类型的改良型复合器件构成了集成开关网络。这两图分别表示在开启和断开时，作为时间的函数，JFET电流(Id)的动作以及JFET漏极-源极电压(Vds)的动作。与原有技术的共源共栅器件的开启动作相比，构成集成开关的复合器件的开启速度得到了极大地改善。如图3E所示，改良型器件具有更快的开启速度，而且速度可控。与原有技术的共源共栅器件的断开动作相比，构成集成开关网络的改良型复合器件的断开速度也得到了极大地改善。如图3F所示，这种器件具有较原有器件慢得多的断开速度，而且速度可控，无需考虑其他因素。在本发明实施例的范围内，降低改良型复合器件电流断开速度(dl/dt)的另一种方法，为在低压常闭器件的漏极和高压常开器件的栅极之间，增加一个电容器。图4A表示这种复合器件的原理电路图。作为示例，但不作为局限，低压常闭器件405可以是带有栅极电极407、源极电极411以及漏极电极409的MOSFET。高压常开器件403可以是带有栅极电极413、源极电极417以及漏极电极415的JFET。尽管这个特殊示例表示的是MOSFET与JFET串联，但是必须指出，可以使用高压常开器件与低压常闭器件的任意组合，实现相应的结构。如图4A所示，控制电路包括一个电容器419，电连接在MOSFET的漏极409和JFET的栅极413之间。由于JFET栅极电流用于变换电容器419，因此电容器419用于为复合器件401减缓电流变换的速度。这反过来会降低共源共栅器件401的断开速度。没有被任意的操作原理所局限，在MOSFET的漏极409和JFET的栅极413之间引入电容器419,可以用下列两种方法之一来控制复合器件401的开关速度。其一，电容器419可以减慢JFET 403中电流升高或降低的速度，这反过来会减慢复合器件401断开的速度。其二，通常如果在电压变化非常快的时候，复合器件401上发生高压峰值，那么在JFET漏极415和JFET栅极413之间巨大的耦合电容(即米勒电容)，会使器件401在应该断开的时候意外开启。这反过来会使复合器件401连接的电源短路。尽管如此，通过在MOSFET漏极409和JFET栅极413之间引入一个电容器419，高压峰值就不会再使器件401意外开启，而且还可以避免器件短路。尽管可以用各种不同的方法实现这种复合器件，但是图4B和图4C所示的剖面图和俯视图，表示本发明的一个较佳实施例，将一个半导体晶片安装在第二个半导体晶片上。带有源极电极411、漏极电极409、栅极电极407以及辅助电极427的低压常闭器件(例如MOSFET) 405，由带有源极电极417、漏极电极415以及栅极电极413的高压常开器件(例如JFET)403承载。MOSFET的漏极电极409直接位于JFET的源极电极417上方。接触的这两个点直接相互耦合，从而消除了接触的那两个点之间的电感，并且不再需要接线。辅助电极427提供到外部栅极电阻电路419的一个接触点，外部栅极电阻电路419可以直接形成在MOSFET器件405中。在一个具体的装置中，JFET器件403的栅极电极413必须电连接到MOSFET的辅助电极427上，以构成复合器件401。然而，原有技术在JFET的栅极414和MOSFET的源极411之间构成了短路，但改良的器件封装在JFET的栅极413和电容器419之间构成了电连接，电容器419电连接到MOSFET的漏极409上。图4D所示的剖面图，表示嵌有电容器的低压常闭器件。作为示例，但不作为局限，低压器件405可以是一个带有栅极区407、源极区411以及漏极区409的n_型MOSFET。电容器419与MOSFET漏极409串联。通过增大或减小电容器在MOSFET器件内包围的面积，可以分别升高或降低电容器419的电容。可以通过辅助垫327接入电容器319。电容器以及n-型MOSFET的动作如上所述 。然而，降低这种复合器件断开速度的另一种方法包括，增加一个含有齐纳箝位(即背对背齐纳二极管)的控制电路。图5A所示的原理电路图，表示依据本发明的一个实施例，这种复合器件的一个示例。作为示例，但不作为局限，低电压常闭器件505可以是一个带有栅极电极507、源极电极511以及漏极电极509的MOSFET。高压常开器件503可以是一个带有栅极电极513、源极电极517以及漏极电极515的JFET。尽管这个具体示例是MOSFET与JFET串联，但是必须指出，高压常开器件与低压常闭器件串联的任意组合都可以用以下结构实现，从而解决断开问题。当原有技术的复合器件501断开时，如果过多的电流流经低压MOSFET 505，那么会出现三个潜在问题。第一个问题是，在JFET内部栅极电阻Re(胃)上产生非常大的反向电压，导致原有技术的复合器件断开过快。第二个可能发生的问题是，低压M0SFET505可以反复陷入雪崩击穿，而造成器件损坏。第三个可能因电压过量发生的问题是，JFET的栅极-源极速度可能会超出等级标准，导致高压器件的损坏。为了避免这三个问题，MOSFET上产生的反向电压应限制在MOSFET的击穿电压以下，并且在JFET的栅极-源极速度等级标准之内。通过在MOSFET中引入齐纳箝位519，器件501可以完全控制MOSFET的漏极-源极电压，而无需将MOSFET 505逼入雪崩击穿。齐纳箝位519位于MOSFET的栅极507和漏极509之间，通过限制最大电压，用于减慢器件过快的断开，最大电压可能在JFET内部栅极电阻Rmfet)上下降。尽管可以用各种不同的方法实现这种复合器件501，但是图5B和图5C所示的剖面图和俯视图，表示本发明的一个较佳实施例，将一个半导体晶片安装在第二个半导体晶片上。带有源极电极511、漏极电极509、栅极电极507以及可选的辅助电极527的低压常闭器件(例如MOSFET) 505，由带有源极电极517、漏极电极515以及栅极电极513的高压常开器件(例如JFET)503承载。在特定的实施例中，齐纳二极管箝位519可以直接集成在低压MOSFET的栅极507和漏极509之间。在这种实施例中，完全可以省去辅助电极527，JFET栅极513可以直接连接到低压MOSFET源极511，因此低压MOSFET 505可以是三端器件。然而，集成的齐纳二极管箝位519也可以与图3A所示类型的集成二极管-电阻器结构，或图4A所示类型的集成电容器结构共同使用。因此，低压MOSFET 505仍然可以是一个含有辅助端527的四端器件。MOSFET 505的漏极电极509直接位于JFET 503的源极电极517上方。接触的这两个点直接相互耦合，从而消除了接触的那两个点之间的电感，并且不再需要接线。齐纳箝位519可以直接制备在MOSFET器件505内。作为示例，但不作为局限，MOSFET漏极509、齐纳箝位519以及MOSFET栅极507之间的连接，可以利用单片工艺，进而无需任何外部接线，在MOSFET 505内制备。作为示例，图表示低压MOSFET 505的剖面图，其中栅极至漏极箝位519以背对背多晶硅二极管的形式，单片集成。多个多晶硅二极管518以背对背串联，一端连接到栅极电极507，另一端连接到辅助电极527。如图所示，辅助电极527穿过半导体衬底510以及外延层506，电连接到MOSFET 505的漏极509上，MOSFET 505形成在外延层506上。如果MOSFET上的电压足够高的话，那么可以设计背对背二极管，在MOSFET漏极-源极雪崩之前击穿。在这种情况下，穿过G-D齐纳二极管的电流，之后必须在外部电路中流经栅极电阻。栅极电阻上的电压降将开启MOSFET通道，仅足以维持MOSFET漏极电流，将MOSFET漏极-源极电压局限于齐纳击穿的值与MOSFET栅极-源极电压之和。由于不再使MOSFET陷入雪崩击穿，因此避免了因寄生双极开启造成MOSFET损坏的可能性。在本领域中已有许多技术在功率MOSFET内获得较小的击穿区域，同时将击穿电流限制在不易受损的区域内。图5E表示一种不同类型的箝位，此次集成在漏极509和源极511之间的M0SFET505内。在一个栅极沟槽底部延伸的深P+植入区520，用于形成一个PN结，带有N-外延层506形成在衬底510上，以便钳制漏极-源极电压。深P+植入区520通过多个接触开口，连接到源极金属511上。通过控制深P+区520的深度和掺杂结构，可以调节PN结的击穿电压。由于雪崩电流被局限在这个区域内，并且该区域是二极管，因此可以避免因寄生双极开启而造成MOSFET损坏。根据雪崩电流的振幅，连接到深P+区520的接触开口的数量，可以成比例地增加。图和5E中所示的实施例，实现了限制低压MOSFET上最大电压的目的，从而也限制了常开JFET栅极-源极上的最大电压。 除了具有不良的开启/断开特点以外，原有技术的复合器件用于代替功率电路中的绝缘栅双极晶体管(IGBT)也表现不佳，尤其是当负载短路时，IGBT开启到较大的电压，导致一段时间内很高的电流和电压。当检测到这种情况时，IGBT必须在几毫秒后安全断开。IGBT是一种三端功率半导体器件，将MOSFET单纯的栅极-驱动的特点与双极晶体管的高电流、低饱和电压的特点相结合。如果低压器件上产生过多的压力，发生短路现象时，用作IGBT的复合器件可能会被损坏。图6表示共源共栅器件部分的Id-Vds曲线，其中低压常闭场效应晶体管为M0SFET，高压常开场效应晶体管为JFET。如图所示，MOSFET具有的饱和电流高于JFET。这会使JFET饱和，当发生短路时，大部分的电压积聚到JFET上，而不是MOSFET上。由于设计高压JFET可以承受高压，因此当发生这种短路现象时，必须使JFET中的功率耗散占主要地位。尤其是当JFET为宽带隙半导体器件时，具有可以在损坏前，控制较高级别的功率耗散以及结温度的性能。为了控制功率耗散，使它在JFET中占主要地位，必须使JFET在比MOSFET更小的电流下饱和，从而在意外开启时，大部分的压降在JFET上，仅一小部分压降在MOSFET上。这可以通过控制MOSFET和JFET的跨导来完成。例如通过增大晶胞密度，并且利用短通道长度，可以使MOSFET的跨导最大化。栅极氧化物厚度可以满足栅极-源极速度要求所需的最小值，阈值电压可以远低于栅极驱动电压。可以通过控制器件的夹断电压，以及通过控制器件相关的晶胞间距以及通道长度，来控制JFET的跨导。原有技术的复合器件遇到的另一个问题是共源共栅的二极管恢复。有时当复合器件连接到电感负载时，电流可能开始以相反的方向流动一段时间。在共源共栅器件中，器件有效的体二极管为低压常闭场效应晶体管体二极管与常开JFET串联，后面的动作与多子电阻器类似。在传导时，提供良好的低二极管压降。然而，直到低电压二极管从反向电流中恢复时，共源共栅器件才能开始阻挡电压。因此，来自于低压常闭场效应晶体管中的高积累电荷(或共源输出电容CtJ的高反向恢复电流Ino，将在共源共栅器件中引起相当大的恢复损耗。带有低积累电荷的低Ctjss器件，作为低压常闭场效应晶体管，可以很好地诠释这个问题。图7A表示共源共栅器件的恢复动作随它的Ctjss值的变化情况。如图所示，带有低Ctjss值的器件比高Ctjss值的器件恢复得更快，而且来自反向电流的峰值恢复电流I 更低。要注意的是，为了使复合二极管在二极管恢复模式下开始阻挡电压，一旦低压MOSFET体二极管恢复，那么常开JFET必须快速断开。如果断开电路设计得过慢，那么JFET断开的时滞会导致反向恢复时间以及电流产生不能承受的猛增。当设计器件用于通常发生体二极管恢复的电路时，断开不应过于缓慢。最大的断开速度与可承受的振荡能级以及EMI性能相匹配，是一种良好的设计方式。图7B表示具有低Ctjss值的低压常闭器件的剖面图。低 压器件705是一个带有栅极区707、源极区711以及漏极区709的n-型场效应晶体管。许多可变量都是和为这种低压常闭器件维持很低的Ctjss值相关。很厚的底部氧化物或TBO有助于降低(；ss。同样地，很大的晶胞密度会使PN结的面积减小，产生较低的Ctjss值。而且，在形成接触的地方刻蚀除去P+接触植入(参见图中新的标注)与低压MOSFET共用的底部，并用P-浅植入区719代替该部分，接触形成的这种方式降低了植入效率以及积累电荷，产生较低的IRM值。此外，反掺杂半导体区721在P-植入区719下面的区域，可用于进一步降低Ctjss值。许多不同的低压场效应晶体管都具有低Ctjss值，但不是所有的都能完美解决上述问题。SRFET (集成肖特基二极管的FET)对于共源共栅二极管恢复非常适合，但是热漏电问题将使共源共栅器件在高温下产生很高的漏极-源极漏电，造成断开状态功率损耗，也可能当利用外部电源给器件加热时，漏电快速升高，产生热逃逸，削弱短路动作。然而，如图7B所示的带有接触区的金属-氧化物半导体器件，也称为SDMOS (智能二极管M0S)，注入效率很低，漏电体二极管很低，非常适用于良好的共源共栅二极管恢复，以及解决原有技术相关的其他所有问题。SDMOS具有很低的注入效率、较低的漏电，以及很少的积累电荷，所有的特点都适用于快速共源共栅二极管恢复。2007年12月21日存档的共同转让的美国专利申请号12/005，130，以及2009年2月12日安荷 叭剌等人发表的美国专利申请号公开号2009/0065861，题为《带有低注入二极管的MOS器件》详细介绍了图7B所示类型的低压常闭器件及其他，特此引用这两项专利的全文，以作参考。尽管已经参照具体的较佳示例，对本发明做了详细介绍，但是仍然可能存在其他示例。例如，虽然在所述的具体的实施例中，低压常闭器件为M0SFET，高压常开器件为JFET，但是本领域的技术人员应明确，也可以使用其他类型的晶体管。因此，所附的权利要求书的意图及范围，不应局限于文中的较佳示例。相反地，本发明的范围应由所附的权利要求书及其全部等效内容决定。除非特别声明，否则本说明书中的所有可选件(包括任意附加的权利要求、摘要以及附图)都可以用目的相同、等价或类似的可选件代替。因此，除非特别声明，所述的每个可选件仅仅是一系列等价或类似可选件的其中之一。任何可选件(无论首选与否)，都可与其他任何可选件(无论首选与否)组合。在以下权利要求中，不定冠词“一个”或“一种”都指下文内容中的一个或多个项目的数量。任何没有用“方法”明确指出特定功能的项目，不应认为是35 USC §112，11 6中所述条款的“方法”或“步骤”。尤其是本文权利要求书中使用的“步骤”，并不是引自35 USC § 112，H 6。请读者注意，与本说明书同时存档的以及同本说明书一起公开的所有文件和文档，以及文中弓I作参考的任何文件和文档的内容。
权利要求
1.一种开关器件，其特征在于，包括 一个低压常闭场效应晶体管，具有四个或多个电极，包括一个源极电极、一个漏极电极、一个栅极电极以及一个或多个辅助电极，其中漏极电极在晶片的一个表面上，低压常闭场效应晶体管形成在该晶片上，同时每个剩余电极都位于晶片上另一个相对的表面上，一个或多个辅助电极提供到控制电路的电接触，控制电路电连接到一个或多个其他电极上，其中控制电路就位于低压常闭场效应晶体管所形成的晶片中。
2.如权利要求I所述的开关器件，其特征在于，控制电路为一个外部栅极电阻电路，夕卜部栅极电阻电路的组成为一个与二极管串联的低阻抗电阻器，以及一个并联的较高阻值的电阻，其中外部栅极电阻电路的二极管部分的阳极端，连接到低压常闭场效应晶体管的源极端。
3.如权利要求2所述的开关器件，其特征在于，还包括一个高压常开晶体管，该晶体管具有一个源极电极、一个漏极电极以及一个栅极电极，其中这三个电极中的任意一个都位于一个附加晶片的表面上，高压常开晶体管的栅极电极电连接到低压常闭场效应晶体管的辅助电极，高压常开晶体管的源极电极电连接到低压常闭场效应晶体管的漏极电极。
4.如权利要求I所述的开关器件，其特征在于，控制电路是一个外部栅极电阻电路，该外部栅极电阻电路包括一个二极管，以及一个独立的并与该二极管并联的电阻，其中外部栅极电阻电路的二极管部分的阳极端直接连接到低压常闭场效应晶体管的源极端。
5.如权利要求4所述的开关器件，其特征在于，还包括一个高压常开晶体管，该晶体管具有一个源极电极、一个漏极电极以及一个栅极电极，其中这三个电极中的任意一个都位于一个附加晶片的表面上，高压常开晶体管的栅极电极电连接到低压常闭场效应晶体管的辅助电极，高压常开晶体管的源极电极电连接到低压常闭场效应晶体管的漏极电极。
6.如权利要求4所述的开关器件，其特征在于，低压常闭场效应晶体管在比高压常开晶体管更高的饱和电流下工作。
7.如权利要求4所述的开关器件，其特征在于，低压常闭场效应晶体管的漏极电极安装在高压常开器件的源极电极上，使漏极电极和源极电极构成一个电连接。
8.如权利要求4所述的开关器件，其特征在于，高压常开晶体管是一个结型栅极场效应晶体管(JFET)、一个HFET (异质结场效应晶体管)或MOSFET (金属半导体场效应晶体管)。
9.如权利要求4所述的开关器件，其特征在于，低压常闭场效应晶体管是金属-氧化物半导体场效应晶体管(MOSFET)器件。
10.如权利要求I所述的开关器件，其特征在于，控制电路包括一个电容器，控制电路连接到低压常闭场效应晶体管的漏极端。
11.如权利要求10所述的开关器件，其特征在于，还包括一个具有形成在附加晶片上的源极电极、漏极电极以及栅极电极的高压常开晶体管，其中漏极电极在附加晶片的一个表面上，其他电极在附加晶片相对的表面上，其中高压常开晶体管的栅极电极电连接到低压常闭场效应晶体管的辅助电极，高压常开晶体管的源极电极电连接到低压常闭场效应晶体管的漏极电极。
12.如权利要求11所述的开关器件，其特征在于，低压常闭场效应晶体管在比高压常开晶体管更高的饱和电流下工作。
13.权利要求11所述的开关器件，其特征在于，低压常闭场效应晶体管所在的晶片安装在附加晶片上，使低压常闭场效应晶体管的漏极端，直接电接触到高压常开晶体管的源极电极。
14.如权利要求11所述的开关器件，其特征在于，高压常开晶体管是结型栅极场效应晶体管(JFET)、异质结场效应晶体管(HFET)或金属半导体场效应晶体管(MOSFET)。
15.如权利要求I所述的开关器件，其特征在于，控制电路包括两个或多个相反极性的二极管串联，第一个二极管的阳极电连接到低压常闭场效应晶体管的漏极电极，第二个二极管的阳极电连接到低压常闭场效应晶体管的栅极电极。
16.如权利要求15所述的开关器件，其特征在于，这两个二极管都是齐纳二极管。
17.如权利要求15所述的开关器件，其特征在于，这两个二极管为背对背齐纳二极管，集成在低压常闭场效应晶体管内并位于低压常闭场效应晶体管的栅极电极和漏极电极之间。
18.如权利要求15所述的开关器件，其特征在于，控制电路包括一个二极管箝位，集成在低压常闭场效应晶体管内并位于低压常闭场效应晶体管的栅极电极和漏极电极之间。
19.如权利要求15所述的开关器件，其特征在于，还包括一个具有源极电极、漏极电极以及栅极电极的高压常开晶体管，形成在附加晶片上，其中漏极电极在附加晶片的一个表面上，其他电极在附加晶片相反面的表面上，其中高压常开晶体管的栅极电极电连接到低压常闭场效应晶体管的源极电极，高压常开晶体管的源极电极电连接到低压常闭场效应晶体管的漏极电极。
20.如权利要求19所述的开关器件，其特征在于，低压常闭场效应晶体管在比高压常开晶体管更高的饱和电流下工作。
21.如权利要求19所述的开关器件，其特征在于，低压常闭场效应晶体管所在的晶片安装在附加晶片上，使低压常闭场效应晶体管的漏极端，直接电接触到高压常开晶体管的源极电极。
22.如权利要求19所述的开关器件，其特征在于，高压常开晶体管是结型栅极场效应晶体管(JFET)。
23.如权利要求I所述的开关器件，其特征在于，低压常闭场效应晶体管是金属-氧化物半导体场效应晶体管(MOSFET)。
全文摘要
本发明提出的开关器件包括低压常闭晶体管和控制电路，嵌在一个公共晶片内。该器件包括晶体管的源极、栅极和漏极电极，以及一个或多个辅助电极。漏极电极在晶片的一个表面上，晶体管就形成在该晶片上，而其余的电极都位于相反面的表面上。一个或多个辅助电极提供到控制电路的电接触，控制电路电连接到其他电极中的一个或多个电极。
文档编号H03K17/687GK102629866SQ20121002461
公开日2012年8月8日 申请日期2012年1月19日 优先权日2011年2月3日
发明者安荷·叭剌, 王飞, 胡军, 雷燮光 申请人:万国半导体股份有限公司