调试电路的制作方法

专利名称：调试电路的制作方法
技术领域：
本发明涉及一种调试电路，特别是涉及在LSI(大规模集成电路) 的逻辑电路动作异常时调试LSI逻辑电路的时间(timing)的电路。
背景技术：
一般来说，LSI是把非常多的电路高密度地集成，所以不仅需要 在设计试制阶段保证各电路正常工作，而且还需要保证电路相互间的 动作。特别是由于在通往这些电路的信号线路上不可避免地伴随着传 播延迟等，所以有时会发生由于信号的时间离散(偏离)而产生动作 异常的情况。
当产生异常时，需要进行调试，研究其原因并予以解决。作为现 有的LSI动作异常的调试技术，根据程序顺序和从连接在LSI外部端 子上的逻辑分析器等的测定器中的波形中观测得到的有限的信息推定 内部的状态，判断此状态理论上在设计数据中是否适宜。
另外，还提出了这样的电路，即，把LSI内部的时间信号预先输 入多个选择电路，译码从LSI外部进行寄存器设定的寄存器的值输入 多个选择电路，可以从外部端子直接观测所希望的信号(例如，参照 专利文献l)。
专利文献1_特开2000-259441号公报(第1-4页，图1)
但是，在上述现有的技术中，在前者时，因为必须根据少量的信 息推定/假定LSI的内部状态，所以存在在LSI动作异常的原因调查中 需要花费许多时间这一问题。另外，对于后者，因为把LSI内部的信号照原样输出到外部，所以存在着为了解析原因而需要很多专用的外
部管脚(pin)这一问题。而且，因为在内部时间信号中高速动作的信 号很多，所以为了在LSI外部观测，还存在需要与此速度相应的测量 器这一问题。另外，在内部时间信号单体中还存在着不能发生用于开 始解析问题的触发(trigger)这一 问题。

发明内容
本发明就是为了解决上述现有这一问题而提出的，其目的在于 提供一种调试电路，该调试电路包括选择电路以及可以从LSI外部改 写的寄存器，能高效率地选择逻辑电路内部的并行信号，并将其变换 为串行信号，据此可以以较少的外部管脚来观测LSI内部的多个状态。
另外，本发明的目的在于提供一种通过对选择出的逻辑电路的 内部信号进行运算处理并输出数据，据此可以在解析时生成在设计阶 段没有设想的时间的触发信号的调试电路。
另外，本发明的目的在于提供一种可以检测所选择出的逻辑电 路的内部高速信号的检测点，通过使该信号反转，或者变更该信号的 脉冲宽度，可以比较容易地取入高速变化的信号观测的调试电路。
而且，本发明的目的在于提供一种把选择出的逻辑电路的内部 信号与由寄存器设定的值比较，通过把该结果输出到LSI外部，可以 以少量的外部管脚进行LSI内部的异常数据解析的调试电路。
为了解决上述现有这一问题，本发明1所述的调试电路其特征在 于在调试包含实现所希望的逻辑功能的逻辑电路的LSI的功能的调 试电路中包括从由上述逻辑电路输出的多个时间信号或者多个状态 信号中，选择输出规定的信号的选择块；从由上述逻辑电路输出的多 个基准信号中选择规定的基准信号的时间生成块；把由上述选择块选 择的规定信号在从上述时间生成块输出的基准信号的时刻进行并行串 行变换，输出变换后的串行信号的变换块；把从上述变换块输出的串 行信号输出到外部的输出块。
据此，因为可以把并行信号变换为串行信号输出，所以可以以少量的外部管脚观测非常多的LSI内部状态，不需要在LSI内部組装复 杂的电路，就可以比较简单可靠地进行调试。
另外，本发明2所述的调试电路其特征在于在本发明l所述的 调试电路中，上述时间生成块包括可以从LSI外部改写的寄存器，并 以上述寄存器的值为基础进行从上述逻辑电路输出的多个基准信号的 选择。
据此，即使LSI在动作中也可以自由地变更上述时间生成块的输 出信号，不需要在LSI内部组装复杂的电路，就可以比较简单可靠地 进行调试。
本发明3所述的调试电路其特征在于在本发明1所述的调试电 路中，上述变换块和输出上述串行信号的时间同步，输出选通信号。
据此，可以容易判断串行数据的有效范围，不需要在LSI内部组 装复杂的电路，就可以比较简单可靠地进行调试。
本发明4所述的调试电路其特征在于在本发明1所述的调试电 路中，上述变换块在上述串行信号前或者后，或者前以及后附加规定 的基准信号来进行输出。
据此，可以容易判断串行数据的有效范围，不需要在LSI内部组 装复杂的电路，就可以比较简单可靠地进行调试。
本发明5所述的调试电路其特征在于在本发明1所述的调试电 路中，上述变换块包括从由上述选择块输出的信号中选择规定的信号 的选择电路，仅把由上述选择电路选择的信号进行并行串行变换输出 到上述输出块，把上述选择出的信号以外的信号照原样输出到上述输 出块。
据此，例如，还可以分为调试详细的时间的信号和调试状态的信 号输出。可以以少量的外部管脚观测LSI内部的多个状态，不需要在 LSI内部组装复杂的电路，就可以比较简单可靠地进行调试。
本发明6所述的调试电路其特征在于在本发明5所述的调试电 路中，上述变换块还包括可以从LSI外部改写的寄存器，上述选择电 路以上述寄存器的值为基础来进行从上述选择块输出的信号的选择。据此，即使在LSI动作中也可以自由地变更上述变换块的输出信 号，不需要在LSI内部组装复杂的电路，就可以比较简单可靠地进行 调试。
本发明7所述的调试电路，其特征在于在调试包含实现所希望 的逻辑功能的逻辑电路的LSI的功能的调试电路中包括从由上述逻 辑电路输出的多个时间信号或者多个状态信号中选择规定的信号来进 行输出的选择块；逻辑运算用上述选择块选择的规定信号，把其结果 作为触发信号输出的触发信号生成块；把由上述选择块选择的规定信 号以及上述触发信号输出到外部的输出块。
据此，可以生成在设计阶段未设想的时间的触发信号，不需要在 LSI内部组装复杂的电路，就可以比较筒单可靠地进行调试。
本发明8所述的调试电路其特征在于在上述本发明7所述的调 试电路中，上述选择块包括多个可以从LSI外部改写的寄存器，以上
述多个寄存器的值为基础分别单独地选择输出到上述触发信号发生块 的信号，和输出到上述输出块的信号输出。
据此，还可以把在触发信号生成中使用的信号，以及此外的信号 输出到LSI外部，不需要在LSI内部组装复杂的电路，就可以比较简 单可靠地进行调试。
本发明9所述的调试电路其特征在于在上述本发明7所述的调 试电路中，上述触发信号生成块包括可以从LSI外部改写的寄存器， 并以上述寄存器的值为基础，选择预先确定的逻辑运算模式内的一个 进行逻辑运算。
据此，即使在LSI动作中也可以自由地变更上述触发信号生成块 的逻辑运算，不需要在LSI内部组装复杂的电路，就可以比较筒单可 靠地进行调试。
本发明IO所述的调试电路，其特征在于在调试包含实现所希望 的逻辑功能的逻辑电路的LSI的功能的调试电路中包括从由上述逻 辑电路输出的多个时间信号或者多个状态信号中选择规定的信号来进 行输出的选择块；由上述选择块选择的每个规定的信号中检测变化点，在检测出的变化点上使上述规定的信号反转输出的变化点反转块；把 由上述变化点反转块变换的规定信号输出到外部的输出块。
据此，可以比较容易地取入高速变化的信号，不需要在LSI内部 组装复杂的电路，就可以比较简单可靠地进行调试。
本发明11所述的调试电路其特征在于在本发明10所述的调试 电路中，上述变化点反转块包括可以从LSI外部改写的寄存器，并以 上述寄存器的值为基础，在用上述选择块选择出的规定的每个信号中， 改变作为变化点检测出的边缘的种类。
据此，可以自由地选择想进行解析的边缘，不需要在LSI内部组 装复杂的电路，就可以比较简单可靠地进行调试。
本发明12所述的调试电路其特征在于在本发明10所述的调试 电路中，上述变化点反转块包括可以从LSI外部改写的寄存器，并以 上述寄存器的值为基础，执行或者不执行该变化点反转块的反转功能。
据此，可以对每个信号选择是否有必要解析变化点，不需要在LSI 内部组装复杂的电路，就可以比较简单可靠地进行调试。
本明13所述的调试电路，其特征在于在调试包含实现所希望 的逻辑功能的逻辑电路的LSI的功能的调试电路中包括从由上述逻 辑电路输出的多个时间信号或者多个状态信号中选择规定的信号来进 行输出的选择块；在用上述选择块选择出的规定的每个信号中检测变 化点，在检测出的变化点改变上迷规定信号的脉冲宽度的脉沖宽度变 更块；把在上述脉冲宽度变更块中变换的规定信号输出到外部的输出 块。
据此，可以比较容易地取入高速变化的信号，不需要在LSI内部 組装复杂的电路，就可以比较简单可靠地进行调试。
本发明14所述的调试电路其特征在于在本发明13所述的调试 电路中，上述脉沖宽度变更块包括可以从LSI外部改写的寄存器，并 以上述寄存器的值为基础，在用上述选择块选择的规定的每个信号中， 变更作为检测点检测出的边缘的种类。
据此，可以自由地选择想解析的边缘，不需要在LSI内部组装复杂的电路，就可以比较简单可靠地进行调试。
本发明15所述的调试电路其特征在于在本发明13所述的调试 电路中，上述脉冲宽度变更块包括可以从LSI外部改写的寄存器，并 以上述寄存器的值为基础，变更上述每个规定信号的脉冲宽度的变化
据此，可以和在解析中使用的测量器的分析能力一致地进行信号 处理，不需要在LSI内部组装复杂的电路，就可以比较简单可靠地进 行调试。
本发明16所述的调试电路其特征在于在本发明13所述的调试 电路中，上述脉冲宽度变更块包括可以从LSI外部改写的寄存器，并 以上述寄存器的值为基础，执行或者不执行该脉冲宽度变更块的脉冲 宽度变更功能的执行。
据此，可以对每种信号选择是否有必要解析变化点，不需要在LSI 内部组装复杂的电路，就可以比较简单可靠地进行调试。
本发明17所述的调试电路，其特征在于在调试包含实现所希望 的逻辑功能的逻辑电路的LSI的功能的调试电路中包括从由上述逻 辑电路输出的多个时间信号或者多个状态信号中，选择规定的信号来 进行输出的选择块；判别由上述选择块选择的规定信号电平，输出其 结果的信号电平判别块；把由上述选择块选择的规定信号，以及上述
电平判定结果输出到外部的输出块。
据此，可以检测如内部数据总线和地址总线那样的多个信号的异 常状态，不需要在LSI内部组装复杂的电路，就可以比较筒单可靠地 进行调试。
本发明18所述的调试电路其特征在于在本发明17所述的调试 电路中，上述选择块包括多个可以从LSI外部改写的寄存器，以上述 多个寄存器的值为基础，分别单独地选择输出到上述信号电平判别块 的信号，和输出到外部的信号输出。
据此，还可以把在信号电平判别中使用的信号和另 一信号的双方 输出到LSI外部，不需要在LSI内部组装复杂的电路，就可以比较简单可靠地进行调试。
本发明19所述的调试电路其特征在于在本发明17所述的调试 电路中，上述信号电平判别块包括可以从LSI外部改写的寄存器，并 以上述寄存器的值为基础变更该信号电平判别块判别的电平的值。
据此，可以自由地变更上述信号电平判别块判别的电平值，不需 要在LSI内部组装复杂的电路，就可以比较简单可靠地进行调试。
本发明20所述的调试电路，在本发明1、本发明7、本发明10、 本发明13、本发明17中任意1项所述的调试电路中，上述选择块包 括可以从LSI外部改写的寄存器，并以上述寄存器的值为基础来进行 从上述逻辑电路输出的多个时间信号，或者多个状态信号的选择。
据此，即使在LSI动作中也可以自由地变更上述选择块的输出信 号，不需要在LSI内部组装复杂的电路，就可以比较简单可靠地进行 调试。
本发明21所述的调试电路，在本发明1、本发明7、本发明10、 本发明13、本发明17中任意1项所述的调试电路中，上述逻辑电路 包括可以从LSI外部改写的寄存器；根据上述寄存器的值进行多个时 间信号、多个状态信号，或者多个基准信号的选择的选择电路。
据此，即使在LSI动作中也可以自由地变更上述逻辑电路的输出 信号，不需要在LSI内部组装复杂的电路，就可以比较简单可靠地进 行调试。
本发明22所述的调试电路，在本发明1、本发明7、本发明10、 本发明13、本发明17中任意1项所述的调试电路中，上述输出块使 用调试专用端子进行输出。
据此，即使是在安装有LSI的衬底上，也可以不费任何工夫地进 行调试。
本发明23所述的调试电路，在本发明1、本发明7、本发明10、 本发明13、本发明17中任意1项所述的调试电路中，上述输出块包 括可以从LSI外部改写的寄存器，上述输出块通过对上述寄存器的值 进行译码，来使用LSI现有的输出端子进行输出。据此，可以削减调试专用的外部管脚，不需要在LSI内部组装复 杂的电路，就可以比较简单可靠地进行调试。
如果采用本发明的调试电路，则在调试包含实现所希望的逻辑功 能的逻辑电路的LSI的功能的调试电路中，因为包括从由上述逻辑 电路输出的多个时间信号或者多个状态信号中选择规定信号输出的选 择块；从由上述逻辑电路输出的多个基准信号中选择规定的基准信号 的时间生成块；把由上述选择块选择的规定信号，在从上述时间生成 块输出的基准信号的时间进行并行串行变换，输出变换后的串行信号 的块；把从上述变换块输出的串行信号输出到外部的输出块，所以可 以得到高效率地选择逻辑电路的多个内部时间信号、状态信号或者基 准信号，在提高调试时的效率的同时，通过并行变换，可以以少量的 外部管脚观测非常多的逻辑电路的内部信号的效果。
另外，如果采用本发明的调试电路，因为包括用逻辑运算电路逻 辑运算从选择块输出的多个信号，输出触发信号的触发信号生成块， 所以可以得到在调试需要时简单地产生在设计阶段没有设想的时间触 发信号的效果。
另外，如果采用本发明的调试电路，因为包括对在选择块中选择 出的多个信号的各自用对应的的信号处理电路检测该信号的变化点， 使信号反转的变换点反转块，所以可以比较容易地取入高速变化的信 号，高速信号也可以观测，可以得到大幅度改善调试效率的效果。
另外，如果采用本发明的调试电路，因为包括对在选择块中选择 出的多个信号的各自用对应的的信号处理电路检测该信号的变化点， 拉长信号脉冲宽度的脉冲宽度变更块，所以可以比较容易地取入高速 变化的信号，高速的信号也可以观测，可以得到大幅度改善调试效率 的效果。
另外，如果采用本发明的调试电路，因为包括比较可以从LSI外 部改写的寄存器保持的值和在选择块中选择出的多个信号的电平，把 其结果输出到LSI外部的信号电平判别块，所以用非常少的输出端子， 就可以检测LSI内部的数据总线和地址总线那样的多个信号的异常状态，即使在LSI动作中，因为可以根据上述寄存器的值变更，自由地 变更比较基准值，所以可以得到进一步提高调试效率的效果。
即，如果采用本发明的调试电路，则在安装在成为目标的装置中 的LSI中，从LSI外部确认从其内部电路输出的内部时间和内部状态， 可以在装置评价时迅速地发现在LSI设计的试验时的逻辑模拟中的调 试的遗漏。据此，可以削减用于LSI的评价的工时，可以缩短LSI开 发中的开发时间。另外，能提供可以进行在LSI评价时未检测出的在 实际的使用环境中发生的潜在的缺陷解析的调试电路。


图l是表示本发明的实施方式1的调试电路构成的方框图。 图2是表示本发明的实施方式2的调试电路构成的方框图。 图3是表示本发明的实施方式3的调试电路构成的方框图。 图4是表示本发明的实施方式4的调试电路构成的方框图。 图5是表示本发明的实施方式5的调试电路构成的方框图。
具体实施例方式
下面，参照附图来详细说明本发明的各实施方式。 (实施方式1)
以下，用图l说明本发明的实施方式1的调试电路。 图1是表示本发明的实施方式1的调试电路构成的方框图。 在图1中，包含本发明的调试电路的LSI100由以下部分组成 实现LSI的主功能的逻辑电路110;从由逻辑电路110输出的信号群 中选择规定的信号的选择块120;从由逻辑电路110输出的基准信号 中选择规定的基准信号的时间生成块130;把从选择块120输出的并 行数据在从时间生成块130输出的时间变换为串行数据的变换块140; 把从变换块140输出的信号输出到LSI外部的输出块150。
而且，逻辑电路110由以下部分组成可以从LSI外部改写的寄 存器111;从逻辑电路110内部的多个时间信号群或者多个状态信号群中选择规定的信号群的选择电路群112-117;从逻辑电路110内部 的多个基准信号群中选择规定的信号群的选择电路118。另外，选择 块120由以下部分组成可以从LSI外部改写的寄存器121;从由逻 辑电路110输出的输出信号群中选择规定的信号的选择电路群 122~127。另外，时间生成块130由可以从LSI外部改写的寄存器131， 和从由逻辑电路IIO输出的基准信号中选择规定的基准信号的选择电 路132构成。另外，变换块140由以下部分构成可以从LSI外部改 写的寄存器141;从由选择块120输入的信号群中选择规定的信号的 选择电路142;把从选择电路142输出的并行数据在从时间生成块130 输出的时间变换为串行数据的并行变换电路143。
这样，本实施方式1的调试电路由以下部分构成从被设置在LSI 逻辑电路内的逻辑电路IIO内部的多个时间信号群、状态信号群、基 准信号群中选择规定的信号群的选择电路群112~118以及寄存器111; 具有选择电路群122 127以及寄存器121的选择块120;具有选择电 路132以及寄存器131的时间生成块130;具有寄存器141、选择电路 142以及并行变换电路的变换电路143的变换块140;输出块150。
以下，参照图1详细说明采用上述构成的本实施方式1的调试电 路的动作。
逻辑电路110是实现LSI100的主功能的电路。当发生异常时， LSI设计者预先选择多个在LSI的设计时在逻辑电路不正常工作时包 括的，认为在此异常的解析、原因调查中有效的逻辑电路110的内部 时间信号或者状态信号，连接到选择块120的选择电路群122 127。 另外，在预先选择多个用于读入在原因解析中认为有效的多个内部时 间信号或者状态信号的基准信号中，连接在时间生成块130的选择电 路132上。
通常的逻辑电路因为根据多个动作条件和多个时间信号或者多个 状态信号确定动作，所以动作条件和时间信号或者状态信号的组合存 在无数个。但是，LSI的逻辑电路设计者在有限的时间中，因为把在表，所以如果存在LSI的逻辑电路设置者没有设想的动作条件，则有 可能出现异常。这种倾向在ISI的电路规模越大时，因为此LSI的动 作复杂，所以这种异常的出现越显著。
为了解决此问题，在本实施方式l中，在逻辑电路110的内部也 设置选择电路群112 118，以及可以从LSI外部改写的寄存器111， 可以用能从LSI外部改写的寄存器111的值选择各选择电路的输出信 号群，可以高效率地选择更多的信号。例如，通过在每个逻辑电路110 的功能块中设置选择电路，对逻辑电路110的每个设计者设置选择电 路，据此可以在逻辑电路110中对每个功能块，或者每个设计者选择 与选择块120连接的多个时间信号或者多个状态信号，以及与时间生 成块130连接的多个基准信号，可以提高调试时的效率。
而且，在本实施方式l中，在把连接到选择块120上的多个时间 信号或者多个状态信号连接到选择电路群122-127上时，把选择电路 112的输出连接到选择电路122的输入上，把选择电路113 117的各 自的输出连接到选择电路123-127的输入上，但无论以怎样的连接形 态与选择块120的选择电路群122~127连接都可以实现调试电路。
以下，选择块120的选择电路群122~127能够通过可以从LSI外 部改写的寄存器121的值对各选择电路具有的值进行译码，据此来选 择各选择电路的输出信号，连接到变换块140上。
另外，连接到时间生成块130的选择电路118的多个基准信号输 出被连接在选择电路132上。选择电路132通过可以从LSI外部改写 的寄存器131的值对该值进行译码，据此来选择选择电路的输出信号， 连接到变换块140上。
变换电路140在并行变换电路143中，在选择块120的选择电路 群122-127的输出信号内，把用选择电路142选择出的信号，在时间 生成块130的选择电路132的输出信号下栓锁，把栓锁的数据在特定 的顺序下变换为串行数据输出到输出块150。而且，因为在调试时容 易解析，所以在向输出块150送出数据时，也可以和送出数据同步地 输出选通信号。另外，在向输出块150送出数据时，在送出时间前或者后，或者前后都可以付与预先确定的基准信号发送数据。据此可以 容易判定发送数据的有效范围。
另外，在变换块140中，在选择块120的选择电路群122 127的 输出信号内，用选择电路142选择高速变化的信号，和低速变化的信 号，把低速变化的信号输入并行变换电路143进行并行串行变换，也 可以把高速变化的信号照原样输出到输出块150。据此，可以分为调 试详细的时间的信号和调试状态的信号，以少量的输出信号观测LSI 内部的多个状态。进而通过用可以从LSI外部改写的寄存器141的值 译码此值，还可以用选择电路142把选择块120的选择电路群122-127 的输出信号输出到并行变换电路143的信号，和照原样输出到输出块 150的信号。
输出块150把从变换块140输出的数据或者选通信号输出到 LSI100的外部。而且，输出块150除了把外部输出管脚作为调试专用 管脚外，还包括可以从LSI外部改写的寄存器(未图示)，用其值向 LSI100现有的管脚多路输出，输出数据或者选通信号。
其后，使用逻辑分析器等的测定器观测从输出块150输出的数据 或者选通信号进行调试。在有问题的即成为导致异常的原因的内部时 间信号，或者状态信号判明之前，通过顺序改变写入到可以从LSI外 部改写的寄存器lll、 121、 131、 141的值进行调试。据此，可以简单 地实现LSIIOO的内部时间信号，或者状态信号的动作异常的调试。
这样在本实施方式1的调试电路中，因为包括选择被配置在LSI 逻辑电路内的逻辑电路的内部信号输出的选择电路群112~118，以及 可以从LSI外部改写的寄存器111;具有选择输出来自选择电路群 112 117的输出信号的选择电路群122~127，以及可以从LSI外部改 写的寄存器121的选择块120;具有选择输出来自上述选择电路118 的输出信号的选择电路132以及可以从LSI外部改写的寄存器131的 时间生成电路130;具有可以选择输出来自上述选择电路群122-127 的输出信号的选择电路142、变换来自上述选择电路142的输出信号 的并行变换电路143，以及可以从LSI外部改写的寄存器141的变换块140;把上述变换块140的输出信号输出到LSI外部的输出块150， 所以可以高效率地选择逻辑电路的多个内部时间信号、状态信号，或 者基准信号，在提高调试时的效率的同时，通过并行变换，可以用少 的外部管脚观测非常多的逻辑电路的内部信号。
另外，通过在输出信号上附加基准信号输出，或者同步地输出选 通信号，可以容易判断发送数据的有效范围。
另外，在变换块140中，因为包括例如把低速变换的信号作为并 行变换信号，把其他的信号作为照原样输出到LSI外部的信号选择的 选择电路142，所以分为调试详细时间的信号，和调试状态的信号， 可以用少的输出信号观测LSI内部的多个状态。
另外，因为在逻辑电路IIO、选择块120、时间生成块130，以及 在变换块140中设置可以从LSI外部改写的寄存器111、 121、 131、 141，所以通过译码该寄存器111、 121、 131、 141保持的值，即使在 LSI变动中也可以自由地变更该电路或者块的输出信号。
而且，通过用LSI专用输出管脚实现在本实施方式1的输出块150 中的外部输出管脚，即使是安装有LSI的衬底也可以不费任何工夫地 进行调试。另外，在输出块150上如果设置从LSI外部可以改写的寄 存器，则通过译码该寄存器保持的值，还可以用LSI现有的输出端子 输出。据此，即使未设置调试专用端子也可以进行调试，可以削减调 试专用的外部管脚。 (实施方式2)
以下，用图2说明本发明的实施方式2的调试电路。 图2是表示本实施方式2的调试电路构成的方框图。 在图2中，包含本发明的调试电路的LSI100由实现LSI主功能 的逻辑电路110、从由逻辑电路110输出的信号群中选择规定信号的 选择块120、逻辑运算从选择块120输入的数据生成触发信号的触发 信号生成块160;把从选择块120和触发信号生成块160输出的信号 输出到LSI外部的输出块150组成。而且，在本实施方式2的调试电 路中，对于触发信号生成块160以外的构成要素，因为可以和采用上述的实施方式1的调试电路的构成要素一样，所以在此附加同一符号 省略说明。
触发信号生成块160由可以从LSI外部改写的寄存器161、逻辑 运算从选择块120输入的数据的逻辑电路162构成。
以下，参照图2详细说明具有上述那样构成的本实施方式2的调 试电路的动作。
逻辑电路110是实现LSI100主功能的电路。当发生异常时，LSI 设计者预先选择多个在LSI的设计时在逻辑电路110不正常工作时包 括的，认为在此异常的解析、原因调查中有效的逻辑电路110的内部 时间信号或者状态信号，连接到选择块120的选择电路群122~127。
通常的逻辑电路因为根据多个动作条件和多个时间信号或者多个 状态信号确定动作，所以动作条件和时间信号或者状态信号的组合可 以存在无数个。但是，LSI的逻辑电路设计者在有限的时间中，因为
电路的试验，所以如果有LSI逻辑电路设计者未设想的动作条件，则 有可能出现异常。此倾向在LSI电路规模越大时，因为此LSI的动作 复杂，所以这样的异常出现越显著。
为了解决此课题，在本实施方式2中，即使在逻辑电路110的内 部也设置选择电路群112~117，以及可以从LSI外部改写的寄存器 111，通过用寄存器111的值译码此值可以选择各选择电路的输出信 号，可以高效率地选择更多的信号。例如，在逻辑电路110的每个功 能块上设置选择电路，为逻辑电路110的每个设计者设置选择电路， 据此可以在逻辑电路110中对每个功能块，或者每个设计者选择连接 到选择块120上的多个时间信号或者多个状态信号，可以提高调试时 的效率。
另外，在本实施方式2中，在把连接在选择块120上的多个时间 信号或者多个状态信号连接到选择电路群122 127上时，把选择电路 112的输出连接到选择电路122的输入上，把选择电路113-117的 个输出连接到选择电路123 127的输入上，但无论用怎样的连接形态与选择块120的选择电路群122 127连接都可以实现调试电路。选择 电路群122-127通过用可以从LSI外部改写的寄存器121的值译码此 值选择各选择电路的输出信号，连接到触发信号生成块160或者输出 块150上。而且，为了容易进行调试在选择块120上设置多个可以从 LSI外部改写的寄存器，选择块120的选择电路群122 127可以输出 多个输出信号，通过译码上述多个寄存器保持的值，还可以把与输入 到触发信号生成块160的多个信号不同的其它信号输出到输出块150。
在触发信号生成块160中，由选择块120输出的多个时间信号或 者多个状态信号被输入逻辑运算电路162。逻辑运算电路162通过用 可以从LSI外部改写的寄存器161的值译码此值，根据预先确定了已 输入的多个时间信号或者多个状态信号的逻辑式进行逻辑运算。例如， 被输入到逻辑运算电路162中的信号，如果假设可以在从0~7的范围 中设定A、 B、 C、 D、 E、寄存器161的值，则预先在逻辑运算电路 162中设计逻辑式，使得在寄存器161的值是O时为"A&B"，在寄存 器161的值是1时为"A&B&C"，在寄存器161的值是2时为 "A&B&C&D"，在寄存器161的值是3时为"A&B&C&D&E"，在寄 存器161的值是4时为"AorB"，在寄存器161的值是5时为 "AorBorC"，在寄存器161的值是6时为"AorBorCorD"，在寄存器 161的值是7时为"AorBorCorDorE"，据此变更选择电路的寄存器 111、 121的值把所希望的信号输入到逻辑运算电路162,可以容易发 生在调试中需要的触发信号。而且，被逻辑运算的触发信号被输入到 输出块150,输出到LSI外部。
输出块150把从触发信号生成块160输出的触发信号，和从选择 块120输出的多个时间信号或者多个状态信号输出到LSI100的外部。 而且，输出块150除了把外部输出管脚作为调试专用管脚使用外，包 括可以从LSI外部改写的寄存器(未图示)，还可以用此值向LSI100 的现有的管脚多路输出，输出触发信号，或者多个时间信号，或者多 个状态信号。
其后，通过使用逻辑分析器等的测定器观测从输出块150输出的触发信号，或者多个时间信号，或者多个状态信号进行调试。在有问 题的、即成为导致异常的原因的内部时间信号或者状态信号判明之前，
顺序改变可以从LSI外部改写的寄存器111、 121、 161的值进行调试。 据此，可以简单地实现LSI100的内部时间信号或者状态信号的动作 异常的调试。
这样在采用本实施方式2的调试电路中，因为包括用逻辑运算电 路162逻辑运算从选择电路群122 127输出的多个信号，输出触发信 号的触发信号生成块160，所以可以在调试需要时简单地发生在设计 阶段预先没有设想的时间信号的触发信号。
另外，因为在触发信号生成块160上设置可以从LSI外部改写的 寄存器161，所以通过译码该寄存器161保持的值，即使在LSI动作 中也可以自由地选择预先设定的逻辑运算模式中的1个进行计算，生 成调试需要的触发信号。
另外，通过在逻辑电路110以及选择块120中也设置可以从LSI 外部改写的寄存器lll、 121，由于译码该寄存器lll、 121保持的值， 因此即使在LSI动作中也可以自由地变更该电路或者块的输出信号。
而且，通过用LSI专用输出管脚实现本实施方式2的输出块150 中的外部输出管脚，即使在安装有LSI的衬底上也可以不费工夫地进 行调试。另外，在输出块150中如果设置可以从LSI外部改写的寄存 器，则通过译码该寄存器保持的值，还可以使用LSI现有的输出端子 输出。据此，即使不设置调试专用端子也可以调试，可以削减调试专 用的外部管脚。
(实施方式3)
以下，用图3说明本发明的实施方式3的调试电路。 图3是表示本实施方式3的调试电路构成的方框图。 在图3中，包含本发明的调试电路的LSI100的组成包括实现 LSI的主功能的逻辑电路110;从由逻辑电路110输出的信号群中选 择规定的信号的选择块120;检测从选择块120输出的多个时间信号 或者多个状态信号的变化点进行信号处理的变化点反转块170;把从变化点反转块170输出的信号输出到LSI外部的输出块150。而且， 在本实施方式3的调试电路中，对于变化点反转块170以外的构成要 素，因为和上述的实施方式1的调试电路的构成要素相同，所以在此 付与同一符号省略说明。
变化点反转块170的构成包括可以从LSI外部改写的寄存器 171;从由选择块120的选择电路群122 127输出的信号中检测变化点 进行信号处理的信号处理电路172 177。
以下，参照图3详细说明具有上述那样构成的本实施方式3的调 试电路的动作。
逻辑电路110是实现LSI100的主功能的电路。当产生异常时， LSI设计者预先选择多个在LSI的设计时在逻辑电路110不正常工作 时包括的，认为在此异常的解析、原因调查中有效的逻辑电路110的 内部时间信号或者状态信号，连接到选择块120的选择电路群 122~127。
通常的逻辑电路因为根据多个动作条件和多个时间信号或者多个 状态信号确定动作，所以动作条件和时间信号或者状态信号的组合可 以得到无数个。但是，因为LSI的逻辑电路设计者在有限的时间中，
验进行逻辑电路的试验，所以如果有LSI的逻辑电路设计者没有设想 的动作条件，则有可能出现异常。这种倾向在LSI的电路规模越大时， 因为此LIS的动作复杂，所以这样的异常出现越显著。
为了解决此问题，在本实施方式3中，即使在逻辑电路110的内 部也设置选择电路群112~117，以及可以从LSI外部改写的寄存器 lll，通过用寄存器111的值译码此值可以选择各选择电路的输出信号 群，可以高效率地选择更多的信号。例如，在逻辑电路110的每个功 能块中设置选择电路，对逻辑电路110的每个设计者设置选择电路， 据此在逻辑电路110中对每个功能块，或者每个设计者可以选择与选 择块120连接的多个时间信号或者多个状态信号，可以提高调试时的 效率。另外，在本实施方式3中，在把连接在选择块120上的多个时间 信号或者多个状态信号连接在选择电路群122~127上时，把选择电路 112的输出连接到选择电路122的输入上，把选择电路113-117的各 自的输出连接到选择电路123-127的输入上，无论用哪种连接形态连 接在选择块120的选择电路群122-127上都可以实现调试电路。选择 电路群122~127由于用可以从外部LSI改写的寄存器121的值译码此 值，因此可以选择各选择电路的输出信号，连接到变化点反转块170 上。
变化点反转块170把从选择块120的选择电路群122 127输出的 信号输入到与信号处理电路群172-177对应的信号处理电路。输入了 信号的信号处理电路群172 177用可以从LSI外部改写的寄存器171 的值译码此值，据此在上升边，或者下降边上，或者在两边上检测出 输出信号的变化点，反转输出到输出块150。这些设定用可以从LSI 外部改写的寄存器171对每个信号处理电路设定，另外也可以分别使 用/不使用功能。
输出块150把从变化点反转块170输出的信号输出到LSI100的 外部。而且，输出块150除了把外部输出管脚作为调试专用管脚使用 外，包括可以从LSI外部改写的寄存器(未图示)，还可以用此值在 LSI100现有的管脚中多路输出信号。
其后，通过使用逻辑分析器等的测定器观测从输出块150输出的 信号进行调试。在有问题的、即成为导致异常的原因的内部时间信号 或者状态信号判明之前，顺序改变写入到可以从LSI外部改写的寄存 器111、 121、 171的值。据此，可以简单地实现LSI100的内部时间 信号或者状态信号的动作异常的调试。
这样，在本实施方式3的调试电路中，因为包括对于在选择块 120中选择出的多个信号，分别用对应的信号处理电路群172~177检 测该信号的变化点，使信号反转的变换点反转块170，所以可以比较 容易地取入高速变化的信号，即使是高速的信号也可以观测，可以大 幅度改善调试效率。另外，在变化点反转块170上设置可以从LSI外部改写的寄存器 171，由于译码该寄存器171保持的值，因此即使在LSI动作中，作 为对于上升边，下降边上，或者两边都想解析的边缘，可以自由地选 择检测信号的变化点。或者，通过译码该寄存器m保持的值，执行 或者不执行反转功能，还可以对每个信号选择有无必要解析变化点。
另外，通过在逻辑电路110以及选择块120中也设置可以从LSI 外部改写的寄存器lll、 121，通过译码该寄存器lll、 121保持的值， 即使在LSI动作中也可以自由地变更该电路或者块的输出信号。
而且，通过用LSI专用输出管脚实现本实施方式3的输出块150 中的外部输出管脚，即使在安装有LSI的村底上也可以不费工夫地进 行调试。另外，在输出块150上，如果设置可以从LSI外部改写的寄 存器，则通过译码该寄存器保持的值，还可以使用LSI现有的输出端 子输出。据此，即使不设置调试专用端子也可以调试，可以削减调试 专用的外部管脚。 (实施方式4)
以下，使用图4说明本发明的实施方式4的调试电路。 图4是表示本实施方式4的调试电路构成的方框图。 在图4中，包含本发明的调试电路的LSI100的组成包括实现 LSI主功能的逻辑电路110;从由逻辑电路110输出的信号群中选择 规定的信号的选择块120;检测从选择块120输出的多个时间信号或 者多个状态信号的变化点进行信号处理的脉冲宽度变更块180;把从 脉冲宽度变更块180输出的信号输出到LSI外部的输出块150。而且， 在本实施方式4的调试电路中，对于脉沖宽度变更块180以外的构成 要素，因为和上述的实施方式1的调试电路的构成要素相同，所以在 此附加同 一符号省略说明。
脉冲宽度变更块180由可以从LSI外部改写的寄存器181、从由 选择块120的选择电路群122 127输出的信号检测变化点进行信号处 理的信号处理电路182-187构成。
以下，参照图4详细说明具有上述那样构成的本实施方式4的调试电路的动作。
逻辑电路110是实现LSI100的主功能的电路。当发生异常时， LSI设计者预先选择多个在LSI的设计时在逻辑电路不正常工作时包 括的，认为在此异常的解析、原因调查中有效的逻辑电路110的内部 时间信号或者状态信号，连接到选择块120的选择电路群122 127。
通常的逻辑电路因为根据多个动作条件和多个时间信号或者多个 状态信号确定动作，所以动作条件和时间信号或者状态信号的组合可 以得到无数个。但是，LSI逻辑电路设计者在有限的时间中，因为以 某个动作的电路试验代表这无数个动作条件的电路试验，所以如果有 LSI逻辑电路设计者没有设想的动作条件，则有可能出现异常。此倾 向在LSI电路规模越大时，因为此LSI的动作复杂，所以这样的异常 出现越显著。
为了解决此课题，在本实施方式4中，即使在逻辑电路110的内 部也设置选择电路群112 117，以及可以从LSI外部改写的寄存器 lll,通过用译码器111的值译码此值可以选择各选择电路的输出信号 群，可以高效率地选择更多的信号。例如，在逻辑电路110的每个功 能块上设置选择电路，为逻辑电路110的每个设计者设置选择电路， 据此可以在逻辑电路IIO中对每个功能块，或者对每个设计者选择连 接到选择块120上的多个时刻信号或者多个状态信号，可以提高调试 时的效率。
另外，在本实施方式4中，是在把连接在选择块120上的多个时 间信号或者多个状态信号连接到选择电路群122 127上时，把选择电 路112的输出连接到选择电路122的输入上，把选择电路113~117的 各个输出连接到选择电路123-127的输入上，但无论用怎样的连接形 态与选择块120的选择电路群122~127连接都可以实现调试电路。选 择电路群122-127通过用可以从LSI外部改写的寄存器121的值译码 此值选择各选择电路的输出信号，连接脉冲宽度变更块180。
脉冲宽度变更块180把从选择块120的选择电路群122 127输出 的信号输入到与信号处理电路群182-187对应的信号处理电路。输入了信号的信号处理电路群182-187由于用可以从LSI外部改写的寄存 器181的值译码此数据，检测在上升边，或者在下降边，或者在两边 上信号的变化点，改变脉冲宽度输出到输出块150。这些设定用可以 从LSI外部改写的寄存器181可以为每个信号处理电路设定，还可以 分别使用或者不使用功能。
输出块150把从脉冲宽度变更块180输出的信号输出到LSI100 的外部。而且，输出块150除了把外部输出管脚作为调试专用管脚使 用外，包括可以从LSI外部改写的寄存器(未图示)，还可以用此值 向LSI100现有的管脚输出多路输出信号。
其后，通过使用逻辑分析器等的测定器观测从输出块150输出的 信号进行调试。在有问题的、即成为导致异常的原因的内部时间信号 或者状态信号判明之前，顺序改变写入到可以从LSI外部改写的寄存 器111、 121、 181的值。据此，可以简单地实现LSI100的内部时间 信号或者状态信号的动作异常的调试。
这样在本实施方式4的调试电路中，因为包括对于在选择块120 中选择出的多个信号，分别用对应的信号处理电路群182~187检测该 信号的变化点，拉长信号脉冲宽度的脉冲宽度变更块180，所以可以 比较容易地取入高速变化的信号，即使是高速的信号也可以观测，可 以大幅度改善调试效率。
另外，在脉冲宽度变更块180中设置可以从LSI外部改写的寄存 器181，通过译码该寄存器181保持的值，即使在LSI动作中也可以 把上升边，或者下降边，或者两边一起作为想解析的边自由地选择， 可以检测信号的变化点。另外，通过译码该寄存器181保持的值，自 由地选择脉冲宽度的变化量，可以进行和在解析中使用的测量器的分 解能力一致的信号出路。而且，通过译码该寄存器保持的值，可以执 行或者不执行脉冲宽度变更功能，对每种信号选择有无解析变化点的 必要。
另外，由于在逻辑电路110以及选择块120中也设置可以从LSI 外部改写的寄存器111、 121，因此通过译码该寄存器111、 121保持的值，即使在LSI动作中也可以自由地变更该电路或者块的输出信号。 而且，通过用LSI的专用输出管脚实现本实施方式4的输出块150 中的外部输出管脚，因此即使是安装有LSI的村底上也可以不费任何 工夫进行调试。另外，如果在输出块150中设置可以从LSI外部改写 的寄存器，则通过译码该寄存器保持的值，还可以使用LSI现有的输 出端子输出。据此，即使不设置调试专用端子也可以调试，可以削减 调试专用的外部管脚。 (实施方式5)
以下，使用图5说明本发明的实施方式5的调试电路。 图5是表示本实施方式5的调试电路构成的方框图。 在图5中，包含本发明的调试电路的LSI100的组成包括实现 LSI主功能的逻辑电路110;从由逻辑电路110输出的信号群中选择 规定的信号的选择块120;比较判别从选择块120输入的信号的电平 和以设定的值的信号电平判定块190;把从选择块120和信号电平判 定块190输出的信号输出到LSI外部的输出块150。而且，在采用本 实施方式5的调试电路中，对于信号电平判别块190以外的构成要素 因为和上述的实施方式1的调试电路的构成要素相同，所以在此付与
同一符号并省略说明。
信号电平判别块190的构成包括可以从LSI外部改写的寄存器 191;比较判别从选择块120输出的信号电平和在寄存器191中设定的 值的电平判别电路192。
以下，参照图5详细说明具有上述那样构成的本实施方式5的调 试电路的动作。
逻辑电路110是实现LSI100主功能的电路。当发生异常时，LSI 设计者预先选择多个在LSI的设计时在逻辑电路不正常工作时包括 的，认为在此异常的解析、原因调查中有效的逻辑电路IIO的内部时 间信号或者状态信号，连接到选择块120的选择电路群122-127上。
通常的逻辑电路因为根据多个动作条件和多个时间信号或者多个 状态信号确定动作，所以动作条件和时间信号或者状态信号的组合存在无数个。但是，LSI的逻辑电路设计者在有限的时间中，因为把在
表，所以如果存在LSI的逻辑电路设置者没有设想的动作条件，则有 可能出现异常。这种倾向在ISI的电路规模越大时，因为此LSI的动 作复杂，所以这种异常的出现也显著。
为了解决此问题，在本实施方式5中，在逻辑电路110的内部也 设置选择电路群112 117，以及可以从LSI外部改写的寄存器111， 通过用寄存器111的值译码此值可以选择各选择电路的输出信号群， 可以高效率地选择更多的信号。例如，通过在每个逻辑电路110的功 能块中设置选择电路，为逻辑电路110的每个设计者设置选择电路， 据此可以在逻辑电路110中对每个功能块，或者每个设计者选择与选 择块120连接的多个时间信号或者多个状态信号，可以提高调试时的 效率。
而且，在本实施方式5中，在把连接到选择块120上的多个时间 信号或者多个状态信号连接到选择电路群122-127上时，把选择电路 112的输出连接到选择电路122的输入上，把选择电路113~117的各 自的输出连接到选择电路123 127的输入上，但无论以怎样的连接形 态与选择块120的选择电路群122-127连接都可以实现调试电路。选 择电路群122 127通过用可以从LSI外部改写的寄存器l21的值译码 此值选择各选择电路的输出信号，连接到信号电平判别块l卯，或者 输出块150上。而且，为了容易进行调试在选择块120上设置了多个 可以从LSI外部改写的寄存器，选择块120的选择电路群122~127可 以输出多个输出信号，通过译码上述多个寄存器保持的值，可以把和 输入到信号电平判别块190中的多个信号不同的其它信号输出到输出 块150。
在信号电平判别块l卯中，从选择块120输出的多个时间信号或 者多个状态信号被输入电平判别电路192。电平判别电路192比较判 别在可以从LSI外部改写的寄存器191中设定的值，和蜂支输入的多个 时间信号或者多个状态信号的电平，把电平判别结果信号输出到输出块150。而且，在此，当与来自选择电路122~127的输出分别对应的 寄存器191的值，和来自选择电路122-127的输出值完全一致时，把"l" 作为电平判别结果信号输出到输出块150,在除此以外的情况下把"0" 作为电平判别结果信号输出到输出块150。
具体地说，例如当寄存器的值是"101101"(从LSB—侧与选择电 路122、 123、 124、 125、 126、 127对应)时，如果假i殳选择电路122 的输出是"l，，，选择电路123的输出是"l"，选择电路124的输出是"0"， 选择电路125的输出是"l"，选择电路126的输出是"l"，选择电路127 的输出是"0"，则因为寄存器191的值和来自选择电路122-127的输出 值不一致，所以把"O"作为电平判别结果信号输出到输出块150。
据此，通过变更寄存器111、 121的值把所希望的信号输入到信号 电平判别电路192，把寄存器191的值变更为所希望的值，就可以容 易产生在调试中所需要的信号。经电平判定的电平判定结果信号被输 入输出块150,输出到LSI外部。
输出块150把从信号电平判定块190输出的电平判别结果信号， 和从选择块120输出的多个时间信号或者多个状态信号输出到LSI100 的外部。而且，输出块150除了把外部输出管脚作为调试专用管脚使 用外，包括可以从LSI外部改写的寄存器(未图示)，还可以用此值 多路输出到LSI100现有的管脚，输出电平判别结果信号，或者多个 时间信号或者多个状态信号。
其后，通过使用逻辑分析器等的测定器观测从输出块150输出的 电平判别结果信号，或者多个时间信号或者多个状态信号进行调试。 在有问题的，即在成为异常原因的内部时间信号，或者状态信号判明 之前，顺序改变写入到可以从LSI外部改写的寄存器111、 121、 191 的值进行调试。据此，可以简单地实现LSI100的内部时间信号或者 状态信号的动作异常的调试。
这样，在本实施方式5的调试电路中，因为包含比较可以从外部 LSI改写的寄存器191保持的值，和在选择块120中选择出的多个信 号的电平，把其结果输出到LSI外部的信号电平判别块190,所以用非常少的输出端子，就可以进行LSI内部的调试和如地址总线那样的 多个信号异常状态的检测，即使在LSI动作中因为可以根据上述寄存 器的值变更，自由地变更比较基准值，所以可以进一步提高调试效率。 另外，通过在逻辑电路110以及选择块120上也设置可以从LSI 外部改写的寄存器lll、 121，因此通过译码该寄存器111、 121保持 着的值，即使在LSI动作中也可以自由地变更该电路或者块的输出信 号。
而且，由于用LSI的专用管脚实现本实施方式5的输出块150中 的外部输出管脚，因此即使在安装有LSI的衬底上也可以不费工夫地 进行调试。另外，如果在输出块150上设置可以从LSI外部改写的寄 存器，则由于译码该寄存器保持的值，因此还可以使用LSI现有的输 出端子输出。据此，即使不设置调试专用端子也可以调试，可以削减 调试专用的外部管脚。
本发明的调试电路在安装在成为目标的装置上的LSI中，从LSI 外部确认从该内部电路输出的内部时间和内部状态，具有在装置评价 时迅速发现LSI设计的试验时逻辑模拟中的调试遗漏的效果，可以削 减LSI的评价用的工时，可以缩短LSI开发所需要的开发时间，另夕卜， 作为可以进行在LSI评价时未检测出的在实际的使用环境中发生的潜 在的缺陷解析的调试电路有用，特别是作为解析LSI (大规模集成电 路)的逻辑电路的动作异常时的LSI逻辑电路的时间的方法有用。
权利要求
1.一种调试电路，调试包含实现所希望逻辑功能的逻辑电路的LSI的功能，其特征在于包括从由上述逻辑电路输出的多个时间信号或者多个状态信号中选择规定信号来进行输出的选择块；对由上述选择块选择出的规定信号的电平和由可以从LSI外部改写的第一寄存器设定的值进行比较判别，并输出其结果的信号电平判别块；和把由上述选择块选择的规定信号以及上述电平判别结果输出到外部的输出块，上述逻辑电路包括可以从LSI外部改写的第二寄存器；和根据上述第二寄存器的值来进行多个时间信号、多个状态信号或者多个基准信号的选择的选择电路，上述信号电平判别块对上述第一寄存器的多个位的电平和与各个位对应的、由上述选择块选择出的规定信号的电平进行比较，根据比较结果是否完全一致来变更输出。
2. 如权利要求l所述的调试电路，其特征在于 上述选择块包括多个可以从LSI外部改写的第三寄存器，并以上述多个第三寄存器的值为基础，分别独立地选择向上述信号电平判别 块输出的信号和向外部输出的信号来进行输出。
3. 如权利要求l所述的调试电路，其特征在于 上迷选择块包括可以从LSI外部改写的第三寄存器，并以该第三寄存器的值为基础，进行从上述逻辑电路输出的多个时间信号或者多 个状态信号的选择。
4. 如权利要求1所述的调试电路，其特征在于 上述输出块使用调试专用端子来进行输出。
5. 如权利要求1所述的调试电路，其特征在于上述输出块包括可以从LSI外部改写的第四寄存器， 上述输出块通过对上述第四寄存器的值进行译码，来使用LSI的 现有的输出端子进行输出。
全文摘要
本发明提供一种调试电路，在变换块(140)中，把由选择块(120)输出的异常的原因解析中认为有效的多个内部信号，用从时间生成块(130)输出的信号进行栓锁，并变换为串行数据输出到输出块(150)，因此，可以用少量的外部管脚观测LSI内部的多个信号，可以迅速并且可靠地执行LSI的动作异常的解析。
文档编号G01R31/28GK101604274SQ20091014014
公开日2009年12月16日 申请日期2004年9月17日 优先权日2003年9月19日
发明者上田泰志, 岡崎诚 申请人:松下电器产业株式会社