驱动电路以及显示装置的制作方法

专利名称：驱动电路以及显示装置的制作方法
技术领域：
本发明涉及一种能够自行检测故障并进行自行修复的，用于驱动显示装置的驱动 电路以及具备该驱动电路的显示装置。
背景技术：
近年来，随着液晶面板等的大型化以及高精细化，在液晶驱动用半导体集成电路 中，液晶驱动用输出端子的端子数逐渐增加，以及从输出端子输出的多级电压也趋向多灰 阶化。例如，在现阶段主流的液晶驱动用半导体集成电路中，有一种具备能够输出256灰 阶的电压的约500个输出端子的液晶驱动用半导体集成电路。并且，目前正在进行对具备 1000个以上输出端子的液晶驱动用半导体集成电路的开发。而且，随着液晶面板的多色化， 也在进行对能够输出1024灰阶的输出电压的液晶驱动用半导体集成电路的开发。以下，参照图53，说明现有的液晶驱动用半导体集成电路的结构。图53是表示现 有的液晶驱动用半导体集成电路的结构的方块图。图53所示的液晶驱动用半导体集成电路101，能够从η个液晶驱动用信号输出端 子分别输出m灰阶的输出电压。首先，说明一下液晶驱动用半导体集成电路101的结构。液 晶驱动用半导体集成电路101，在其外部具备时钟输入端子102、具有多个信号输入端子的 灰阶数据输入端子103、负载(LOAD)信号输入端子104以及作为基准电源端子的VO端子 105、Vl端子106、V2端子107、V3端子108、V4端子109。并且，液晶驱动用半导体集成电 路101，具备η个液晶驱动用信号输出端子111-1 111-η(以下，将液晶驱动用信号输出 端子称为信号输出端子。并且，统称液晶驱动用信号输出端子111-1 Ill-η时称为信号 输出端子111)。而且，液晶驱动用半导体集成电路101，具备基准电源补正电路121、指示 用移位寄存器123、锁存电路124、保持电路125、D/A转换器(Digital Analog Converter ； 数模转换器，以下称为DAC)电路126以及输出缓冲器127。其中，指示用移位寄存器电路 123由η级移位寄存器电路123-1 123_η构成；锁存电路124由η个锁存电路124-1 124-η构成；保持电路125由η个保持电路125-1 125_η构成；DAC电路126由η个DAC 电路126-1 126-η构成；输出缓冲器127由η个输出缓冲器127-1 127_η构成，各输出 缓冲器127由运算放大器构成。其次，说明液晶驱动用半导体集成电路101的动作。指示用移位寄存器电路123， 基于从时钟输入端子102输入的时钟输入信号，依次选择第1个锁存电路124-1到第η个锁 存电路124-η。被指示用移位寄存器电路123选择的锁存电路124，存储来自灰阶数据输入 端子103的灰阶数据。在此，灰阶数据是指，对应于每个锁存电路124的，换句话说，对应于 每个信号输出端子111的，与上述时钟输入信号同步的数据。而且，各个锁存电路124-1 124-η，将对应于每个信号输出端子111的，分别为不同的值的灰阶数据输出给与其相连的 保持电路。各个保持电路125，基于数据负载信号，将所输入的灰阶数据作为数字数据输出 给 DAC 电路 126-1 126-η。在此，DAC电路126-1 126_η，根据来自保持电路125的灰阶数据，从m种灰阶电压中选择1个电压值，并将其输出到输出缓冲器127-1 127-n中。并且，DAC电路126，根 据输入自基准电源端子VO端子105 V4端子109的电压，能够输出m种灰阶电压。其次， 输出缓冲器127，对来自DAC电路126的灰阶电压进行缓冲，并作为液晶驱动用信号输出到 信号输出端子111-1 Ill-η中。而且，移位寄存器123、锁存电路124、保持电路125的具体结构的例子如图54所示。图54表示了具备液晶驱动用信号输出端子OUTl至0UT18的18个输出的液晶驱 动用半导体集成电路101的结构。液晶驱动用半导体集成电路101所具备的指示用移位寄 存器DF_1 DF_18 (以下，统称时称为指示用移位寄存器DF)，对应于图28所示的指示用 移位寄存器电路123 ；锁存电路DLA_1 DLA_18(以下，统称时称为锁存电路DLA)，对应于 图53所示的锁存电路124 ；保持电路DLB_1 DLB_18 (以下，统称时称为保持电路DLB)，对 应于图53所示的保持电路125 ；输出电路11_1 11_18，对应于图53所示的DAC电路126 以及输出缓冲器127 ；从启动脉冲信号线(SP信号线)所输入的表示指示用移位寄存器的 启动定时的动作开始信号(SP信号)，以及从时钟信号线(CLK信号线)所输入的动作时钟 信号，对应于图53所示的移位时钟用输入信号；从DATA信号线所输入的灰阶数据对应于图 53所示的灰阶数据；从LS信号线所输入的数据负载信号，对应于图53所示的数据负载信 号。如图54所示，各个指示用移位寄存器DF由D-触发器所构成，各个锁存电路DLA 以及各个保持电路DLB由D-锁存器构成。并且，液晶驱动用半导体集成电路101所具备的 指示用移位寄存器DF、锁存电路DLA以及保持电路DLB的各自的个数与液晶驱动用信号输 出端子OUT的个数相同。图55是表示指示用移位寄存器电路123的动作的时序图。在移位寄存器电路123 中，首先，表示集成电路101的动作开始的“H”的SP信号被输入到DF_1的输入部D中。 DF_1，在CLK信号的上升沿，读取SP信号的值“H”，并通过自身的输出部Q输出“H”的选择 信号。如图55所示，由于在CLK信号的下一个上升沿，SP信号变为“L”，因此，DF_1的输 出部Q的输出也变为“L”。在图55中，DF_1 DF_18的选择信号，分别表示为Q(DF_1) Q(DF_18)。各个DF的输出部Q连接于下一级的DF的输入部D上，并由DF_1 DF_18构成移 位寄存器。即，在来自DF_1的选择信号Q(DF_1)变为“L”之前，在CLK信号的下降沿，DF_2 输出“H”的Q(DF_2)，其后，Q(DF_1)变为“L”。同样地，在DF_2 DF_18中也进行这种动 作处理，并如图55所示，各个DF同步于CLK信号的下降沿，向连接于各个输出部Q的各个 锁存电路DLA依次输出选择信号。如以上所述，需要具备与液晶驱动用信号输出端子111相同的个数的移位寄存器 电路123、锁存电路124、保持电路125、DAC电路126以及输出缓冲器127。例如，液晶驱动 用信号输出端子111的个数为1000个，则分别需要有1000个上述各种电路124 127。在此，参照图55，说明另一个现有的液晶驱动用半导体集成电路的结构。图56是， 表示另一个现有的液晶驱动用半导体集成电路的结构的方块图。在图56所示的液晶驱动 用半导体集成电路101’中，由于只有指示用电路123’的结构与图53所示的液晶驱动用半 导体集成电路101中的不同，因此，下面将只针对指示用电路123’的结构进行说明，与图53所示的部件相同的部件，赋予相同的符号，并省略说明。指示用电路123’由计数器和译码器(Decoder)构成。并且，锁存电路124由η个 锁存电路124-1 124-η构成；保持电路125由η个保持电路125-1 125_η构成；DAC电 路126由η个DAC电路126-1 126_η构成；输出缓冲器127由η个输出缓冲器127-1 127-η构成，各输出缓冲器127由运算放大器构成。其次，说明液晶驱动用半导体集成电路101的动作。指示用电路123，基于对输入 自时钟输入端子102的时钟输入信号进行的计数，依次选择第1个锁存电路124-1到第η 个锁存电路124-η。指示用电路123所选择的锁存电路124，将存储来自灰阶数据输入端子 103的灰阶数据。其中，灰阶数据是，对应于每个锁存电路124的，换句话说，对应于每个信 号输出端子111的，与上述时钟输入信号同步的数据。而且，各锁存电路124-1 124-Π， 将对应于每个信号输出端子111的，分别为不同的值的灰阶数据输出到连接于各锁存电路 124上的各保持电路中。各保持电路125，基于数据负载信号，将被输入的灰阶数据作为数 字数据输出到DAC电路126-1 126-η中。在此，DAC电路126-1 126_η，根据来自保持电路125的灰阶数据，在m种灰阶电 压中选择1个电压值，并将其输出到输出缓冲器127-1 127-η中。另外，DAC电路126，根 据从基准电源端子VO端子105 V4端子109输入的电压，能够输出m种灰阶电压。其次， 输出缓冲器127，对来自DAC电路126的灰阶电压进行缓冲，并作为液晶驱动用信号输出到 信号输出端子111-1 Ill-η中。图57是表示具备指示用电路123’、锁存电路124、保持电路125的液晶驱动用半 导体集成电路101的具体结构的图。在图57中，为了方便说明，只表示了具有液晶驱动用信号输出端子OUTl 0UT18 即具有18个输出的结构。锁存电路DLA_1 DLA_18(以下，统称时称为锁存电路DLA)对应 于图56所示的锁存电路124 ；保持电路DLB_1 DLB_18 (以下，统称时称为保持电路DLB) 对应于图56所示的保持电路125 ；输出电路11_1 11_18对应于图56所示的DAC电路126 以及输出缓冲器127。而且，通过SP信号线所输入的表示计数器的启动定时的开始信号以及通过CLK信 号线所输入的时钟信号，对应于图56所示的移位时钟用输入信号；通过LS信号线所输入的 数据负载信号，对应于图56所示的数据负载信号。图58是，表示指示用电路123’的结构的图。指示用电路123’，由置位复位电路和 计数器和译码器构成。在置位复位电路中输入到来自启动脉冲信号线(SP信号线)的动作开始信号(SP 信号)和来自时钟信号线(CLK信号线)的时钟信号(CLK信号)和来自后述的选择信号 线SEL18的选择信号(SEL信号)时，该置位复位电路会生成计数器123_2的动作时钟信号 (CLKB信号)，并将其通过计数时钟信号线(CLKB信号线)输出。计数器由5个D-触发器DF_1 DF_5(以下，统称时称为DFF)构成。计数器123_2 中会有CLKB信号和SP信号输入，根据各个DFF所输出的CQl CQ5，计数器生成DQl DQ5 以及DQlB DQ5B。译码器，通过执行图58中示出的逻辑式的运算，生成输出到图57所示的选择信号 线SELO SEL17(SEL信号线)的选择信号。另外，对译码器的具体结构没有限定，只要是
8能够执行图58所示的逻辑运算的结构即可。图59是表示指示用电路123’的动作的时序图。在指示用电路123中，如果SP信 号变为“H”，则通过CLKB信号线，开始向计数器123_2输入动作时钟信号。CLKB信号为CLK 信号的反转信号。计数器123_2，在CLKB信号线的动作时钟信号的下降沿，进行计数，然而，在启动 脉冲信号线(SP信号线)的动作开始信号(SP信号)为“H”的期间，DFF被复位，从DFF所 输出的CQl CQ5全部成为“L”。在此期间，译码器123_3使选择信号线SELO的选择信号 变为“H”。SP信号变为“L”后，在计数时钟信号线(CLKB信号线)的动作时钟信号(CLKB 信号)的下降沿，计数器123_2进行递增计数，CQl变为“H”，选择信号线SELl的选择信号 也变为“H”。之后，每进行递增计数，选择信号线SEL2 SEL17的选择信号依次变为“H”。 选择信号线SEL18的选择信号变成“H”时，置位复位电路123_1被复位，停止对CLKB信号 线的动作时钟信号的输入，计数器123_2也停止计数。如以上所述，近几年，随着液晶面板等的显示装置的大型化/高精晰化，全高清电 视(HDTV =High Definition Television)所具备的数据线增加为1920根。因此，显示驱动 用半导体集成电路，需要对每个数据线赋予R、G、B的灰阶电压的信号，结果，显示驱动用半 导体集成电路需要具备1920 X 3 (R、G、B) = 5760根输出线，换句话说，需要5760个液晶驱 动用信号输出端子。假设1个显示驱动用半导体集成电路具备720根输出线，则需要8个 显示驱动用半导体集成电路。—般来说，对于显示驱动用半导体集成电路，在晶片阶段进行测试，封装后进行出 货测试，搭载到液晶面板后再进行显示测试。并且，通过老化测试和压力测试等筛选测试来 除去有可能发生初期不良的半导体集成电路。因此，不会将搭载有引发显示不良的显示驱 动用半导体集成电路的显示装置推向市场。然而，在出货前的测试和筛选测试中，由于判定 极小的缺陷或杂质的附着搀入未被判定为不良，因此，在使用显示装置的期间偶尔会发生 显示不良。例如，虽然对于显示驱动用半导体集成电路的1根数据线来说，出货后发生不良 的概率只有0. Olppmd亿分之1)，但是这对于具备5760根数据线的全HDTV来说，发生显示 不良的概率达到57.6 111(100万分之57.6)。S卩，约17361台中的1台会发生显示不良，而 且，随着大型化/高清晰化，显示不良的发生概率也会增大。发生如上所述的显示不良时，有必要迅速回收显示装置，并对显示驱动用半导体 集成电路进行维修，然而回收和维修需要很高的成本，而且还会损坏商品的形象。在此，现有技术中公开了一种显示驱动用半导体集成电路，该显示驱动用半导体 集成电路中设置有备用的电路，将有缺陷的电路切换为备用的电路，以此来防止显示驱动 用半导体集成电路的故障。具体地说，专利文献1中公开了一种防止显示驱动用半导体集成电路发生显示不 良的方法，即在显示驱动用半导体集成电路中的移位寄存器的各级上设置备用的并联电 路，通过进行移位寄存器的自行检测，并根据该检测结果来选择并联电路中没有缺陷的电 路，以此防止由有缺陷的移位寄存器所引起的显示不良。并且，专利文献2公开了一种电路 切换方法，即在DAC电路的输入和输出上设置选择器，并根据存储了有缺陷的DAC电路的位 置的RAM的信息来切换选择器，从而切换没有缺陷的DAC电路和备用的DAC电路。然而，在专利文献1中，虽然揭示了设置并列于移位寄存器的备用电路并对移位寄存器是否有缺陷进行检测的方法以及用备用的移位寄存器替代有缺陷的移位寄存器的 自行修复方法，但是未揭示对其他的DAC电路等输出电路中是否有缺陷进行检测的方法以 及自行修复方法。而且，在专利文献2中，虽然揭示了检测出有缺陷的DAC电路并用备用的DAC电路 替代有缺陷的DAC电路的结构，但是在这种结构中，进行配线时需要下一定功夫，即使得能 够切换备用DAC电路的输出与其他所有DAC电路的输出。因此，在电路基板上，连接到备用 DAC电路上的配线变得复杂，而导致安装DAC电路的电路基板的大型化。专利文献1 日本公开专利公报《特开平6-208346号(1994年07月26日公开)》专利文献2 日本公开专利公报《特开平8-278771号(1996年10月22日公开)》

发明内容
有鉴于此，本发明的目的在于提供可以自行恢复有缺陷的图像信号输出部并进一 步简化连接图像信号输出部的配线的驱动电路。为了实现上述目的，本发明提供的驱动电路，包括与显示面板相连的m个(m为2 以上的自然数)输出端子以及具备输出电路、输出缓冲器并对应每个所述输出端子而设的 m+1个输出电路块，所述输出电路输出用于驱动所述显示面板的输出信号，所述输出缓冲器 使用了用于缓冲所述输出电路的输出信号并将其输出至所述各输出端子上的运算放大器； 在所述输出电路块中，第m+1个输出电路块是备用输出电路块，该备用输出电路块具备备 用输出电路以及备用输出缓冲器，其中，所述备用输出电路输出用于驱动所述显示面板的 输出信号，所述备用输出缓冲器使用了用于缓冲所述备用输出电路的输出信号并将其输出 至所述多个输出端子上的运算放大器；该驱动电路还包括控制装置以及自行修复装置，其 中，所述控制装置，用于控制该驱动电路的通常动作与自行检测修复动作的切换，当进行通 常动作时，将输入信号输入至所述多个输出电路中，当进行自行检测修复动作时，将测试用 第1输入信号输入至所述多个输出电路中的同时，将测试用第2输入信号输入至所述备用 输出电路中；所述自行修复装置，在该驱动电路被所述控制装置切换到进行所述自行检测 修复动作期间对发生不良的该驱动电路进行自行修复，该自行修复装置包括比较单元、判 定单元、连接切换单元以及选择单元，其中，所述比较单元，对来自所述各输出电路的输出 信号与来自所述备用输出电路的输出信号进行比较；所述判定单元，基于所述比较单元的 比较结果，判定所述各输出电路中是否存在不良；所述连接切换单元，在所述判定单元判定 出所有的所述输出电路良好的情况下，将第h个(h为m以下的自然数)所述输出电路连接 到第h个所述输出端子上，在所述判定单元判定出第i个(i为m以下的自然数)所述输出 电路不良的情况下，将第j个(j为i_l以下自然数)所述输出电路连接到第j个所述输出 端子上的同时，将第k+Ι个(k为i以上m以下的自然数)所述输出电路连接到第k个所述 输出端子上；所述选择单元，在所述判定单元判定出所有的所述输出电路良好的情况下，选 择第h个所述输出电路并将其作为获取对应于第h个所述输出端子的所述输入信号的输出 电路，在所述判定单元判定出第i个所述输出电路不良的情况下，选择第j个所述输出电路 并将其作为获取对应于第j个所述输出端子的所述输入信号的输出电路，同时选择第k+1 个所述输出电路并将其作为获取对应于第k个所述输出端子的所述输入信号的输出电路； 作为所述比较单元使用所述输出块的运算放大器，所述各输出电路块的运算放大器，根据所述控制装置的切换控制，在进行通常动作时，通过向正极性输入端子输入来自所述各输 出电路的输出信号的同时向负极性输入端子负反馈来自自装置的输出，而切换到所述输出 缓冲器，在进行自行检测修复动作时，通过向正极性输入端子输入来自所述各输出电路的 输出信号的同时向负极性输入端子输入来自所述备用输出电路的输出信号，而切换到所述 比较单元。根据上述结构，本发明所涉及的驱动电路用于驱动显示面板，包括与显示面板相 连的m个(m为2以上的自然数)输出端子，以及具备输出电路、输出缓冲器并对应每个所 述输出端子而设的m+1个输出电路块，所述输出电路输出用于驱动所述显示面板的输出信 号，所述输出缓冲器使用了用于缓冲所述输出电路的输出信号并将其输出至所述各输出端 子上的运算放大器。在所述输出电路块中，第m+1个输出电路块是备用输出电路块，该备用输出电路 块具备备用输出电路以及备用输出缓冲器，其中，所述备用输出电路输出用于驱动所述显 示面板的输出信号，所述备用输出缓冲器使用了用于缓冲所述备用输出电路的输出信号并 将其输出至所述多个输出端子上的运算放大器。所述控制装置，用于控制该驱动电路的通常动作与自行检测修复动作的切换，当 进行通常动作时，将输入信号输入至所述多个输出电路中，当进行自行检测修复动作时，将 测试用第1输入信号输入至所述多个输出电路中的同时，将测试用第2输入信号输入至所 述备用输出电路中。所述自行修复装置，在该驱动电路被所述控制装置切换到所述自行检测修复动作 期间对发生不良的该驱动电路进行自行修复。该自行修复装置包括比较单元、判定单元、连 接切换单元以及选择单元，其中，所述比较单元，对来自所述各输出电路的输出信号与来自 所述备用输出电路的输出信号进行比较；所述判定单元，基于所述比较单元的比较结果，判 定所述各输出电路中是否存在不良。所述连接切换单元，在所述判定单元判定出所有的所述输出电路良好的情况下， 将第h个(h为m以下的自然数)所述输出电路连接到第h个所述输出端子上。也就是说， 来自第1个图像信号输出部的图像信号被输出到第1个输出端子上，来自第2个图像信号 信号输出部的图像信号被输出到第2个输出端子上。以此类推，来自第3个 第m个各图 像信号输出部的图像信号分别被输出到第3个 第m个的各输出端子上。另一方面，所述连接切换单元，在所述判定单元判定出第i个(i为m以下的自然 数)所述输出电路不良的情况下，将第j个(j为i_l以下自然数)所述输出电路连接到第 j个所述输出端子上的同时，将第k+Ι个(k为i以上m以下的自然数)所述输出电路连接 到第k个所述输出端子上。从而，被判定为不良的图像信号输出部不会连接到任何输出端 子上。例如，判定第7个图像信号输出部不良的情况下，来自第1个 第6个图像信号输出 部的各图像信号分别输出到第1个 第6个中的各输出端子上，来自第8个 第m+1个图 像信号输出部的图像信号分别输出到第7个 第m个中的各输出端子上。从而，被判定单 元判定为不良的来自第7个图像信号输出部的图像信号不会输出到任何输出端子上。并且，判定出第i个输出电路不良的情况下，在第k个输出端子上连接第k+Ι个所 述输出电路。也就是说，连接切换单元将各输出端子的连接对象从所有输出电路被判定为 良好时所连接的输出电路切换成相邻于该输出电路的输出电路。由此，可以抑制输出电路与输出端子之间的配线的复杂化，从而能够抑制电路基板的大型化。而且，所述选择单元，在所述判定单元判定出所有的输出电路良好的情况下，选择 第h个所述输出电路并将其作为获取对应于第h个所述输出端子的所述输入信号的输出电 路。由此，由判定单元判定出所有输出电路良好时，第h个输出端子上连接第h个所述输出 电路，因此在输出端子中，对应于各输出端子的图像信号通过各输出电路被输出。也就是 说，由第1个输出电路获取对应于第1个输出端子的输入信号，由第2个输出电路获取对应 于第2个输出端子的输入信号，以此类推，由第3个 第m个中的各输出电路分别获取对应 于第3个 第m个中的各输出端子的输入信号。另外，此时，第1个 第m个中的各输出端 子分别连接到第1个 第m个中的各输出电路上，因此，在第1个 第m个中的各输出端子 中，各自对应的输入信号通过各输出电路被输出。另一方面，第i个输出电路被判定为不良时，作为获取与第j个(j为i以下的自 然数)输出端子对应的输入信号的输出电路，选择单元选择第j个输出电路，同时，作为获 取与第k个输出端子对应的输入信号的输出电路，选择单元选择第k+Ι个输出电路。例如，判定单元判定出第7个输出电路不良时，作为获取与第1个 第7个中的 各输出端子对应的输入信号的输出电路，选择单元选择第1个 第7个中的各输出电路， 同时，作为获取与第7个 第m个输出端子对应的输入信号的输出电路，选择单元选择第8 个 第m+1个输出电路。而且，根据所述，由于通过连接切换单元可以切换输出电路与输出端子之间的连 接，因此，在各输出端子上，对应于各输出端子的图像信号通过除第7个输出电路之外的输 出电路被输出。如以上所述，本发明所涉及的驱动电路包括判定各输出电路是否良好的判定单 元，而且上述连接切换单元根据判定单元的判定结果来切换各输出端子与各输出电路之间 的连接。即，本发明所涉及的驱动电路判定自电路所具备的输出电路是否良好，当检测出输 出电路有故障时，驱动电路进行自行修复，换句话说，不需要进行人工修理，从而，能够使用 正常的输出电路向各输出端子输出图像信号。由此，本发明所提供的驱动电路，能够自行修复被检测出缺陷的输出电路，从而实 现能简化连接至输出电路上的配线的效果。优选的，本发明提供的驱动电路还包括分别与所述各输出电路相连接的m+1个锁 存电路，该些锁存电路用于锁存所述输出电路所获取的所述输入信号；所述选择单元是移 位寄存器，该移位寄存器具备与所述各锁存电路相连接的m+1个端子，并输出用于选择对 所述输入信号进行锁存电路的选择信号；所述移位寄存器，在所述判定单元判定出所有的 所述输出电路良好的情况下，选择第h个所述锁存电路并将其作为锁存对应于第h个所述 输出端子的所述输入信号的锁存电路，在所述判定单元判定出第i个所述输出电路不良的 情况下，选择第j个所述锁存电路并将其作为锁存对应于第j个所述输出端子的所述输入 信号的锁存电路，同时选择第k+Ι个所述锁存电路并将其作为锁存对应于第k个所述输出 端子的所述输入信号的锁存电路。根据上述结构，驱动电路具备对上述输出电路所获取的输入信号进行锁存的m+1 个锁存电路。各锁存电路分别连接到m+1个输出电路上。作为选择单元的移位寄存器，根 据选择信号来选择与获取输入信号的输出电路相连接的锁存电路。还有，移位寄存器根据选择信号所选择的锁存电路，锁存输入信号并将其输出到与其相连的输出电路中。由此，能够获得根据移位寄存器的内部动作来选择输出电路的结构。优选的，在本发明提供的驱动电路中，所述各输出端子由个数与所述显示面板所 具备的显示像素的原色数相同的多个子输出端子所构成；所述各输出电路由个数与所述原 色数相同的多个子输出电路所构成；所述判定单元，在判定出构成所述各输出电路的所述 多个子输出电路中的至少任意一个子输出电路不良的情况下，判定该输出电路不良。根据上述结构，各输出端子由个数与原色数相等的多个子输出端子所构成，各输 出电路由个数与原色数相等的子输出电路所构成。例如，显示颜色由RGB的3原色构成时， 各输出端子则由3根子输出端子组成的组所构成，各输出电路由3根子输出电路组成的组 所构成。而且，在构成各输出电路的子输出电路中，至少有任意一个电路被判定单元判定 为不良时，包含该不良的子输出电路的输出电路会断开与任意输出端子以及连接端子的连 接，输出端子及连接端子与输出电路之间的连接，将被切换成与在检测不良之前所连接的 输出电路相邻的输出电路之间的连接。由此，以构成显示颜色的原色数为单位，可以切换输出端子及连接端子与输出电 路之间的连接，因此，即使是在驱动彩色显示装置的驱动电路中，也能避免电路基板的配线 的复杂化而又具备自行修复功能。优选的，在本发明提供的驱动电路中，所述原色数为3。根据上述特征，可以驱动显示颜色例如由RGB的3原色所构成的显示装置。优选的，在本发明提供的驱动电路中，所述各输出端子由个数与所述显示面板所 具备的显示像素的原色数的自然数倍数相同的多个子输出端子所构成；所述各锁存电路由 个数与所述原色数的自然数倍数相同的多个子锁存电路所构成；所述各输出电路由个数与 所述原色数的自然数倍数相同的多个子输出电路所构成；所述判定单元，在判定出构成所 述各输出电路的所述多个子输出电路中的至少任意一个子输出电路不良的情况下，判定该 输出电路不良。根据上述结构，各输出端子由个数与原色数的自然数倍数相等的多个子输出端子 所构成，各输出电路及各锁存电路分别由个数与原色数的自然数倍数相等的多个子输出电 路及子锁存电路所构成。例如，显示颜色由RGB的3原色构成，且作为对应于各原色的图像信号输出2种灰 阶电压时，各输出端子由6根子输出端子组成的组所构成，各输出电路由6根子输出电路组 成的组所构成。而且，在构成各输出电路的子输出电路中，至少任意一个电路被判定单元判定为 不良时，包含该不良的子输出电路的输出电路会断开与任意输出端子以及连接端子的连 接，输出端子及连接端子与输出电路之间的连接，将被切换成与在检测不良之前所连接的 输出电路相邻的输出电路之间的连接。由此，以构成显示颜色的原色数的自然倍数为单位，可以切换输出端子及连接端 子与输出电路之间的连接，因此，即使是在驱动根据多个信号来设定对应于原色的灰阶电 压的彩色显示装置的驱动电路中，也能避免电路基板的配线的复杂化而又具备自行修复功 能。
13
优选的，在本发明提供的驱动电路中，所述原色数为3，且所述自然数为2。根据上述特征，可以对例如显示颜色由RGB的3原色所构成，且具有分别对应于 RGB的灰阶电压依据2个信号被设定的结构的彩色显示装置进行驱动。优选的，在本发明提供的驱动电路中，所述选择单元具备以所述原色数为单位与 所述各子输出电路相连接的多个连接端子；所述多个子输出电路是以所述基色数为单位与 所述多个连接端子中的任意一个连接端子相连接的电路。根据上述结构，例如可以进行显示装置的点反转驱动。优选的，本发明提供的驱动电路包括分别与所述各输出电路相连接的m+1个锁存 电路，该些锁存电路用于锁存所述输出电路所获取的所述输入信号；所述选择单元是指示 电路，该指示电路具备用于与所述各锁存电路相连接的m个端子，通过切换该m个端子与所 述锁存电路的连接来选择锁存所述输入信号的锁存电路；所述指示电路，在所述判定单元 判定出所有的所述输出电路良好的情况下，选择第h个所述锁存电路并将其作为锁存对应 于第h个所述输出端子的所述输入信号的锁存电路，在所述判定单元判定出第i个所述输 出电路不良的情况下，选择第j个所述锁存电路并将其作为锁存对应于第j个所述输出端 子的所述输入信号的锁存电路，同时选择第k+Ι个所述锁存电路并将其作为锁存对应于第 k个所述输出端子的所述输入信号的锁存电路。根据上述结构，驱动电路具备用于锁存所述输出电路所获取的输入信号的m+1个 锁存电路。各锁存电路分别连接于m+1个输出电路上。作为选择单元的指示电路，具备用 于与所述m+1个输出电路相连的m个端子，通过切换该m个端子与所述m+1个锁存电路之 间的连接，来选择与获取输入信号的输出电路相连的锁存电路。而且，通过与指示电路的连 接而被选择的锁存电路，对输入信号进行锁存，并将其提供给与其相连的输出电路。根据选择信号来选择与获取输入信号的输出电路相连接的锁存电路。还有，移位 寄存器根据选择信号所选择的锁存电路，锁存输入信号并将其输出到与其相连的输出电路 中。由此，能够获得通过进行指示电路与锁存电路的连接切换来选择输出电路的结 构。优选的，在本发明提供的驱动电路中，所述各输出端子由个数与所述显示面板所 具备的显示像素的原色数相同的多个子输出端子所构成；所述各锁存电路由个数与所述原 色数相同的多个子锁存电路所构成；所述各输出电路由个数与所述原色数相同的多个子输 出电路所构成；所述判定单元，在判定出构成所述各输出电路的所述多个子输出端子中的 至少任意一个为不良的情况下，判定该输出电路不良。根据上述结构，各输出端子由个数与原色数相等的多个子输出端子所构成，各输 出电路由个数与原色数相等的多个输出电路所构成。例如，显示颜色由RGB的3原色构成时，各输出端子则由3根子输出端子组成的组 所构成，各输出电路则由3根输出部组成的组所构成。更为具体地说，各输出端子由对应于 R的子输出端子、对应于G的子输出端子以及对应于B的子输出端子所构成，各输出电路由 对应于R的子输出电路、对应于G的子输出电路以及对应于B的子输出电路所构成。而且，在构成各输出电路的子输出电路中，至少任意一个子输出电路被判定单元 判定为不良时，包含不良的子输出电路的输出电路会从任意的输出端子以及连接端子上断开，并且，输出端子及连接端子与输出电路之间的连接，将被依次切换成与检测不良之前所 连接的输出电路相邻的输出电路之间的连接。由此，以构成显示颜色的原色数的自然倍数为单位，可以切换输出端子及连接端 子与输出电路之间的连接，因此，即使在驱动彩色显示装置的驱动电路中，也能避免电路基 板的配线的复杂化而又具备自行修复功能。优选的，在本发明提供的驱动电路中，所述原色数为3。根据上述特征，可以驱动显示颜色例如由RGB的3原色所构成的显示装置。优选的，在本发明提供的驱动电路中，所述各输出端子由个数与所述显示面板所 具备的显示像素的原色数的整数倍数相同的多个子输出端子所构成；所述各锁存电路由个 数与所述原色数的整数倍数相同的多个子锁存电路所构成；所述各输出电路由个数与所述 原色数的整数倍数相同的多个子输出电路所构成；所述判定部，在判定出构成所述各输出 电路的所述多个子输出电路中的至少任意一个子输出电路不良的情况下，判定该输出电路 不良。根据上述结构，各输出端子由个数与原色数的整数倍数相等的多个子输出端子所 构成，各输出电路及各锁存电路分别由个数与原色数的整数倍数相等的多个子输出电路及 子锁存电路所构成。例如，显示颜色由RGB的3原色构成，且作为对应于各原色的图像信号输出2种灰 阶电压时，各输出端子可以由6根子输出端子组成的组所构成，各输出电路可以由6根子输 出部组成的组所构成。而且，在构成各输出电路的子输出电路中，至少任意一个子输出电路被判定单元 判定为不良时，包含该不良的子输出电路的输出电路会断开与任意输出端子以及连接端子 的连接，输出端子及连接端子与输出电路之间的连接，将被依次切换成与在检测不良之前 所连接的输出电路相邻的输出电路之间的连接。由此，以构成显示颜色的原色数的自然倍数为单位，可以切换输出端子及连接端 子与输出电路之间的连接，因此，即使在驱动根据多个信号来设定对应于原色的灰阶电压 的彩色显示装置的驱动电路中，也能避免电路基板的配线的复杂化而又具备自行修复功 能。优选的，在本发明提供的驱动电路中，所述原色数为3，且所述整数为2。根据上述特征，可以对例如显示颜色由RGB的3原色所构成，且具有分别对应于 RGB的灰阶电压依据2个信号被设定的结构的彩色显示装置进行驱动。优选的，在本发明提供的驱动电路中，所述选择单元具备以所述原色数为单位与 所述各子锁存电路相连接的多个连接端子；所述多个子锁存电路是以所述原色数为单位与 所述多个连接端子中的任意一个连接端子相连接的电路。根据上述结构，例如可以进行显示装置的点反转驱动。优选的，本发明提供的驱动电路还包括m个锁存电路以及m个保持电路，其中，所 述m个锁存电路，获取与所述各输出端子相对应的所述输入信号；所述m个保持电路分别与 所述各锁存电路相连接，在所有的所述锁存电路获取所述输入信号后，所述保持电路将来 自所述锁存电路的所述输入信号输出至所述输出电路中；所述选择单元，在所述判定单元 判定出所有的所述输出电路良好的情况下，将第h个所述保持电路连接到所述第h个输出电路上，在所述判定单元判定出第i个所述输出电路不良的情况下，将第j个所述保持电路 连接到所述第j个输出电路上的同时，将第k个所述保持电路连接到第k+Ι个所述输出电 路上。根据上述结构，锁存电路以及保持电路获取并存储输入信号，并且可以将其输出 给输出电路。m个锁存电路分别与m个保持电路相连接，m个保持电路可以切换与m+1个 输出电路的连接。各锁存电路锁存输入信号，各保持电路存储被锁存电路锁存的输入信号。 而且，所有锁存电路以及保持电路锁存并存储输入信号之后，按照控制信号，向分别连接的 输出电路输出存储的输入信号。由此，可以通过进行保持电路与输出电路之间的连接切换来选择输出电路。
优选的，本发明提供的驱动电路还包括m个锁存电路以及m+1个保持电路，其中， 所述m个锁存电路，获取与所述各输出端子相对应的所述输入信号；所述m+1个保持电路分 别与所述各输出电路相连接，在所有的所述锁存电路获取所述输入信号后，所述保持电路 将来自所述锁存电路的所述输入信号输出至所述输出电路中；所述选择单元，在所述判定 单元判定出所有的所述输出电路良好的情况下，将第h个所述锁存电路连接到所述第h个 保持电路上，在所述判定单元判定出第i个所述输出电路不良的情况下，将第j个所述锁存 电路连接到所述第j个保持电路上的同时，将第k个所述锁存电路连接到第k+Ι个所述保 持电路上。根据上述结构，锁存电路以及保持电路获取并存储输入信号，并且可以将其输出 给输出电路。m+1个保持电路分别与m+1各输出电路相连接，m个锁存电路可以切换与m+1 个保持电路的连接。各锁存电路锁存输入信号，各保持电路存储被锁存电路锁存的输入信 号。而且，所有锁存电路以及保持电路锁存并存储输入信号之后，按照控制信号，向分别连 接的输出电路输出存储的输入信号。由此，可以通过进行锁存电路与保持电路之间的连接切换来选择输出电路。优选的，在本发明提供的驱动电路中，所述各输出端子由个数与所述显示面板所 具备的显示像素的原色数相同的多个子输出端子所构成；所述各输出电路由个数与所述原 色数相同的多个子输出电路所构成；所述各锁存电路由个数与所述原色数相同的多个子锁 存电路所构成；所述各保持电路由个数与所述原色数相同的多个子保持电路所构成；所述 判定单元，在判定出构成所述各输出电路的所述多个子输出电路中的至少任意一个子输出 电路不良的情况下，判定该输出电路不良。根据上述结构，各输出端子由个数与原色数相等的多个子输出端子所构成，各图 像信号输出部由个数与原色数相等的多个输出部所构成，各锁存电路由个数与原色数相等 的多个子锁存电路所构成，各保持电路由个数与原色数相等的多个子保持电路所构成。例如，显示颜色由RGB的3原色构成时，各输出端子则由3根子输出端子组成的组 所构成，各输出电路则由3根子输出电路组成的组所构成。更为具体地说，各输出端子由对 应于R的子输出端子、对应于G的子输出端子以及对应于B的子输出端子所构成，各输出电 路由对应于R的子输出电路、对应于G的子输出电路以及对应于B的子输出电路所构成，各 锁存电路由对应于R的子锁存电路、对应于G的子锁存电路以及对应于B的子锁存电路所 构成。而且，在构成各输出电路的子输出电路中，至少任意一个子输出电路被判定单元
16判定为不良时，包含不良的子输出电路的输出电路会从任意的输出端子以及连接端子上断 开，并且，输出端子及连接端子与输出电路之间的连接，将被依次切换成与检测不良之前所 连接的输出电路相邻的输出电路之间的连接。由此，以构成显示颜色的原色数的自然倍数为单位，可以切换输出端子及连接端 子与输出电路之间的连接，因此，即使在驱动彩色显示装置的驱动电路中，也能避免电路基 板的配线的复杂化而又具备自行修复功能。优选的，在本发明提供的驱动电路中，所述原色数为3。根据上述特征，可以驱动显示颜色例如由RGB的3原色所构成的显示装置。优选的，在本发明提供的驱动电路中，所述各输出端子由个数与所述显示面板所 具备的显示像素的原色数的整数倍数相同的多个子输出端子所构成；所述各锁存电路由个 数与所述原色数的整数倍数相同的多个子锁存电路所构成；所述各保持电路由个数与所述 原色数的整数倍数相同的多个子保持电路所构成；所述各输出电路由个数与所述原色数的 整数倍数相同的多个子输出电路所构成；所述判定单元，在判定出构成所述各输出电路的 所述多个子输出电路中的至少任意一个子输出电路不良的情况下，判定该输出电路不良。根据上述结构，各输出端子由个数与原色数的整数倍数相等的多个子输出端子所 构成，各输出电路由个数与原色数的整数倍数相等的多个子输出电路所构成，各锁存电路 由个数与原色数的整数倍数相等的多个子锁存电路所构成，各保持电路由个数与原色数的 整数倍数相等的多个保持电路所构成。例如，显示颜色由RGB的3原色构成，且作为对应于各原色的图像信号输出2种灰 阶电压时，各输出端子可以由6根子输出端子组成的组所构成，各输出电路可以由6根子输 出电路组成的组所构成，各锁存电路可以由6根子锁存电路组成的组所构成，各保持电路 可以由6根子保持电路组成的组所构成。而且，在构成各输出电路的子输出电路中，至少任意一个子输出电路被判定单元 判定为不良时，包含该不良的子输出电路的输出电路会断开与任意输出端子以及连接端子 的连接，输出端子及连接端子与输出电路之间的连接，将被依次切换成与在检测不良之前 所连接的输出电路相邻的输出电路之间的连接。由此，以构成显示颜色的原色数的自然倍数为单位，可以切换输出端子及连接端 子与输出电路之间的连接，因此，即使在驱动根据多个信号来设定对应于原色的灰阶电压 的彩色显示装置的驱动电路中，也能避免电路基板的配线的复杂化而又具备自行修复功 能。优选的，在本发明提供的驱动电路中，所述原色数为3，且所述整数为2。根据上述特征，可以对例如显示颜色由RGB的3原色所构成，且具有分别对应于 RGB的灰阶电压依据2个信号被设定的结构的彩色显示装置进行驱动。优选的，在本发明提供的驱动电路中，所述选择单元具备以所述原色数为单位与 所述各子锁存电路相连接的多个连接端子；所述多个子锁存电路是以所述原色数为单位与 所述多个连接端子中的任意一个连接端子相连接的电路。根据上述结构，可以进行如显示装置的点反转驱动。本发明还提供一种显示装置，其具备上述驱动装置。根据上述结构，本发明所涉及的显示装置，在输出电路中发生不良时，可以断开发生不良的输出电路，而只使用正常的输出电路来重新构成驱动电路，即能够进行自行修复。并且，本发明所涉及的显示装置，输出端子及锁存电路与输出电路之间的连接可 以依次切换成与检测不良之前所连接的输出电路相邻的输出电路之间的连接，并能避免配 线的复杂化，因此，在不导致电路基板的大型化的基础上能够具备自行修复功能。本发明的其他目的、特征和优点在以下的描述中会变得十分明了。此外，以下参照 附图来明确本发明的优点。


图1是涉及本发明实施方式1的、表示进行通常动作时的集成电路结构的方块图。图2是涉及本发明实施方式1的、表示集成电路中未出现不良输出电路时的动作 的时序图。图3是涉及本发明实施方式1的、表示进行自行修复动作时的集成电路结构的方 块图。图4是涉及本发明实施方式1的、表示集成电路中出现了不良输出电路时的动作 的时序图。图5是涉及本发明实施方式1的、表示利用备用输出电路检测通常的输出电路中 的故障时的结构的方块图。图6是涉及本发明实施方式1的、说明第1故障检测方法中的动作确认测试的第 1个过程的流程图。图7是涉及本发明实施方式1的、说明第1故障检测方法中的动作确认测试的第 2个过程的流程图。图8是涉及本发明实施方式1的、说明第1故障检测方法中的动作确认测试的第 3个过程的流程图。图9是涉及本发明实施方式1的、说明第1故障检测方法中的动作确认测试的第 4个过程的流程图。图10是涉及本发明实施方式1的、说明第1故障检测方法中的动作确认测试的第 5个过程的流程图。图11是涉及本发明实施方式1的、说明第1故障检测方法之后进行自行修复时的 顺序的流程图。图12是涉及本发明实施方式1的、说明显示装置的自接通电源到进行动作确认测 试而转入通常工作为止的处理顺序的流程图。图13是涉及本发明实施方式1的、表示在输出电路中以相邻的2个输出电路为一 组进行故障检测的结构的方块图。图14是涉及本发明实施方式1的、说明第2故障检测方法中的动作确认测试的第 1个过程的流程图。图15是涉及本发明实施方式1的、说明第2故障检测方法中的动作确认测试的第 2个过程的流程图。图16是涉及本发明实施方式1的、说明第2故障检测方法中的动作确认测试的第 3个过程的流程图。
图17是涉及本发明实施方式1的、说明第2故障检测方法中的动作确认测试的第 4个过程的流程图。图18是涉及本发明实施方式1的、说明第2故障检测方法中的动作确认测试的第 5个过程的流程图。图19是涉及本发明实施方式1的、表示将判定为不良的输出电路作为无效电路进 行自行修复时的顺序的流程图。图20是涉及本发明实施方式2的、表示进行通常动作时的集成电路结构的方块 图。图21是涉及本发明实施方式2的、表示集成电路中未出现不良输出电路时的动作 的时序图。图22是涉及本发明实施方式2的、表示进行自行修复动作时的集成电路状态的方 块图。图23是涉及本发明实施方式2的、表示集成电路中出现了不良输出电路时的动作 的时序图。图24是涉及本发明实施方式3的、表示进行通常动作时的集成电路结构的方块 图。图25是涉及本发明实施方式3的、表示集成电路中未出现不良输出电路时的动作 的时序图。图26是涉及本发明实施方式3的、表示进行自行修复动作时的集成电路状态的方 块图。图27是涉及本发明实施方式3的、表示集成电路中出现了不良输出电路时的动作 的时序图。图28是涉及本发明实施方式4的、表示进行通常动作时的集成电路结构的方块 图。图29是涉及本发明实施方式4的、表示集成电路中未出现不良输出电路时的动作 的时序图。图30是涉及本发明实施方式4的、表示进行自行修复动作时的集成电路状态的方 块图。图31是涉及本发明实施方式4的、表示集成电路中出现了不良输出电路时的动作 的时序图。图32是涉及本发明实施方式5的、表示进行通常动作时的集成电路结构的方块 图。图33是涉及本发明实施方式5的、表示指示用电路的结构图。图34是涉及本发明实施方式5的、表示集成电路中未出现不良输出电路时的动作 的时序图。图35是涉及本发明实施方式5的、表示进行自行修复动作时的集成电路状态的方 块图。图36是涉及本发明实施方式5的、表示集成电路中发生了不良输出电路时的动作 的时序图。
19
图37是涉及本发明实施方式6的、表示进行通常动作时的集成电路结构的方块 图。图38是涉及本发明实施方式6的、表示集成电路中未出现不良输出电路时的动作 的时序图。图39是涉及本发明实施方式6的、表示进行自行修复动作时的集成电路状态的方 块图。图40是涉及本发明实施方式6的、表示集成电路中出现了不良输出电路时的动作 的时序图。图41是涉及本发明实施方式7的、表示进行通常动作时的集成电路结构的方块 图。图42是涉及本发明实施方式7的、表示进行自行修复动作时的集成电路状态的方 块图。图43是涉及本发明实施方式8的、表示进行通常动作时的集成电路结构的方块 图。图44是涉及本发明实施方式8的、表示进行自行修复动作时的集成电路状态的方 块图。图45是涉及本发明实施方式9的、表示进行通常动作时的集成电路结构的方块 图。图46是涉及本发明实施方式9的、表示进行自行修复动作时的集成电路状态的方 块图。图47是涉及本发明实施方式10的、表示进行通常动作时的集成电路结构的方块 图。图48是涉及本发明实施方式10的、表示进行自行修复动作时的集成电路状态的 方块图。图49是涉及本发明实施方式11的、表示进行通常动作时的集成电路结构的方块 图。图50是涉及本发明实施方式11的、表示进行自行修复动作时的集成电路状态的 方块图。图51是涉及本发明实施方式12的、表示进行通常动作时的集成电路结构的方块 图。图52是涉及本发明实施方式12的、表示进行自行修复动作时的集成电路状态的 方块图。图53是表示现有技术中的液晶驱动用半导体集成电路结构的方块图。图54是表示现有例中具备移位寄存器、锁存电路、保持电路以及输出电路的液晶 驱动用半导体集成电路的具体结构的方块图。图55是表示现有技术中的液晶驱动用半导体集成电路的动作的时序图。图56是表示现有技术中的液晶驱动用半导体集成电路结构的方块图。图57是具备指示用电路、锁存电路、保持电路的液晶驱动用半导体集成电路的具 体结构的图。
图58是表示指示用电路结构的图。
图59是表示指示用电路动作的时序图。
[附图标记说明]
1_1 1_20 运算放大器(比较单元)
2a、2b开关
3_1 3_20 判定电路(判定单元)
4_1 4_20 判定标记
5_1 5_20 上拉电路/下拉电路
10集成电路(驱动电路)
20,20'>20"移位寄存器(选择单元)
11_1 ‘11_24 输出电路(输出部)
DAC_1 ‘ DAC_18数模转换器
DF_1DF_27 D-触发器
DLA_1 ‘ DLA_19锁存电路
DLA_R1 DLA_R8锁存电路
DLA_G1 DLA_G8锁存电路
DLA_B1 DLA_B8锁存电路
DLB_1 ‘-DLB_19保持电路
DLB_R1 DLB_R8保持电路
DLB_G1 DLB_G8保持电路
DLB_B1 DLB_B8保持电路
OUTl0UT18 输出端子(输出端子、子输出端子)
SffAl ‘SWA28 开关
SffBl .SffB 18 开关
具体实施例方式下面参照附图对本发明进行详细说明，然而本发明的范围并不受这些说明约束， 对于以下的例示以外，也可以在不损害本发明的主旨的范围中适当地变更而实施。[实施方式1]以下，参照图1 图19对本发明的实施方式1进行说明。(自行修复电路的结构)首先，参照图1说明本实施方式所涉及的显示驱动用半导体集成电路(以下称“集 成电路”)10的结构。另外，为了便于说明，作为示例，集成电路10采用的是，使用相当于图 53所示出的，作为现有例进行说明的具有18个输出的集成电路，当然，集成电路10的输出 并不局限于18个。图1是表示进行通常动作时的集成电路10(驱动电路)的结构的方块图。如图 1所示，集成电路10包括液晶驱动用信号输出端子OUTl 0UT18(以下简称输出端子 OUTl 0UT18，统称时称为输出端子OUT) ；D-触发器_1 D-触发器_19(以下简称DF_1 DF_27,统称时称为DF)；锁存电路DLA_1 DLA_18与备用的锁存电路DLA_19 (以下，统称包含备用的所有锁存电路时称为锁存电路DLA)；保持电路DLB_1 DLA_18与备用的保持 电路DLB_19(以下，统称包含备用的所有保持电路时称为保持电路DLB)；输出电路11_1 11_18与备用的输出电路11_19(以下，统称包含备用的所有输出电路时称为输出电路11)； 18个开关SWAl SWA18(以下，统称时称为开关SWA) ；18个开关SWBl SWB18(以下，统 称时称为开关SWB)。另外，集成电路10是，通过各输出端子OUT来驱动显示装置所具备的 图像信号线的电路，集成电路10也可以包含在显示装置中。各DF串联连接而构成移位寄存器20 (选择单元)。从而，该移位寄存器20，根据 从SP信号线以及CLK信号线输入的启动脉冲信号(以下称SP信号)以及时钟信号(以下 称CLK信号)，从各DF向各锁存电路DLA依次输出脉冲信号，并选择用于获取灰阶数据的锁 存电路DLA。在此，各锁存电路DLA，根据的脉冲信号(以下称选择信号)被依次输入的动作， 同步于该选择信号的输入定时，通过DATA信号线依次获取对应于各输出端子OUT的灰阶数 据。各锁存电路DLA将获取的灰阶数据输出给分别与其相连接的保持电路DLB。各保持电 路DLB对被输出的灰阶数据进行保持后，将基于来自LS信号线的数据负载信号(以下称LS 信号)而保持的灰阶数据，输出给分别连接的各输出电路11。输出电路11分别包括将灰阶数据转换成灰阶电压信号的DAC(Digital Analog Converter ；数模转换器)电路(未图示)；具有缓冲电路功能的运算放大器(未图示)；对 输出电路的动作的良好与否进行判定的判定电路；以及，表示由判定电路判定出的动作的 良好与否的判定标记。各输出电路11输出表示自电路是否良好的Flag。举1个输出电路11为例，当输 出电路11_1发生不良时，该输出电路11_1输出表示为“1”的Flagl，当输出电路11_1正常 时，该输出电路11_1则输出表示为“0”的Flagl。同样地，输出电路11_2 10_18也会分 别输出表示自电路的良好与否的Flag2 FlaglS。另外，关于判定每个输出电路的动作是 否良好的电路结构以及判定动作，将在后文中说明。如图1所示，开关SWAl SWA18是用于切换各DF的输入对象的开关，该开关 SffAl SWA18的各自的切换由各输出电路11输出的Flagl Flagl8的值所控制。具体地 说，当来自第i个输出电路ll_i的Flagi为“1”时，将第i+Ι个DF_i的输入对象作为第i 个DF_i的输入，当Flagi为“0”时，将第i+Ι个DF_i的输入对象作为第i个DF_i的输出。 另外，上述i是满足以下关系即1 < i < 18的整数，在下述说明中也一样。以开关SWA7为 例，开关SWA7被输出自输出电路11_7的Flag7的值所控制，当Flag7为“1”时，开关SWA7 将DF_8的输入连接到DF_7的输入上。另一方面，当Flag7为“0”时，开关SWA7将DF_8的 输入连接到DF_7的输出上。而且，如图1所示，开关SWBl SWB18(连接切换单元)用于切换各输出端子 OUTl 0UT18的连接对象，这些开关SWBl SWB18的各自的切换，由根据Flagl Flagl8 求得的Flag_Xl Flag_X18的值所控制。在此，Flag_Xl Flag_X18是，利用图1所示的 逻辑式，并通过未图示的控制电路所求得的。以下具体地说明开关SWB的动作。以逻辑或 (OR)的关系组合Flagl Flagi而成的Flag_Xi为“ 1”时，第i个开关SWBi将第i个输 出端子OUTi连接到第i+Ι个输出电路11」+1的输出上。另一方面，当Flag_Xi为“0”时， 第i个开关SWBi将第i个输出端子OUTi连接到第i个输出电路11」的输出上。以开关SWB7为例，在开关SWB7被Flag_X7的值所控制，且Flag_X7为“ 1 ”时，开关SWB7将输出端 子0UT7连接到输出电路11_8的输出上。另一方面，在Flag_X7为“0”时，开关SWB7将输 出端子0UT7连接到输出电路11_7的输出上。另外，在图1示出的集成电路10中，锁存从外部输入的灰阶数据的锁存电路 DLA_1 DLA_18以及保持电路DLB_1 DLB_18，对于1个输出端子OUT，各分别是1个电 路，然而，被输入的灰阶数据为6比特时各自需要6个电路，8比特时各自需要8个电路。另 外，在本实施方式中，考虑到说明的简洁化，锁存电路DLA以及保持电路DLB，对于1个输出 端子OUT分别是一个电路。(通常动作)其次，说明在集成电路10中未出现不良输出电路时的动作，即通常的动作。未出现不良的输出电路时，输出电路11_1 11_18中的Flag_l Flag_18均为 “0”。从而，以逻辑或的关系组合Flagl Flagl8而成的Flag_Xl FlagX18也均为“0”。 因此，集成电路10中的开关SWAl SWA18以及开关SWBl SWB18的均具有如图1所示的 连接，集成电路10形成为图54所示的与现有技术中的电路相同的结构。以下，参照图2说明集成电路10的通常动作。图2是集成电路10中未出现不良 的输出电路时表示其动作的时序图。首先，在DF_1的输入部D中，有表示集成电路10的动作开始的“H”的SP信号输 入。DF_1在CLK信号的上升沿获取SP信号的值“H”，并从自身的输出部Q输出“H”的选择 信号。如图2所示，在CLK信号的其次的上升沿中，SP信号会变成“L”，因此，DF_1的输出 部Q也会变成“L”。另夕卜，在图2中，将DF_1 DF_18的各自的选择信号表示为Q(DF_1) Q(DF_18)。各DF的输出部Q连接在下一级DF的输入部D上，DF_1乃至DF_18构成移位寄存 器20。即，在来自DF_1的选择信号Q(DF_1)变成“L”之前，在CLK信号的下降沿，由DF_2 输出“H”的Q(DF_2)，其后Q(DF_1)变成“L”。同样在DF_2 DF_18中也进行此种动作处 理，如图2所示，各DF同步于CLK信号的下降沿向分别连接在自身的输出部Q上的各个锁 存电路DLA依次输出选择信号。其次，锁存电路DLA_1将来自DLA_1的选择信号输入至栅极端子Q上。锁存电路 DLA_1，在其栅极部G中被输入“H”的期间，通过自电路的输入部D获取灰阶数据，并将获取 的灰阶数据通过自电路的输出部Q而输出给保持电路DLB_1。在此，锁存电路DLA_1保持被 输入的选择信号的下降沿时刻的灰阶数据D1，在被输入的选择信号变成“L”之后，也将所 保持的灰阶数据Dl通过输出部Q输出给保持电路DLB_1。另外，CLK信号以及灰阶数据相 互进行同步，集成电路10中，按照每个CLK信号的下降沿，依次有与各输出端子OUT对应的 灰阶数据输入。另外，图2所示的灰阶数据Dl D18是，分别与输出端子OUTl 0UT18的 各个端子相对应的灰阶数据。并且，在图2中，将各锁存电路DLA的输出部Q的输出表示为 Q(DLA_1) Q(DLA_18)。而且，锁存电路DLA_2 DLA_18与锁存电路DLA_1相同，在被输入自DF_2 DF_18 的各选择信号成为“H”的期间，通过DATA信号线，依次获取各灰阶数据D2 D18，选择信号 变成“L”之后，也将所获取的各灰阶数据D2 D18输出给分别与其连接的保持电路DLB。 此时，保持电路DLB_2 DLB_18的输入部D中，输入有由各锁存电路DLA输出的各灰阶数
23据Dl D18。另外，在图2中，将锁存电路DLA_1 DLA_18通过个输出部Q输出的信号表 示为 Q(DLA_1) Q(DLA_18)。另外，图2中未表示上述动作之后的动作，简单地说，所有的锁存电路DLA分别获 取灰阶数据Dl D18之后，集成电路10向各保持电路DLB的栅极部G输出“H”的LS信号。 各保持电路DLB在有“H”的LS信号被输入时，将输入到自电路的输入部D中的各灰阶数据 Dl D8输出给各输出部Q。由此，输出电路11_1 11_18中被输入由锁存电路DLA_1 DLA_18依次获取的各灰阶数据Dl D18。而且，输出电路11_1 11_18分别将被输入的 灰阶数据Dl D18转换成灰阶电压，缓冲转换的灰阶电压，并将对应于灰阶数据Dl D18 的灰阶电压分别输出至输出端子OUTl 0UT18中。另外，通过CLK信号或者LS信号的输入，作为备用电路的DF_19、锁存电路 DLA_19、保持电路DLB_19也进行动作。然而，输出电路11_19不与输出端子OUTl 0UT18 中的任意一个端子相连接，对来自输出端子OUTl 0UT18的输出波形不产生影响。因此， 在上述说明中，省略了作为备用电路的DF_19、锁存电路DLA_19、保持电路DLB_19的动作的 说明。(自行修复动作)以下，参照图3以及图4，说明集成电路10中的输出电路11_7发生异常，且Flag7 被该输出电路11_7所具备的判定电路设定为“1”时的动作，即自行修复动作。图3是涉及 本实施方式的、表示进行自行修复动作时的集成电路10的结构的图，图4是表示集成电路 10中出现不良输出电路时的动作的时序图。首先，如图3所示，在集成电路10中，输出电路11_7发生不良，Flag7被设定为 “1”。而且，根据逻辑或的关系(参照图l)，Flag_Xl Flag_X6为“0”，组合Flag7而成的 Flag_X7 Flag_X18 为 “ 1 ”。由于Flag_Xl Flag_X6为“0”，因此开关SWAl SWA6以及开关SWBl SWB6进 行与已说明的通常动作相同的动作。从而，在此省略说明DF_1 DF_6、锁存电路DLA_1 DLA_6、保持电路DLB_1 DLB_6以及输出电路11_1 11_6中的动作。另一方面，由于Flag7被设定为“1”，因此，SWA7将DF_8的输入部D的连接对象 从DF_7的输出部Q切换为DF_6的输出部Q。如图4所示，通过进行SWA7的切换，DF_7以 及DF_8在同一时刻，也就是说，同步于灰阶数据D7的输入定时，分别向的锁存电路DLA_7 以及DLA_8输出选择信号。由此，锁存电路DLA_7以及DLA_8共同获取灰阶数据D7。而 且，DF_9 DF_19分别同步于灰阶数据D8 D18的输入定时，将选择信号输出给锁存电路 DLA_9 DLA_19。由此，锁存电路DLA_9获取灰阶数据D8，锁存电路DLA_10获取灰阶数据 D9，以此类推，锁存电路DLA_11 DLA_19分别获取灰阶数据DlO D18。S卩，与进行通常动 作时的情况相比，锁存电路DLA_8 DLA_19分别获取错开了一个级的灰阶数据D7 D18。 另外，在图4中，把来自各DF的选择信号表示为Q (DF_1) Q (DF_19)，把来自各锁存电路 DLA的输出部的输出表示为Q(DLA_1) Q(DLA_18)。而且，由于Flag_X7是“1”，因此，开关SWB7将输出端子0UT7的连接对象从输出 电路11_7的输出切换为输出电路11_8的输出。从而，输出自不良的输出电路11_7的灰 阶电压不会输出到任何输出端子OUT上。并且，输出端子0UT7上被输入有来自输出电路 11_8的与灰阶数据D7相对应的灰阶电压。并且，由于Flag_X8 Flag_X18为“1”，因此，开关SWB8 18分别对输出端子0UT8与输出电路11_9进行连接，对输出端子0UT9与输出 电路11_10进行连接，以此类推，分别在输出端子0UT10 输出端子0UT18上连接输出电路 11_11 11_19。结果，分别对应于灰阶数据Dl D18的灰阶电压将分别被输出至输出端 子 OUTl 0UT18 上。如以上说明，检测出了输出电路11、锁存电路DLA以及保持电路DLB的不良时，切 换各DF的输入部D的连接对象的同时，还切换输出电路11_1 11_19与输出端子OUTl 0UT18的连接，以此断开被判定为不良的输出电路11、锁存电路DLA以及保持电路DLB，而 且，通过依次移位到正常的电路上，并增设备用电路来实现可进行自行修复的结构。(输出电路的故障检测)以下，说明对集成电路10中的输出电路11_1 11_18进行故障检测的方法。该 故障的检测方法是，在输出电路11_1 11_18各自所具备的运算放大器中，通过对作为基 准的电压与由输出电路11_1 11_18各自具备的DAC电路所输出的电压进行比较来进行 的。输出电路11_1 11_18的故障的检测方法包括“第1故障检测方法”以及“第2故障 检测方法”，所谓“第1故障检测方法”是，比较由备用输出电路11_19具备的DAC电路所输 出的电压与由输出电路11_1 11_18各自具备的DAC电路所输出的电压来进行判断的方 法，所谓“第2故障检测方法”是，相互比较由输出电路11_1 11_18各自具备的DAC电路 所输出的电压来进行判断的方法。(第1故障检测方法)以下，参照图5 图12，对比较由备用输出电路11_19具备的DAC电路所输出的电 压与由输出电路11_1 11_18各自具备的DAC电路所输出的电压来进行判断的第1故障 检测方法进行说明。图5中表示的是，使用备用的输出电路11_19对通常的输出电路11_1 11_18中 的故障进行检测的结构。在图5中，由DAC_1、运算放大器1_1、开关2、2b、判定电路3_1、 判定标记4_1以及上拉/下拉电路5_1所构成的电路块对应于图1的输出电路11_1 ；由 DAC_2、运算放大器1_2、开关2、2b、判定电路3_2、判定标记4_2以及上拉/下拉电路5_2所 构成的电路块对应于图1的输出电路11_2 ；由DAC_3、运算放大器1_3、开关2、2b、判定电路 3_3、判定标记4_3以及上拉/下拉电路5_3所构成的电路块对应于图1的输出电路11_3 ； 由DAC_19以及运算放大器1_19所构成的电路块对应于图1的备用的输出电路11_19。图5所示的电路作为图1中进行自行修复动作的集成电路10的一部分结构而被 装配到集成电路10中，而各输出电路11则连接到可切换相邻2个输出电路的输出的开关 上。例如，输出端子OUTl连接到可切换输出电路11_1以及输出电路11_2的输出的开关上； 输出端子0UT2连接到可切换输出电路11_2以及输出电路11_3的输出的开关上。另外，为了便于说明，在图5中只表示了输出电路11_1 11_3以及备用的输出 电路11_19，但是故障的检测是对所有通常的输出电路11_1 11_18进行的，各输出电路 11_1 11_18也具备与输出电路11_1 11_3相同的电路。集成电路10具备锁存电路DLA_1 DLA_3、保持电路DLB_1 DLB_3、输出电路 11_1 11_3以及开关2a与2b。而且，集成电路10还具备作为备用电路的锁存电路DLA_19、 保持电路DLB_19以及输出电路11_19。锁存电路DLAl DLA_3中， 过DATA信号线有分别对应于输出端子OUTl 0UT3的灰阶数据被输入。而且，灰阶数据通过保持电路DLB_1 DLB_3输入到输出电路11_1 11_3中，并在输出电路11_1 11_3中从数字灰阶数据转换成灰阶电压信号。而且，多个开关2a根据test信号切换成ON或OFF，多个开关2b根据test信号切 换成ON或OFF。另外，开关2a以及2b在有“H”的信号输入时成为0N，在有“L”的信号输 入时成为OFF。(不进行不良判定时的动作)以下，继续参照图5，对不进行不良判定时的动作，即显示装置输出灰阶电压的、进 行显示驱动时的通常动作进行说明。进行通常动作时，test信号为“L”，testB信号为“H”。此时，开关2a处于OFF状 态，开关2b处于ON状态。由此，锁存电路DLA_1 DLA_3中有来自DF_1 DF_3的选择信 号输入，锁存电路DLA_19中有来自DF_19的选择信号输入。锁存电路DLA_1 DLA_19，同步于被输入的选择信号，并通过DATA信号线从灰阶 数据的输入端子获取对应于自电路的灰阶数据。保持电路DLB_1 DLB_19基于LS信号输 出锁存电路DLA_1 DLA_19所获取的灰阶数据。其后，DAC_1 DAC_19分别从保持电路DLB_1 DLB_19那里接收灰阶数据。之后， DAC_1 DAC_19将数字灰阶数据转换成灰阶电压，并输出到运算放大器1_1 1_19的正 极性输入端子中。在此，由于开关2b处于ON状态，因此，运算放大器1_1 1_19的输出会 负反馈到自装置的负极性输入端子中。由此，运算放大器1_1 1_19作为电压跟随器进行 动作。从而，针对来自DAC_1 DAC_19的灰阶电压，运算放大器1_1 1_19起到缓冲器的 作用，并将输入到自装置的正极性输入端子中的灰阶电压输出到对应的输出端子OUTl OUT 19 中。根据以上说明，将包含串联连接在每个输出端子OUT上的锁存电路DLA与保持电 路DLB与DAC与运算放大器的电路块作为输出电路块(图像信号输出部)的情况下，各输 出电路块的作用目的在于，将从灰阶数据的输入端子输入的灰阶数据转换为用于驱动显示 装置的灰阶电压，并将转换的灰阶电压通过输出端子OUT输出到显示装置中。(向动作确认测试的切换)切换向进行DAC_1 DAC_3的动作确认的动作确认测试时，将test信号设定为 “H”，将testB设定为“L”。首先，开关2a处于ON状态，备用的锁存电路DLA_19中会输入作 为动作确认测试用STR信号的TSTRl信号，锁存电路DLA_1 DLA_3中会输入作为动作确 认测试用STR信号的TSTR2信号。而且，运算放大器1_1 1_3的负极性输入端子上会输 入来自备用的DAC_19的灰阶电压。还有，开关2b处于OFF状态后，运算放大器1_1 1_3 的输出向自装置的负极性输入端子的负反馈被切断。其结果，运算放大器1_1 1_3成为 对来自串联连接于自装置的正极性输入端子上的DAC_1 DAC_3的输出电压与来自作为备 用DAC电路的DAC_19的输出电压进行比较的比较器。此外，test信号以及testB信号是由控制电路(未图示)所输出的，该控制电路 可进行动作确认测试的切换，以及对动作确认测试的动作进行控制。而且，该控制电路也是 在动作确认测试中对通过DATA信号线输入的灰阶数据以及LS进行控制的电路。并且，该 控制电路可以是与控制通常动作中的灰阶数据、LS信号、CLK信号的控制电路相同的电路， 也可以是不同的电路。
(第1故障检测方法的动作确认测试1)以下，参照图6说明动作确认测试的第1个过程。图6是说明第1故障检测方法 中第1个过程的流程图。如上所述，图5中只示出了输出电路11_1 11_3以及备用的输出电路11_19，但 故障的检测是针对图1所示的所有通常的输出电路11_1 11_18进行的。下面，说明一下 进行输出电路11_1 11_18所包含的DACl DAC18的不良判定，并检测输出电路11_1 11_18的故障的方法。另外，图1所示的输出电路11_1 11_18分别由运算放大器1_1 1_18、判定电 路3_1 3_18、判定标记4_1 4_18以及上拉/下拉电路5_1 5_18所构成。在图6所示的步骤S21(以下简称“S21”)中，将test信号设定为“H”，将testB 设定为“L”。如上所述，从S21开始，运算放大器1_1 1_18起到比较器的作用。接着，在S22中，对未图示的控制电路所具备的计数器m进行初始化使之对零。而 且，控制电路激活TSTRl信号，并通过DATA信号线将计数器m的值所对应的m级的灰阶数 据，即在此是0级的灰阶数据，导入至备用的锁存电路DAL_19中。并且，控制电路激活TSTR2 信号，并通过DATA信号线将对计数器m的值进行加1计数所获得的m+1级的灰阶数据，即 在此是1级的灰阶数据，保存至锁存电路DLA_1 DLA_18中。接着，备用的保持电路DLB_19基于LS信号从锁存电路DAL_19中获取0级的灰阶 数据。并且，DAC_19从保持电路DLB_19输入灰阶数据，并将0级的灰阶电压输出到运算放 大器1_1 1_18的负极性输入端子中(S23)。另一方面，保持电路DLB_1 DLB_18基于 LS从锁存电路DLA_1 DLA_18获取1级的灰阶数据。并且，DAC_1 DAC_18从保持电路 DLB_1 DLB_18输入灰阶数据。DAC_1 DAC_18向串联连接于自电路上的各运算放大器 1_1 1_18的正极性输入端子输出1级的灰阶电压(S23)。另外，本发明的集成电路是输 出η级的灰阶电压的电路，0级的灰阶电压是最低的电压值，灰阶η的灰阶电压是最高的电 压值。接着，运算放大器1_1 1_18对输入到正极性输入端子上的来自DAC_1 DAC_18 的灰阶电压与输入到负极性输入端子上的来自DAC_19的灰阶电压进行比较(S24)。具体 地，运算放大器1_1 1_18向自身的正极性输入端子输入1级的灰阶电压，向自身的负极 性输入端子输入0级的灰阶电压。在此，DAC_1 DAC_18处于正常时，由于1级的灰阶电 压高于0级的灰阶电压，因此，运算放大器1_1 1_18输出“H”电平的信号。此时，若运算 放大器1_1 1_18的输入是“L”电平的信号，则DAC_1 DAC_18为不良电路。接着，判定电路3_1 3_18输入来自运算放大器1_1 1_18的输出信号，并对被 输入的信号的电平与自电路所存储的预期值进行比较。另外，判定电路3_1 3_18所存储 的预期值是由控制电路提供的。在该动作确认测试1中，判定电路3_1 3_18把预期值作 为“H”电平进行存储。此时，当从运算放大器1_1 1_18输入的信号与存储于判定电路3_1 3_18中 的预期值相同且为“H”电平时，判定电路3_1 3_18将判定DAC_1 DAC_18为正常电路。 另一方面，当从运算放大器1_1 1_18输入的信号为“L”电平时，判定电路3_1 3_18将 判定DAC_1 DAC_18为不良电路，并向判定标记4_1 4_18输出“H”标记。在有判定电 路3_1 3_18所输出的“H”标记输入时，判定标记4_1 4_18将被输入的“H”标记存储到自装置的内部存储器中(S25)。另外，也可以是判定电路3_1 3_18输入来自运算放大器1_1 1_18的输出信 号，在被输入的信号为“H”电平时，向判定标记4_1 4_18输出“L”标记；在被输入的信号 为“L”电平时，向判定标记4_1 4_18输出“H”标记。这种情况下，判定标记4_1 4_18 只要从判定电路3_1 3_18中被输入过一次“H”标记，则在其后即使判定电路3_1 3_18 输入“L”标记，判定标记4_1 4_18也会继续保持“H”标记。而且，在被判断为不良，且判 断指示器4_1 4_18成为“H”时，也可以不进行之后的判定动作。其后，控制电路判定计数器m的值是否为n-l(S26)。在计数器m的值为n_l以下 时，对计数器m的值进行加1计数，并重复进行S23 S25步骤直到m值达到n_l为止。另 外，这里的η是可以由集成电路10输出的灰阶数。(第1故障检测方法的动作确认测试2)以下，参照图7说明动作确认测试的第2个过程。图7是涉及第1故障检测方法 的、说明动作确认测试的第2个过程的流程图。首先，在动作确认测试1中，通常输入到运算放大器1_1 1_18的正极性输入端 子上的灰阶电压比输入到负极性输入端子上的灰阶电压高，因此，在发生对DAC19只输出 低电压的故障或者对DAC_1 DAC_18只输出高电压的故障时，判定电路3_1 3_18就会 输出表示正常的“L”标记。从而，在动作确认测试2中进行动作确认时，使输入到运算放大器1_1 1_18的 正极性输入端子的灰阶电压低于输入到负极性输入端子的灰阶电压。首先，动作确认测试1终止后，对计数器m的值进行初始化使其对零(S31)。其次， 控制电路激活TSTRl信号，并通过DATA信号线，将计数器m的值加1计数所获得的m+1级 的灰阶数据，即在此是1级的灰阶数据，导入至备用的锁存电路DLA_19中。并且，控制电路 激活TSTR2信号，并通过DATA信号线，将对计数器m所对应的m级的灰阶数据，即在此是0 级的灰阶数据，导入至锁存电路DLA_1 DLA_18中。 在此，与动作确认测试1的S23相同，DAC_19通过保持电路DLB_19输入锁存电路 DLA_19所保存的灰阶数据。并且，DAC_19将被输入的灰阶数据所对应的m+1级的灰阶电 压，即在此是1级的灰阶电压，输出至运算放大器1_1 1_18的负极性输入端子中。另一 方面，DAC_1 DAC_18通过保持电路DLB_1 DLB_18输入锁存电路DLA_1 DLA_18所保 存的灰阶数据。并且，DAC_1 DAC_18将被输入的灰阶数据所对应的m级的灰阶电压，即 在此是0级的灰阶电压，输出至串联连接于自身上的运算放大器1_1 1_18的正极性输入 端子中(S32)。接着，运算放大器1_1 1_18，对被输入到正极性输入端子中的来自DAC_1 DAC_18的0级的灰阶电压与被输入到负极性输入端子中的来自DAC_19的1级的灰阶电压 进行比较(S33)。此时，若DAC_1 DAC_18为正常，则由于1级的灰阶电压高于0级的灰阶 电压，因此，运算放大器1_1 1_18输出“L”标记的信号。此时，若运算放大器1_1 1_18 输出的是“H”电平的信号，则DAC_1 DAC_18为不良电路。接着，判定电路3_1 3_18对来自运算放大器1_1 1_18的输出信号的电平与 存储于自电路中的预期值进行比较。在该动作确认测试1中，判定电路3_1 3_18将预期 值作为“L”电平进行存储。此时，当从运算放大器1输入的信号与存储于判定电路3_1 3_18中的预期值相同且为“L”电平时，判定电路3_1 3_18将判定DAC_1 DAC_18为正 常电路。另一方面，当从运算放大器1_1 1_18输入的信号为“H”时，判定电路3_1 3_18 将判定DAC_1 DAC_18为不良电路，并向判定标记4_1 4_18输出“H”标记。在有判定 电路3_1 3_18所输出的“H”标记输入时，判定标记4_1 4_18将被输入的“H”标记存 储到自装置的内部存储器中(S34)。之后，重复进行S33 S34步骤直到m的值达到n-1为 止(S35，S36)。(第1故障检测方法的动作确认测试3)以下，参照图8说明动作确认测试的第3个过程。图8是涉及第1故障检测方法 的、说明动作确认测试的第3个过程的流程图。在DAC_1 DAC_18中，发生输出为断路的故障时，运算放大器1_1 1_18会持续 保持根据执行完了的确认测试的，输入到运算放大器1_1 1_18中的灰阶电压，因此在动 作确认测试1以及2中有时会检测不出故障。从而，在动作确认测试3中，在运算放大器 1_1 1_18的正极性输入端子上连接了上拉/下拉电路5_1 5_18。由此，在DAC_1 DAC_18的输出处于断路状态时，可以向运算放大器1_1 1_18的正极性输入端子输入 低电压。其结果，在DAC_1 DAC_18的输出处于断路状态的情况下，换句话说，不存在自 DAC_1 DAC_18的输出的情况下，能够防止运算放大器1持续保持根据执行完了的确认测 试的，输入到运算放大器1中的灰阶电压的情况。动作确认测试3的具体过程如8所示。即，首先，对计数器m进行初始化使其对零 (S41)。其次，上拉/下拉电路5_1 5_18对运算放大器1_1 1_18的正极性输入端子进 行下拉(S42)。之后的S43 S47步骤，与上述已说明的动作确认测试1的S23 S27步骤 相同，在此就省略其说明。如以上所述，通过对运算放大器1_1 1_18的正极性输入端子进行下拉，并进行 动作确认测试1，在DAC_1 DAC_18的输出处于断路状态的情况下，运算放大器1_1 1_18 输出“L”电平的信号。其结果，判定电路3_1 3_18根据被输入的“L”电平的信号判定 DAC_1 DAC_18中存在故障，并由判定标记4_1 4_18存储“H”标记。(第1故障检测方法的动作确认测试4)以下，参照图9说明动作确认测试的第4个过程。图9是涉及第1故障检测方法 的、说明动作确认测试的第4个过程的流程图。动作确认测试4与动作确认测试3 —样，也是为了对应DAC_1 DAC_18的输出处 于断路状态时的故障而进行的。如同图所示，首先对计数器m进行初始化使其对零(S51)。 其次，上拉/下拉电路5_1 5_18对运算放大器1_1 1_18的正极性输入端子进行上拉 (S52)。之后的S53 S57步骤，与上述已说明的动作确认测试2的S32 S36步骤相同， 在此就省略其说明。如以上所述，通过对运算放大器1_1 1_18的正极性输入端子进行上拉，并进行 动作确认测试2，在DAC_1 DAC_18的输出处于断路状态的情况下，运算放大器1_1 1_18 输出“H”电平的信号。其结果，判定电路3_1 3_18根据被输入的“H”电平的信号判定 DAC_1 DAC_18中存在故障，并由判定标记4_1 4_18存储“H”标记。(第1故障检测方法的动作确认测试5)以下，参照图10说明动作确认测试的第5个过程。图10是涉及第1故障检测方
29法的、说明动作确认测试的第5个过程的流程图。在DAC_1 DAC_18中，自装置中相邻的2个灰阶有时会发生所谓短路的故障。若 相邻的2个灰阶发生短路，则DAC_1 DAC_18会输出短路的2个灰阶的中间电压。发生这 种故障时，DAC_1 DAC_18所输出的灰阶电压与正常情况相比，不会错开1灰阶以上的电 压。从而，在动作确认测试1 4中，无法检测出这种故障。对此，动作确认测试5的目的 在于，检测出这种DAC_1 DAC_18中的相邻的2个灰阶的短路。如同图所示，控制电路首先对计数器m进行初始化使其对零(S61)。其次，激活 TSTRl以及TSTR2，并通过DATA信号线由锁存电路DLA_19以及锁存电路DLA_1 DLA_18 输入m级的灰阶数据，即在此是0级的灰阶数据。接着，DAC_19以及DAC_1 DAC_18通过 保持电路DLB_19以及保持电路DLB_1 DLB_18，从锁存电路DLA_19以及DLA_1 DLB_18 获取0级的灰阶数据。并且，DAC_19以及DAC_1 DAC_18向运算放大器1_1 1_18的正 极性输入端子以及负极性输入端子输出0级的灰阶电压(S62)。接着，通过开关(未图示)，使各个运算放大器1_1 1_18的正极性输入端子与负 极性输入端子短路。另外，在动作确认测试1以及2中，判定DAC_1 DAC_18未发生故障 的情况下，输入到正极性输入端子与负极性输入端子上的灰阶电压之差不会有1灰阶以上 的电压差。从而，通过短路正极性输入端子与负极性输入端子，不会发生有大电流流过的问题。在此，在各个运算放大器1_1 1_18中，通过短路正极性输入端子与负极性输入 端子，运算放大器1_1 1_18中的2个输入端子上会输入有相同的灰阶电压。此时，由于 运算放大器1_1 1_18原本具有输入输出的偏置电压，因此，即使自身的2个输入端子上 输入有相同的灰阶电压，运算放大器1_1 1_18的输出也会是“H”或“L”中的一个。判定 电路3_1 3_18把运算放大器1_1 1_18的正极性输入端子与负极性输入端子短路时的 运算放大器1_1 1_18的输出电平作为预期值进行存储(S63)。接着，使开关(未图示)处于OFF状态，以此解除运算放大器1_1 1_18的正极 性输入端子与负极性输入端子的短路。此时，运算放大器1_1 1_18的正极性输入端子上 输入有来自DAC_1 DAC_18的0级的灰阶电压，负极性输入端子上输入有来自DAC_19的 0级的灰阶电压。此时，若DAC_19以及DAC_1 DAC_18中不存在不良电路，则运算放大器 1_1 1_18的输出便与S63中由判定电路3_1 3_18所存储的预期值的输出相同。从而， 判定电路3_1 3_18对来自运算放大器1_1 1_18的输出与存储于自电路中的预期值进 行比较(S64)。在来自运算放大器1_1 1_18的输出值与预期值不同时，判定电路3_1 3_18向判定标记4_1 4_18输出“H”标记(S65)。接着，通过开关(未图示)切换运算放大器1_1 1_18的输入，使得向运算放大 器1_1 1_18的正极性输入端子输入来自DAC_19的灰阶电压，且向其负极性输入端子输 入来自DAC_1 DAC_18的灰阶电压(S66)。在此，进行与S64相同的处理(S67)。在S67 中，在来自运算放大器1_1 1_18的输出值与存储于判定电路3_1 3_18中的预期值不同 时，判定电路3_1 3_18向判定标记4_1 4_18输出“H”标记(S68)。如以上说明，通过 切换正极性输入端子与负极性输入端子，不管判定电路3_1 3_18所存储的预期值是“H” 电平还是“L”电平，均能检测DAC_1 DAC_18的故障。对计数器m的值进行加1计数并重复进行上述S62 S68步骤，直到计数器m的
30值达到 n(S69，S70)。(涉及第1故障检测方法的自行修复)以下，参照图11说明判定标记4_1 4_18中存储有“H”标记时的修复，换句话说， 在上述动作确认测试1 5中由判定电路3_1 3_18判定出DAC_1 DAC_18中出现故障 时的修复。图11是说明通过上述的自行修复单元进行自行修复动作时的过程的流程图。在判定出DAC_1 DAC_18中存在不良时，判定电路3_1 3_18向判定标记4_1 4_18输出“H”标记。并且，判定标记4_1 4_18输入来自判定电路3_1 3_18的“H”标 记，并将其存储到自装置的内部。此时，控制电路检测判定标记4_1 4_18是否存储了 “H” (S71)。控制电路检测出判定标记4_1 4_18中未存储有“H”时，转移进行S75的处 理。另一方面，控制电路检测出判定标记4_1 4_18存储有“H”时，确认分别存储于判定 标记4_1 4_18中的“H”标记个数。此时，判定标记4_1 4_18中所存储的“H”标记为 多个时，转移进行S73的处理。另一方面，判定标记4所存储的“H”标记为1个时，转移进 行S74的处理(S72)。在S74中，使存储有“H”标记的判定标记4_1 4_18所对应的DAC_1 DAC_18 处于无效状态，进行修复整个输出电路的处理(S74)。具体地说，判定标记4_1 4_18分别 将各自所存储的标记作为Flagl FlaglS输出给开关SWAl SWA18的同时，还输出给求 出Flag_Xl Flag_X18的控制电路。下面说明一下S73的处理。判定标记4_1 4_18所存储的“H”标记个数为多个时， 随机推测备用的DAC_19为不良。从而，在S73中，控制电路使存储在判定标记4_1 4_18 中的标记全部变成“L”，并转移进行S75的处理。接着，在S71中判定为NO时，进行S73的 处理之后，或者进行S74的处理之后，控制电路将test信号切换为“L”，将testB信号切换 为“H”，并转移进行通常动作(S75)。以下，参照图12说明从搭载有集成电路10的显示装置接通电源起到进行动作确 认测试，并直到进行通常动作为止的过程。图12是说明从显示装置接通电源起到进行动作 确认测试并转移进行通常动作为止的处理过程的流程图。如同图所示，首先，对显示装置接通电源后，通过进行集成电路10的初始化，所有 判定标记4_1 4_18中的标记成为“L”标记(S81)。其次，控制电路使test信号成为“H”， 使testB信号成为“L”，并切换集成电路10处于动作确认测试的状态(S82)。接着，控制电 路以及集成电路10进行上述的动作确认测试(S83)。而且，控制电路确认所有的动作确认 测试1 5是否已终止，当存在不良电路时则进行自行修复，并转移到通常动作中(S84)。(第2故障检测方法)以下，参照图13 图19说明对输出自输出电路的电压相互进行比较而进行不良 判断的“第2故障检测方法”。另外，关于第2故障检测方法的说明，在此仅说明不同于第1 故障检测方法的内容，即省略重复内容的说明。首先，对第1故障检测方法与第2故障检测方法的不同之处进行简单说明。第1 故障检测方法是，在运算放大器1_1 1_18中，对DAC_1 DAC_18的输出与备用的DAC_19 的输出进行比较。而第2故障检测方法是，把相互邻接的2个DAC作为一组，并在运算放大 器1_1 1_20中对相互邻接的DAC的输出进行比较的方法。图13是表示在输出电路11_1 11_20中以相互邻接的2个输出电路为一组进行故障检测的结构的图。在图13中，由DAC_1、运算放大器1_1、开关2、2b、判定电路3_1、判 定标记4_1以及上拉/下拉电路5_1所构成的电路块与图1所示的输出电路1相对应；由 DAC_2、运算放大器1_2、开关2、2b、判定电路3_2、判定标记4_2以及上拉/下拉电路5_2所 构成的电路块与图1所示的输出电路2相对应；由DAC_3、运算放大器1_3、开关2、2b、判定 电路3_3、判定标记4_3以及上拉/下拉电路5_3所构成的电路块与图1所示的输出电路3 相对应；由DAC_4、运算放大器1_4、开关2、2b、判定电路3_4、判定标记4_4以及上拉/下拉 电路5_4所构成的电路块与图1所示的输出电路4相对应；由DAC_19、运算放大器1_19、开 关2、2b、判定电路3A、判定标记4A以及上拉/下拉电路25A所构成的电路块与图1所示的 备用的输出电路11_19相对应。另外，图1中未示出锁存电路DLA_20、保持电路DLB_20以及输出电路20，但是， 在施行第2故障检测方法时，图1所示的集成电路10中包括由锁存电路DLA_20、保持电 路DLB_20以及输出电路11_20所构成的电路块。输出电路1_20包括DLC_20、运算放大器 1_20、开关2、2b、判定电路3B、判定标记4B以及上拉/下拉电路25B所构成。图13所示的电路作为图1所示的进行自行修复动作的集成电路10的一部分而 被编入其中，各输出电路连接到可对来自相邻的2个输出电路11的输出进行切换的开关 上，例如，输出端子OUTl连接到可切换输出电路1与输出电路2的输出的开关上，输出端子 0UT2连接到输出电路2与输出电路3的输出的开关上。另外，为了便于说明，在图13中，只示出了输出电路11_1 11_4以及备用的输出 电路11_19、11_20，但是故障的检测是针对所有通常的输出电路11_1 11_20进行的。集成电路10具备锁存电路DLA_1 DLA_4 ；保持电路DLB_1 DLB_4 ；输出电路 11_1 11_4 ；多个开关2a以及2b。而且，集成电路10还具备包含备用的锁存电路DLA19 以及DLA20、备用的保持电路DLB_19以及DLB_20、运算放大器1_19以及1_20、上拉/下拉 电路25A以及25B的输出电路11_19以及11_20。运算放大器1_1 1_20向自装置的正极性输入端子输入来自串联连接于自装置 上的DAC_1 DAC_20的输出。并且，运算放大器1_1 1_20向自装置的负极性输入端子输 入来自串联连接于与自装置相邻的运算放大器上的DAC_1 DAC_20的输出。具体地说，如 同图所示，运算放大器1_1将来自DAC_1的输出输入到自装置的正极性输入端子中，并将来 自DAC_2的输出通过开关2a输入到自装置的负极性输入端子中。相同地，运算放大器1_2 将来自DAC_2的输出输入到自装置的正极性输入端子中，并将来自DAC_1的输出通过开关 2a输入到自装置的负极性输入端子中。而且，在运算放大器1_19中，其将来自DAC_19的输出输入到自装置的正极性输入 端子中，并将来自DAC_20的输出通过开关2a输入到自装置的负极性输入端子中。并且，在 运算放大器1_20中，其将来自DAC_20的输出输入到自装置的正极性输入端子中，并将来自 DAC_19的输出通过开关2a输入到自装置的负极性输入端子中。(不进行不良判定时的动作)在集成电路10中的通常动作中，与第1故障检测方法相同，控制电路使test信号 为“L”，使testB信号为“H”。由此，DAC_1 DAC_18将输入自保持电路DLB_1 DLB_18的 灰阶数据转换成灰阶电压信号，并将其作为灰阶电压输出至运算放大器1_1 1_18的正极 性输入端子中。此时，由于开关2b处于ON状态，因此运算放大器1_1 1_18的输出成为向自装置的负极性输入端子的负反馈。由此，运算放大器1_1 1_18作为电压跟随电路进 行动作。从而，运算放大器1_1 1_18缓冲来自DAC_1 DAC_18的灰阶电压，并将其输出 给对应的各输出端子OUTl 0UT18。(动作确认测试的切换)进行集成电路10中的动作确认测试的切换时，控制电路使test信号成为“H”电 平，使testB信号成为“L”电平。首先，通过使开关2a处于ON状态，锁存电路DLA_19以 及奇数编号的锁存电路(锁存电路DLA_1、DLA_3)中将会输入TSTRl信号。而且，锁存电 路DLA_20以及偶数编号的锁存电路(锁存电路DLA_2、DLA_4)中将会输入TSTR2信号。 并且，通过使开关2a处于ON状态，奇数编号的运算放大器(运算放大器1_1、1_3)的负极 性输入端子中将会输入来自相邻的偶数编号的DAC(DAC_2、DAC_4)的输出，偶数编号的运 算放大器(运算放大器1_2、1_4)的负极性输入端子上将会输入来自相邻的奇数编号的 DAC(DAC_1、DAC_3)的输出。而且，通过使testB信号成为“L”电平，开关2b成为OFF。由此， 运算放大器1_1 1_4中自装置的输出向负极性输入端子的负反馈被阻断。其结果，运算 放大器1_1 1_4成为对串联连接于自装置上的DAC_1 DAC_4的输出与相邻的DAC_1 DAC_4的输出进行比较的比较器。(第2故障检测方法的动作确认测试1)以下，参照图14说明涉及第2故障检测方法的动作确认测试的第1个过程。图14 是涉及第2故障检测方法的、说明动作确认测试的第1个过程的流程图。如上所述，虽然图13中只表示了输出电路11_1 11_4以及备用的输出电路 11_19、11_20，但是进行故障的检测是针对图1所示的所有通常的输出电路11_1 11_18 所进行的。下面，说明对输出电路11_1 11_18所包含的DAC_1 DAC_18进行不良判定 并检测输出电路11_1 11_18的故障的方法。另外，图1所示的输出电路11_1 11_18分别包含运算放大器1_1 1_18、判定 电路3_1 3_18、判定标记4_1 4_18以及上拉/下拉电路5_1 5_18。首先，控制电路使test信号成为“H”电平，使testB信号成为“L”电平(SlOl)。 由此，运算放大器1_1 1_18作为比较器进行动作(S102)。接着，控制电路设定奇数编号 的判定电路(判定电路3_1、3_3、…)的预期值具有“L”电平。另一方面，控制电路设定偶 数编号的判定电路(判定电路3_2、3_4、…)的预期值具有“H”电平。接着，控制电路对自电路所具备的计数器m进行初始化使其对零(S103)。而且，控 制电路激活TSTRl，锁存电路DLA_19以及奇数编号的锁存电路(锁存电路DLA_1、DLA_3···) 通过DATA信号线输入m级的灰阶数据。还有，控制电路激活TSTR2，锁存电路DLA_20以及 偶数编号的锁存电路(锁存电路DLA_2、DLA_4、…)通过数据总线输入m+1级的灰阶数据 (S104)。在此，考虑计数器m的值为0的情况，奇数编号的运算放大器(1_1、1_3、···)从串 联连接于自装置上的奇数编号的DAC(DAC_1、DAC_3、…)向自装置的正极性输入端子输入0 级的灰阶电压。而且，奇数编号的运算放大器从相邻的偶数编号的DAC(DAC_1、DAC_3、…) 向自装置的负极性输入端子输入1级的灰阶电压。此时，与运算放大器1_1 1_18的2个 输入端子相连接的DAC_1 DAC_18为正常，则奇数编号的运算放大器1的输出为“L”。另 一方面，偶数编号的运算放大器从串联连接于自装置上的偶数编号的DAC向自装置的正极性输入端子输入1级的灰阶电压。而且，偶数编号的运算放大器(1_2、1_4、…)从相邻的 奇数编号的DAC电路向自装置的负极性输入端子输入0级的灰阶电压。此时，与运算放大 器1_1 1_18的2个输入端子相连接的DAC_1 DAC_18为正常，则偶数编号的运算放大 器1的输出为“H”。接着，判定电路3_1 3_18判定来自运算放大器1_1 1_18的输出信号的电平 是否与自电路所存储的预期值一致(S105)。在此，运算放大器1_1 1_18的输出与预期值 不同时，判定电路3_1 3_18向判定标记4_1 4_18输出“H”标记(S106)。每次对计数 器m的值加1计数，并重复进行以上的S104 S106的处理，直到计数器m的值达到n_l为 止(S107, S108)。(第2故障检测方法的动作确认测试2)以下，参照图15说明涉及第2故障检测方法的动作确认测试的第2个过程。图15 是涉及第2故障检测方法的、说明动作确认测试的第2个过程的流程图。第2故障检测方法中的动作确认测试2是，将第2故障检测方法的动作确认测试1 中的奇数编号与偶数编号的灰阶的电压关系设成相反时进行的动作确认，至于其他处理与 第2故障检测方法中的动作确认测试相同。首先，控制电路设定奇数编号的判定电路的预期值为“H”，另一方面设定偶数编号 的判定电路的预期值为“L”。并且，控制电路对自电路所具备的计数器m进行初始化使其对 零(Slll)。接着，控制电路激活TSTRl，锁存电路DLA_19以及奇数编号的锁存电路通过数据 总线输入m+1级的灰阶数据。而且，控制电路激活TSTR2，锁存电路DLA_20以及偶数编号的 锁存电路通过数据总线输入m级的灰阶数据(S112)。此时，考虑计数器m的值为0的情况，奇数编号的运算放大器从串联连接于自装置 上的奇数编号的DAC向自装置的正极性输入端子输入1级的灰阶电压。而且，奇数编号的 运算放大器从相邻的偶数编号的DAC向自装置的负极性输入端子输入0级的灰阶电压。此 时，连接运算放大器的2个输入端子的DAC为正常，则奇数编号的运算放大器的输出为“H”。 另一方面，偶数编号的运算放大器从串联连接于自装置的偶数编号的DAC向自装置的正极 性输入端子输入0级的灰阶电压。而且，偶数编号的运算放大器从相邻的奇数编号的DAC 向自装置的负极性输入端子输入1级的灰阶电压。此时，连接运算放大器的2个输入端子 的DAC为正常，则偶数编号的运算放大器1的输出为“L”。接着，判定电路3对运算放大器的输出的电平与自电路所存储的预期值进行比较 (S113)。此时，运算放大器1_1 1_18的输出与预期值不同时，判定电路3_1 3_18向判 定标记4_1 4_18输出“H”标记。每次对计数器m的值加1计数，并重复进行上述S112 S114的处理，直到计数器m的值达到n-1为止(S115，S116)。(第2故障检测方法的动作确认测试3)以下，参照图16说明涉及第2故障检测方法的动作确认测试的第3个过程。图16 是涉及第2故障检测方法的、说明动作确认测试的第3个过程的流程图。如针对第1故障检测方法的动作确认测试3的说明，在DAC_1 DAC_18中，发生输 出处于断路状态的故障时，运算放大器1_1 1_18持续保持根据已执行完的确认测试的， 被输入的灰阶电压，因此在第2故障检测方法的动作确认测试1及2中有时会检测不出故
首先，与动作确认测试1 2 —样，控制电路对自电路所具备的计数器m的值进行 初始化而使其对零(S121)。而且，集成电路10中，DAC_1 DAC_18的正极性输入端子上连 接有上拉/下拉电路5_1 5_18。在此，控制电路控制上拉/下拉电路5_1 5_18，致使 上拉奇数编号的运算放大器的正极性输入端子(S122)。其结果，奇数编号的DAC的输出处 于断路状态时，向奇数编号的运算放大器的正极性输入端子输入高的电压。另一方面，在偶 数编号的运算放大器的正极性输入端子中，控制电路控制上拉/下拉电路5_1 5_18，致使 下拉偶数编号的运算放大器的正极性输入端子(S122)。其结果，偶数编号的DAC的输出为 断路状态时，向偶数编号的运算放大器1的正极性输入端子输入低的电压。之后的S123 S127的处理与第2故障检测方法的动作确认测试1相同，因此，在 此省略其说明。(第2故障检测方法的动作确认测试4)以下，参照图17说明涉及第2故障检测方法的动作确认测试的第4个过程。图17 是涉及第2故障检测方法的、说明动作确认测试的第4个过程的流程图。此过程的目的是，检测出与上述动作确认测试3相同的故障。首先，与已说明 的动作确认测试相同，控制电路对自电路所具备的计数器m的值进行初始化而使其对零 (S131)。接着，控制电路控制上拉/下拉电路5_1 5_18，致使下拉奇数编号的运算放大器 的正极性输入端子(S122)。其结果，在奇数编号的DAC的输出为断路状态时，向奇数编号的 运算放大器的正极性输入端子低的电压。另一方面，控制电路控制上拉/下拉电路5_1 5_18，致使上拉偶数编号的运算放大器1的正极性输入端子(S122)。其结果，在偶数编号的 DAC的输出为断路状态时，向偶数编号的运算放大器的正极性输入端子高的电压。之后的S133 S137的处理与第2故障检测方法的动作确认测试2相同，因此，在 此省略其说明。(第2故障检测方法的动作确认测试5)以下，参照图18说明涉及第2故障检测方法的动作确认测试的第5个过程。图18 是涉及第2故障检测方法的、说明动作确认测试的第5个过程的流程图。如第1故障检测方法的动作确认测试5的说明，在DAC_1 DAC_18中，有时会发 生相邻于自装置的2个灰阶短路的故障。而第2故障检测方法的动作确认测试5的目的就 在于检测这种故障。如同图所示，首先，控制电路对自电路所具备的计数器m的值进行初始化而使其 对零(S141)。其次，激活TSTRl以及TSTR2，并且，锁存电路DLA_19、锁存电路DLA_20以及 锁存电路DLA_1 DLA_18通过数据总线输入m级的灰阶数据。并且，通过激活LS信号，奇 数编号的DAC以及偶数编号的DAC输出相同m级的灰阶电压(S142)。接着，通过未图示的 开关，控制电路使运算放大器1_1 1_18的正极性输入端子与负极性输入端子短路。通过 使控制电路使运算放大器1_1 1_18的正极性输入端子与负极性输入端子短路，运算放大 器1_1 1_18的正极性输入端子以及负极性输入端子会输入相同灰阶电压。其后，在使运 算放大器1_1 1_18的正极性输入端子与负极性输入端子处于短路的状态下，判定电路3 将运算放大器的输出的电平作为预期值存储(S143)。接着，将图未示的开关设为OFF，以此解除运算放大器1_1 1_18的正极性输入端子与负极性输入端子的短路。此时，在运算放大器1_1 1_18中，奇数编号的运算放大 器的正极性输入端子上有来自串联连接于自装置上的奇数编号的DAC的，m级的灰阶电压 被输入；而且，其负极性输入端子上有来自相邻于自装置的偶数编号的DAC的，m级的灰阶 电压被输入。另一方面，偶数编号的运算放大器的正极性输入端子上有来自串联连接于自 装置的偶数编号的DAC的，m级的灰阶电压被输入；而且，其负极性输入端子上有来自相邻 于自装置的奇数编号的DAC的，m级的灰阶电压被输入。此时，判定电路3_1 3_18对自 电路所存储的预期值与运算放大器1_1 1_18的输出进行比较(S144)。并且，判定电路 3_1 3_18在运算放大器1_1 1_18的输出与自电路所存储的预期值不同时，向判定标记 4_1 4_18输出“H”标记。并且，判定标记4_1 4_18把从判定电路3_1 3_18输入的 “H”标记存储到自装置的内部。接着，控制电路使用图未示的开关，调换输入到运算放大器1_1 1_18的正极性 输入端子上的信号与输入到负极性输入端子上的信号(S146)。其后，进行与S147相同的处 理(S147)。而且，与S145 —样，判定电路3_1 3_18在运算放大器1_1 1_18的输出与 自电路所存储的预期值不同时，向判定标记4_1 4_18输出“H”。对计数器m的值进行加1计数并重复进行上述S142 S148的处理，直到计数器 m 达到 η 为止(S149，S150).(第2故障检测方法的自行修复)以下，参照图19说明判定标记4中存储有“H”时的修复，换句话说，在上述动作确 认测试1 5中，由判定电路3_1 3_18判定出DAC_1 DAC_18中的任意DAC出现故障 时的修复。图19是说明将被判定为不良的输出电路作为无效电路而进行自行修复时的顺 序的流程图。首先，控制电路检测判定标记4_1 4_18中是否存储有“H” (S151)。控制电路检 测出判定标记4_1 4_18中未存储有“H”的情况下，转移进行S153处理。另一方面，控制 电路检测出判定标记4_1 4_18中存储有“H”的情况下，将存储有“H”的判定标记4_1 4_18所对应的输出电路以及与其成对的输出电路作为无效电路，对全体输出电路进行修复 处理(S152)。另外，在S74的处理中，判定标记4_1 4_18分别将各自所存储的标记作为 Flagl Flagl8输出给开关SWAl SWA18，同时还输出给求出Flag_Xl Flag_X18的控 制电路。其次，控制电路控制电路将test信号变为“L”，将testB信号变为“H”，并转移进 行通常动作(S153)。另外，在第2故障检测方法中，将2个输出电路作为一组进行判定，所以被无效的 输出电路也需要有2个以上。因此，如自行修复的实施方式1的情况，需要准备2个输出对应的备用电路。而将 在后文中说明的自行修复的实施方式2是，以2个输出电路作为一组进行无效处理，因此很 难对应第2故障检测方法。从而，这种情况下，如后述的自行修复的实施方式3，优选采用以 6个输出为一组进行无效处理的方式。[实施方式2]以下，参照图20 图23来说明本发明的实施方式2。实施方式2是实施方式1的 变形例，在此将说明其与实施方式1不同的部分，而关于重复的部分则省略说明。
36
(自行修复电路的结构)首先，参照图20，对本实施方式所涉及的集成电路10中通过切换不良的输出电路 及良好的输出电路来进行自行修复的结构进行说明。与实施方式1相同，以下说明的集成 电路10是具有18个输出的集成电路，但集成电路10的输出并不限定于18个。图20是表示涉及本实施方式的、进行通常动作时的集成电路10的结构的方块图。 如图20所示，集成电路10具备输出端子OUTl 0UT18 ；DF_20 DF_26 (以下，指统称时 称为DF)；锁存电路DLA_R1 DLA_R6、DLA_G1 DLA_G6、DLA_B1 DLA_B6 ；备用锁存电路 DLA_R7、DLA_G7、DLA_B7 (以下，统称包括备用锁存电路在内的所有锁存电路时，称为锁存电 路 DLA)；保持电路 DLB_R1 DLB_R6、DLB_G1 DLB_G6、DLB_B1 DLB_B6 ；备用保持电路 DLB_R7、DLB_G7、DLB_B7 (以下，统称包括备用保持电路在内的所有保持电路时，称为保持 电路DLB)；输出电路11_1 11_18 ；备用输出电路11_19 11_21 (以下，统称包括备用输 出电路在内的所有输出电路时，称为输出电路11)；开关SWA20 开关SWA25、开关SWBl SWB18。在本实施方式中，权利要求中记载的子输出电路与个别的输出电路11 (输出电 路11_1或者11_2或者11_3)相对应；权利要求中记载的子锁存电路与个别的锁存电路 DLA (例如，锁存电路DLA_R1或者DLA_G1或者DLA_B1)相对应；权利要求中记载的输出电路 以及锁存电路，分别与对应于构成显示颜色的3原色RGB而连续配置的，由输出电路11所 构成的块(例如，由输出电路11_1 11_3所构成的块)以及由锁存电路DLA所构成的块 (例如由锁存电路DLA_R1或者DLA_G1或者DLA_B1构成的块)相对应。另外，权利要求中记载的子输出端子与输出端子OUTl 0UT18中的各个端子相对 应，权利要求中记载的输出端子与由3个输出端子构成的组(例如OUTl 0UT3)相对应。另外，集成电路10所具备的输出电路11与实施方式1的集成电路10所具备的输 出电路11具有相同的内部电路结构，即分别具备将灰阶数据转换成灰阶电压信号的DAC 电路(未图示)；具有缓冲电路功能的运算放大器(未图示)；判定输出电路的动作的良好 与否的判定电路；表示判定电路所判定出的动作的良好与否的判定标记。本实施方式的集成电路10中，介由DATAR信号线、DATAG信号线、DATAB信号线这 3根信号线分别有构成显示颜色的3原色即红(R)、绿(G)、蓝(B)的灰阶数据输入。也就是 说，集成电路10用于对由RGB这3色所构成显示颜色的彩色显示装置进行驱动。锁存电路DLA_R1 DLA_R7的各输入部D与DATAR信号线相连接，锁存电路DLA_ Gl DLA_G7的各输入部D与DATAG信号线相连接，锁存电路DLA_B1 DLA_B7的各输入部 D与DATAB信号线相连接。各DF串联连接而构成移位寄存器20'。因此，在该移位寄存器20'中，基于从SP 信号线以及CLK信号线输入的SP信号以及CLK信号，各DF向各锁存电路DLA依次输出选 择信号，并选择获取灰阶数据的锁存电路DLA。另外，锁存电路DLA_R1、DLA_G1以及DLA_B1的栅极部G与DF20的输出部Q相连 接；锁存电路DLA_R2、DLA_G2以及DLA_B2的栅极部G与DF21的输出部Q相连接；锁存电 路DLA_R3、DLA_G3以及DLA_B3的栅极部G与DF22的输出部Q相连接；锁存电路DLA_R4、 DLA_G4以及DLA_B4的栅极部G与DF23的输出部Q相连接；锁存电路DLA_R5、DLA_G5以及 DLA_B5的栅极部G与DF24的输出部Q相连接；锁存电路DLA_R6、DLA_G6以及DLA_B6的栅极部G与DF25的输出部Q相连接；锁存电路DLA_R7、DLA_G7以及DLA_B7的栅极部G与 DF26的输出部Q相连接。在此，锁存电路DLA分别从被输入的灰阶数据中取得与各输出端子OUTl相对应的 灰阶数据，并将其输出给各锁存电路DLA所连接的各保持电路DLB。保持电路DLB分别保 持来自各锁存电路DLA的灰阶数据后，再将其输出给各保持电路DLB所连接的各输出电路 11。本实施方式的输出电路11与实施方式1中的输出电路11 一样，都具备DAC电路、缓冲 器、判定电路以及判定标记，此外，还具备用于输出表示输出电路11_1 11_18的良好与否 的判定结果，即输出Flagl 18的结构。当输出电路为良好时，Flagl 18为“0”;当输出 电路为不良时，Flagl 18为“1”。如图20所示，开关SWA20 SWA25用于切换DF_21 DF_26的输入对象。该开关 SWA20 SWA25各自的切换，由求自Flagl 18的FlagA FlagF的值所控制。FlagA FlagF可以通过图20所示的逻辑式来求得。下面，以开关SWA20以及SWA21为例进行详细 说明。当FlagA为“0”时，开关SWA20连接DF_21的输入部D与DF_20的输出部Q。另一 方面，当FlagA为“1”时，开关SWA20连接DF_21的输入部D与DF_20的输入部D。另外， 当FlagB为“0”时，开关SWA21连接DF_22的输入部D与DF_21的输出部Q。另一方面，当 FlagB为“1”时，开关SWA21连接DF_22的输入部D与DF_20的输出部。同样地，当FlagC FlagF为“0”时，SWA22 SWA25将DF_23 DF_26的各输入部 D连接至配置在上一级的DF_22 DF_25的各输出部Q上。另一方面，当FlagC FlagF为 “ 1，，时，SWA22 SWA25便将DF_23 DF_26的各输入部D连接至配置在上上级的DF_21 DF_24的各输出部Q上。另外，如图20所示，开关SWBl 18用于切换各输出端子OUTl 0UT18的连接对 象；开关SWBl SWB3的切换由FlagA的值所控制；开关SWB4 SWB6的切换由FlagG的 值所控制；开关SWB7 SWB9的切换由FlagH的值所控制；开关SWBlO SWB12的切换由 FlagI的值所控制；开关SWB13 SWB15的切换由FlagJ的值所控制；开关SWB16 SWB18 的切换由FlagK的值所控制。在此，FlagG FlagK可以通过图20所示的逻辑式来求得。以下说明开关SWB的具体动作。当输入至第i个开关SWBi的Flag(FlagA以及 FlagG FlagK中的任意一个)为“0”时，开关SWBi便将第i个输出电路ll_i连接到第i 个输出端子OUTi上；另一方面，当输入的Flag为“ 1”时，开关SWBi便将第i+3个输出电路 ll_i+3连接到第i个输出端子OUTi上。下面，以开关SWB7为例进行说明。S卩，开关SWB7 的切换由FlagH的值所控制，从而，当FlagH为“1”时，开关SWB7便将输出端子0UT7连接 到输出电路11_10上；另一方面，当FlagH为“0”时，开关SWB7便将输出端子0UT7连接至 输出电路11_7的输出上。(通常动作)以下，对集成电路10中未出现不良的输出电路时的动作，即通常的动作进行说明。未出现不良的输出电路的情况下，输出电路11_1 11_18的Flagl Flagl8均 为“0”。因此，以逻辑或的关系组合Flagl 18而得到的FlagA FlagK也均为“0”。因 此，集成电路10中的开关SWA20 SWA25以及开关SWBl SWB18均处于图20所示的连接 状态。
38
以下参照图21来说明集成电路10的通常动作。图21是，集成电路10中未出现 不良的输出电路时的动作的时序图。首先，表示集成电路10的动作开始的“H”的SP信号被输入至DF_20的输入部D中。 DF_20在CLK信号的上升沿获取SP信号的值“H”，并从自身的输出部Q输出“H”的选择信 号。如图21所示，在CLK信号的下一个上升沿，由于SP信号变为“L”，因此DF_20的输出部 Q也变为“L”。在图21中，将DF_20 DF_25的各选择信号记载为Q(DF_20) Q(DF_25)。各DF的输出部Q与后级的DF的输入部D相连接，DF_20 DF_25构成移位寄存 器20'。也就是说，在来自DF_20的选择信号即Q(DF_20)成为“L”之前，DF_21在CLK信 号的下降沿，输出“H”的Q(DF_21)，其后，Q(DF_20)成为“L”。对于DF_20 DF_25，也同样 进行这种动作处理。即，如图21所示，各DF同步于CLK信号的下降，向连接于各自输出部 Q上的各锁存电路DLA依次输出选择信号。各锁存电路DLA中，介由DATAR信号线、DATAG信号线、DATAB信号线，被输入有对 应于RGB的灰阶数据。介由DATAR信号线、DATAG信号线以及DATAB信号线被输入的灰阶数 据在CLK信号的每一个下降沿发生变化。即，如图21所示，同步于CLK信号的下降定时，从 Rl变成R2，或从Gl变成G2，或从Bl变成B3，……，以此类推。各锁存电路DLA在输入至 自电路的栅极部G中的选择信号为“H”的期间，获取被输入到输入部D中的灰阶数据，并将 该灰阶数据输出给输出部Q。即，锁存电路DLA_R1 DLA_R6、DLA_G1 DLA_G6以及DLA_ Bl DLA_B6，分别在来自各DF的各选择信号线为“H”的期间，获取从外部输入的灰阶数据， 并将该灰阶数据输出给输出部Q。在图21中，把来自各锁存电路DLA的输入部Q的输出，表 示为 Q(DLA_R1) Q(DLA_B6)。由此，同步于通过数据信号线DATAR被输入的灰阶数据的变化定时，锁存电路 DLA_R1 DLA_R6依次被选择，而在各锁存电路DLA中，对应于各输出端子OUT的灰阶数据 被导入。也就是说，锁存电路DLA_R1 DLA_R6根据从各DF依次输出的选择信号，依次获 取各灰阶数据Rl R6。同样地，锁存电路DLA_G1 DLA_G6根据从各DF依次输出的选择 信号，依次获取灰阶数据Gl G6。也同样地，锁存电路DLA_B1 DLA_B6根据从各DF依次 输出的选择信号，依次获取灰阶数据Bl B6。在图21中，虽然未记载上述动作之后的动作，但是当所有的锁存电路DLA获取了 各灰阶数据后，集成电路10向各保持电路DLB的栅极部G输出“H”的LS信号。各保持电路 DLB在“H”的LS信号被输入时，将输入至自电路的输入部D中的各灰阶数据从各输出部Q 输出。由此，输出电路11_1 11_18中，便有各锁存电路DLA所依次获取的灰阶数据Rl R6、Gl G6、Bl B6输入。之后，输出电路11_1 11_18分别将被输入的灰阶数据转换 为灰阶电压，并对转换的灰阶电压进行缓冲，然后输出至各输出电路所连接的各个输出端 子 OUTl 0UT18 上。另外，因CLK信号或LS信号的输入，作为备用电路的DF_26、锁存电路DLA_R7、 DLA_G7、DLA_B7以及保持电路DLB_R7、DLB_G7、DLB_B7也进行动作。然而，由于输出电路 11_19 21不与输出端子OUTl 18中的任何一个端子连接，从而对来自输出端子OUTl 18的输出波形不产生影响。因此，在上述说明中，省略了对作为备用电路的DF_26、锁存电 路 DLA_R7、DLA_G7、DLA_B7 以及保持电路 DLB_R7、DLB_G7、DLB_B7 的动作的说明。(自行修复动作)
以下，参照图22以及图23来说明集成电路10中的输出电路11_7发生异常且由 输出电路11_7所具备的判定电路设定将Flag7为“1”时的动作，即自行修复动作。图22 是表示本实施方式的、进行自行修复动作时的集成电路10的结构图。图23是集成电路10 中出现不良输出电路时表示其动作的时序图。首先，如图22所示，在集成电路10中，输出电路11_7为不良电路，Flag7被设定 为“1”。另外，根据逻辑或的关系(参照图20)，FlagA、FlagB以及FlagD FlagG为“0”， 组合Flag7而构成的FlagC和FlagH FlagK为“1”。在此，由于FlagA、FlagB以及FlagD FlagG为“0”，所以开关SWA20及SWA21和 开关SWBl SWB6进行与前述的通常动作时的动作相同的动作。因此，在此省略说明DF_20 和 DF_21 的动作、锁存电路 DLA_R1、DLA_R2、DLA_G1、DLA_G2、DLA_B1、DLA_B2 的动作以及保 持电路 DLB—R1、DLB_R2、DLB_G1、DLB_G2、DLB_B1、DLB_B2 的动作以及输出电路 11_1 11_6 的动作。另一方面，由于FlagC, FlagH FlagK为“1”，因此，如图22所示，SWA22将DF_23 的输入部D的连接对象从DF_22的输出部Q切换成DF_21的输出部Q。通过该SWA22的切 换动作，如图23所示，DF_22以及DF_23在同一时刻，换句话说，同步于灰阶数据R3、G3、B3 的输入定时，分别向锁存电路DLA_R3、DLA_G3、DLA_B3、DLA_R4、DLA_G4、DLA_B4输出选择 信号。由此，锁存电路DLA_R3以及DLA_R4都获取灰阶数据R3，锁存电路DLA_G3以及DLA_ G4都获取灰阶数据G3，锁存电路DLA_B3以及DLA_B4都获取灰阶数据B3。另外，DF_24 DF_26分别同步于灰阶数据R4 R6、G4 G6、B4 B6的输入定时，向锁存电路DLA_R5 DLA_R7、DLA_G5 DLA_G7、DLA_B5 DLA_B7依次输出选择信号。由此，锁存电路DLA_R5 DLA_R7、DLA_G5 DLA_G7、DLA_B5 DLA_B7根据被输入的选择信号，分别获取各灰阶数 据R4 R6、G4 G6、B4 B6。在图23中，将来自各DF的选择信号表示为Q(DF_20) Q(DF_26)，将来自各锁存电路DLA的输出部Q的输出表示为Q(DLA_R1) Q(DLA_B7)。另外，由于FlagH是“1”，因此SWB7 SWB9将输出端子0UT7 0UT9的连接对象 从输出电路11_7 11_9的输出切换成输出电路11_10 11_12的输出。因此，与输出自 不良的输出电路11_7 11_9的灰阶数据R3、G3、B3相对应的灰阶电压，不会输出到任何一 个输出端子OUT上。此外，输出端子0UT7 0UT9中会被输入来自输出电路11_10 11_12 的，与灰阶数据R3、G3、B3相对应的灰阶电压。并且，由于FlagI FlagK是“ 1”，因此，开关 SffBlO SWB18将连接输出端子0UT10与输出电路11_13，还将连接输出端子OUTll与输出 电路11_14，以此类推，在输出端子0UT12 输出端子0UT18上分别连接输出电路11_15 输出电路11_21。其结果，与灰阶数据Rl R6、Gl G6、Bl B6的各数据相对应的灰阶 电压被输出至输出端子OUTl 0UT18的各端子中。如以上所述，当检测出输出电路11、锁存电路DLA以及保持电路DLB的不良时， 切换各DF的输入部D的连接对象的同时切换输出电路11_1 11_19与输出端子OUTl 0UT18之间的连接，以此切断被判定是不良的输出电路11、锁存电路DLA以及保持电路DLB， 并依次移位到正常的电路，增设备用电路，由此实现了能够进行自行修复的结构。另外，本实施方式的集成电路10也可以利用实施方式1中说明的第1故障检测 方法来检测输出电路11的故障。具体为，与用于构成显示颜色的R相对应的输出电路 11(11_1、11_4、……)，通过其自电路所具备的各运算放大器，对其自电路具备的DAC电路所输出的电压以及输出电路11_19具备的DAC电路所输出的电压进行比较；与用于构成显 示颜色的G相对应的输出电路11 (11_2、11_5、……)，通过其自电路所具备的各运算放大 器，对其自电路具备的DAC电路所输出的电压以及输出电路11_20具备的DAC电路所输出 的电压进行比较；与用于构成显示颜色的B相对应的输出电路11 (11_3、11_6、……)，通过 其自电路所具备的各运算放大器，对其自电路具备的DAC电路所输出的电压以及、输出电 路11_21具备的DAC电路所输出的电压进行比较。由此，各输出电路11所具备的判定电路 根据各运算放大器的比较结果，判定各输出电路11的良与不良，且各输出电路11根据各判 定电路的判定结果，将Flagl FlaglS输出至控制电路以及各开关SWA以及各开关SWB。 关于集成电路10基于Flagl FlaglS的值来进行自行修复时的结构及方法，参照前述说 明。[实施方式3]以下参照图24 图27来说明本发明的实施方式3。实施方式3是实施方式1的 变形例，在此将说明其与实施方式1不同的部分，而关于重复的部分则省略说明。(自行修复电路的结构)首先，参照图24，说明在本实施方式所涉及的集成电路10中，通过不良的输出电 路与良好的输出电路之间的调换来进行自行修复的结构。与实施方式1 一样，集成电路10 是具有18个输出的集成电路，当然，集成电路10的输出并不限定于18个。图24是表示本实施方式的、进行通常动作时的集成电路10的结构的方块图。如 图24所示，集成电路10具备输出端子OUTl 0UT18、DF_20 DF_27(以下，统称时称为 DF)；锁存电路DLA_R1 DLA_R6、DLA_G1 DLA_G6以及DLA_B1 DLA_B6 ；备用锁存电路 DLA_R7、DLA_G7、DLA_B7、DLA_R8、DLA_G8以及DLA_B8 (以下，统称包括备用锁存电路在内的 所有锁存电路时，称为锁存电路DLA)；保持电路DLB_R1 DLB_R6、DLB_G1 DLB_G6以及 DLB_B1 DLB_B6 ；备用保持电路 DLB_R7、DLB_G7、DLB_B7、DLB_R8、DLB_G8 以及 DLB_B8 (以 下，统称包括备用保持电路在内的所有保持电路时，称为保持电路DLB)；输出电路11_1 11_18 ；备用输出电路11_19 11_24(以下，统称包括备用输出电路在内的所有输出电路 时，称为输出电路11)；开关SWA26 开关SWA28、SffBl SWB18 ；32个开关SWREV。在本实施方式中，权利要求中记载的子输出电路与个别的输出电路11 (输出电 路11_1或者11_2或者11_3)相对应；权利要求中记载的子锁存电路与个别的锁存电路 DLA (例如，锁存电路DLA_R1或者DLA_G1或者DLA_B1或者DLA_R2或者DLA_G2或者DLA_ B2的各者)相对应；权利要求中记载的输出电路以及锁存电路，分别与以3原色RGB为单位 对应于正负灰阶电压而连续配置的，由输出电路11所构成的块(例如，由输出电路11_1 11_6所构成的块)以及由锁存电路DLA构成的块(例如，由DLA_R1、DLA_G1、DLA_B1、DLA_ R2、DLA_G2、DLA_B2构成的块)相对应。其中，所述3原色RGB用于构成显示颜色。另外，权利要求中记载的子输出端子与输出端子OUTl 0UT18的各者相对应。权 利要求中记载的输出端子与由6个输出端子构成的组(例如OUTl 0UT6)相对应。指示用电路133具备能够与SWA20 SWA25的各开关个别连接的连接端子，而权 利要求中记载的子连接端子与个别的连接端子相对应；权利要求中记载的连接端子与对应 于上述输出电路而配置的2个连接端子相对应。集成电路10所具备的输出电路11与实施方式1的集成电路10所具备的输出电路11具有相同的内部电路结构，即各输出电路具备用于将灰阶数据转换成灰阶电压信号 的DAC电路(未图示)；具有缓冲电路功能的运算放大器(未图示)；判定输出电路的动作 的良好与否的判定电路；用于表示判定电路所判定出的动作的良好与否的判定标记。集成电路10所包含的输出电路11是，仅对应于点反转驱动的正电压输出和负电 压输出的其中之一的电路，在图24中，输出电路11_1、11_3、11_5、···，这些奇数编号的输出 电路11与正电压的输出相对应，而输出电路11_2、11_4、11_6、…，这些偶数编号的输出电 路11与负电压的输出相对应。为了进行点反转驱动，需要向各输出端子OUT既能够输出正 电压又能输出负电压。对此，在集成电路10中，根据控制信号REV来进行开关SWREV的切 换控制，以改变输出电路及输出端子与选择信号线之间的连接，从而改变灰阶数据的取样 定时，并实现正电压与负电压之间的切换。本实施方式所涉及的集成电路10中，介由DATAR信号线、DATAG信号线、DATAB信 号线这3根信号线而分别有构成显示颜色的3原色即红(R)、绿(G)以及蓝(B)的灰阶数据 输入。也就是说，集成电路10具有对由RGB这3色来构成显示颜色的彩色显示装置进行驱 动的结构。锁存电路DLA_R1 DLA_R8的各输入部D与DATAR信号线相连接，锁存电路DLA_ Gl DLA_G8的各输入部D与DATAG信号线相连接，锁存电路DLA_B1 DLA_B8的各输入部 D与DATAB信号线相连接。各DF被串联连接并构成移位寄存器20〃。因此，在该移位寄存器20〃中，基于从 SP信号线以及CLK信号线输入过来的SP信号以及CLK信号，各DF向各锁存电路DLA依次 输出选择信号，并选择获取灰阶数据的锁存电路DLA。而且，锁存电路DLA_R1、DLA_G1以及DLA_B1的栅极部G连接于DF20的输出部Q 上；锁存电路DLA_R2、DLA_G2以及DLA_B2的栅极部G连接于DF21的输出部Q上；锁存电 路DLA_R3、DLA_G3以及DLA_B3的栅极部G连接于DF22的输出部Q上；锁存电路DLA_R4、 DLA_G4以及DLA_B4的栅极部G连接于DF23的输出部Q上；锁存电路DLA_R5、DLA_G5以及 DLA_B5的栅极部G连接于DF24的输出部Q上；锁存电路DLA_R6、DLA_G6以及DLA_B6的栅 极部G连接于DF25的输出部Q上；锁存电路DLA_R7、DLA_G7以及DLA_B7的栅极部G连接 于DF26的输出部Q连接上；锁存电路DLA_R8、DLA_G8以及DLA_B8的栅极部G连接于DF27 的输出部Q上。在此，锁存电路DLA分别从被输入的灰阶数据中取得与各输出端子OUTl相对应的 灰阶数据，并将该灰阶数据输出给各自所连接的保持电路DLB。保持电路DLB分别保持来自 各锁存电路DLA的灰阶数据后，将该灰阶数据输出给各自所连接的各输出电路11。本实施 方式所涉及的输出电路11，分别具备判定电路和判定标记，并且还具备用于输出表示输出 电路11_1 11_18的良好与否判定结果，即输出Flagl 18的结构。至于Flagl 18，当 输出电路良好时，其为“0”，当输出电路不良时，其为“1”。如图24所示，开关SWA26 SWA28用于切换DF_22、DF_24以及DF_26的输入对 象。这些开关SWA26 SWA28各自的切换是由求自Flagl 18的FlagL FlagN的值所 控制的。FlagL FlagN可以通过图24所示的逻辑式求得。具体为，当FlagL为“0”时，开 关SWA26连接DF_22的输入部D与DF_21的输出部Q。另一方面，当FlagL为“ 1 ”时，开关 SWA26连接DF_22的输入部D与DF_20的输入部D。
同样地，当FlagM以及FlagN为“0”时，SWA27及SWA28将DF_24以及DF_26的各 输入部D连接至配置在上一级的DF_23以及DF_25的各输出部Q上。另一方面，当FlagM 以及FlagN为“1”时，SWA27以及SWA28将DF_24以及DF_26的各输入部D连接至配置在 上上级的DF_22以及DF_24的各输出部Q上。另外，如图24所示，开关SWBl 18用于切换各输出端子OUTl 0UT18的连接 对象。其中，开关SWBl SWB6的切换由FlagL的值所控制；开关SWB7 SWB12的切换由 FlagO的值所控制；开关SWB13 SWB18的切换由FlagP的值所控制。在此，FlagO以及 FlagP可以通过图24所示的逻辑式来求得。(通常动作)以下，对集成电路10中未出现不良输出电路时的动作，即通常的动作进行说明。未出现不良的输出电路的情况下，输出电路11_1 11_18的Flagl Flagl8均 为“0”。因此，以逻辑或的关系对Flagl 18加以组合而得到FlagL FlagP也均为“0”。 由此，集成电路10中的开关SWA26 SWA25以及开关SWBl SWB18均按照图24所示的状 态连接。以下，参照图25来说明集成电路10的通常动作。图25是集成电路10中未出现 不良的输出电路时表示其动作的时序图。首先，表示集成电路10的动作开始的“H”的SP信号被输入至DF_20的输入部D 中。DF_20在CLK信号的上升沿获取SP信号的值“H”，并从自身的输出部Q输出“H”的选 择信号。如图25所示，在CLK信号的下一个上升沿，由于SP信号变为“L”，因此DF_20的 输出部Q也将变成“L”。在图25中，将DF_20 DF_25的各选择信号表示为Q(DF_20) Q(DF_25)。各DF的输出部Q与后级的DF的输入部D相连接，由DF_20 DF_27构成移位寄 存器20。也就是说，在来自DF_20的选择信号Q(DF_20)成为“L”之前，DF_21在CLK信号 的下降沿输出“H”的Q(DF_21)，其后Q(DF_20)变成“L”。在DF_20 DF_25中也同样进行 这种动作处理。如图25所示，同步于CLK信号的下降，各DF向连接于其各自输出部Q上的 各锁存电路DLA依次输出选择信号。各锁存电路DLA中，介由DATAR信号线、DATAG信号线以及DATAB信号线有对应于 RGB的灰阶数据输入。介由DATAR信号线、DATAG信号线以及DATAB信号线输入的灰阶数 据，在CLK信号的每一个下降沿发生变化。即，如图25所示，同步于CLK信号的下降定时， 从Rl变成R2，或从Gl变成G2，或从Bl变成B3，……，以此类推。各锁存电路DLA在输入 至自电路的栅极部G中的选择信号为“H”的期间，获取被输入到输入部D中的灰阶数据，并 将该灰阶数据输出至输出部Q输出中。即，锁存电路DLA_R1 DLA_R6、DLA_G1 DLA_G6 以及DLA_B1 DLA_B6在来自各DF的各选择信号线为“H”的期间，各自获取从外部输入的 灰阶数据，并将该灰阶数据输出至输出部Q中。在图25中，将来自各锁存电路DLA的输入 部Q的输出表示为Q(DLA_R1) Q(DLA_B6)。由此，同步于介由数据信号线DATAR输入的灰阶数据的变化定时，锁存电路DLA_ Rl DLA_R6依次被选择，各锁存电路DLA中将被导入对应于各输出端子OUT的灰阶数据。 也就是说，DLA_R1 DLA_R6根据从各DF依次输出的选择信号，依次获取各灰阶数据Rl R6。同样地，锁存电路DLA_G1 DLA_G6根据从各DF依次输出的选择信号，依次获取灰阶数据Gl G6。另外，同样地，锁存电路DLA_B1 DLA_B6根据从各DF依次输出的选择信 号，依次获取灰阶数据Bl B6。在图25中，虽然未记载上述动作之后的动作，但在集成电路10中，当所有的锁存 电路DLA获取了各灰阶数据后，将“H”的LS信号输出至各保持电路DLB的栅极部G中。各 保持电路DLB在有“H”的LS信号输入后，把输入至其自电路的输入部D中的各灰阶数据 从各输出部Q输出。由此，各锁存电路DLA所依次获取的灰阶数据Rl R6、Gl G6以及 Bl B6便被输入至输出电路11_1 11_18中。输出电路11_1 11_18分别将被输入的 灰阶数据转换为灰阶电压，并对转换的灰阶电压进行缓冲，然后输出至各自所连接的输出 端子OUTl OUT 18中。另外，因CLK信号或LS信号的输入，作为备用电路的DF_26、DF_27、锁存电路DLA_ R7、DLA_G7、DLA_B7、DLA_R8、DLA_G8、DLA_B8、保持电路 DLB_R7、DLB_G7、DLB_B7、DLB_R8、 DLB_G8、DLB_B8以及输出电路11_19 11_24也进行动作。然而，由于输出电路11_19 11_24不与输出端子OUTl 18中的任何一个端子相连接，因此对来自输出端子OUTl 18 的输出波形不产生影响。因此，在上述说明中，省略了作为备用电路的DF_26、DF_27、锁存 电路 DLA_R7、DLA_G7、DLA_B7、DLA_R8、DLA_G8、DLA_B8、保持电路 DLB_R7、DLB_G7、DLB_B7、 DLB_R8、DLB_G8、DLB_B8以及输出电路11_19 11_24的动作的说明。(自行修复动作)以下，参照图26以及图27来说明在集成电路10中输出电路11_7发生异常并由 输出电路11_7所具备的判定电路将Flag7设定为“1”时的动作，即自行修复动作。图26 是表示本实施方式所涉及的、进行自行修复动作时的集成电路10的结构图。图27是在集 成电路10中出现不良输出电路时表示其动作的时序图。首先，如图26所示，在集成电路10中，输出电路11_7发生不良，Flag7被设定为 “1”。另外，根据逻辑或的关系(参照图24)，FlagL以及FlagN为“0”，组合Flag7所构成 的 FlagM, FlagO 以及 FlagP 为 “ 1 ”。在此，由于FlagL以及FlagN为“0”，所以开关SWA26及SWA28和开关SWBl SWB6 进行与前述的通常动作时的动作相同的动作。因此，在此省略说明DF_20和DF_21的动作， 以及锁存电路DLA_R1、DLA_R2、DLA_G1、DLA_G2、DLA_B1以及DLA_B2的动作，以及保持电路 DLB_R1、DLB_R2、DLB_G1、DLB_G2、DLB_B1 以及 DLB_B2 的动作，以及输出电路 11_1 11_6 的动作。另一方面，由于FlagM, FlagO, FlagP 为 “1”，因此，如图 26 所示，SWA27 将 DF_24 的输入部D的连接对象从DF_23的输出部Q切换成DF_21的输出部Q。通过SWA27的该切 换动作，如图27所示，DF_22以及DF_24在同一时刻，换句话说，同步于灰阶数据R3、G3、B3 的输入定时，分别向锁存电路DLA_R3、DLA_G3、DLA_B3、DLA_R5、DLA_G5、DLA_B5输出选择信 号。由此，锁存电路DLA_R3与DLA_R5都获取灰阶数据R3，锁存电路DLA_G3以及DLA_G5都 获取灰阶数据G3，锁存电路DLA_B3以及DLA_B5都获取灰阶数据B3。另外，如图27所示， 通过SWA27的该切换动作，DF_23以及DF_25在同一时刻，换句话说，同步于灰阶数据R4、 G4、B4 的输入定时，分别向锁存电路 DLA_R4、DLA_G4、DLA_B4、DLA_R6、DLA_G6、DLA_B6 输出 选择信号。由此，锁存电路DLA_R4以及DLA_R6都获取灰阶数据R4，锁存电路DLA_G4以及 DLA_G6都获取灰阶数据G4，锁存电路DLA_B4以及DLA_B6都获取灰阶数据B6。
44
另外，同步于灰阶数据R5、G5以及B5的输入定时，DF_26将选择信号输出给锁存 电路DLA_R7、DLA_G7以及DLA_B7 ；同步于灰阶数据R6、G6以及B6的输入定时，DF_27将选 择信号输出给锁存电路DLA_R8、DLA_G8以及DLA_B8。由此，锁存电路DLA_R7、DLA_R8、DLA_ G7、DLA_G8、DLA_B7、DLA_B8分别根据被输入的选择信号，获取各灰阶数据R5、R6、G5、G6、B5 以及B6。在图27中，将来自各DF的选择信号表示为Q (DF_20) Q (DF_27)，将来自各锁存 电路DLA之输出部Q的输出表示为Q(DLA_R1) Q(DLA_B8)。另外，由于FlagO是“1”，因此，SWB7 SWB12将输出端子0UT7 0UT12的连接对 象从输出电路11_7 11_12的输出切换成输出电路11_13 11_18的输出。从而，与输出 自不良输出电路11_7 11_12的灰阶数据R3、G3、B3、R4、G4以及B4相对应的灰阶电压， 不会输出到任何一个输出端子OUT上。此外，输出端子0UT7 0UT12中有来自输出电路 11_13 11_18的、与灰阶数据R3、G3、B3、R4、G4以及B4相对应的灰阶电压输入。并且，由 于FlagP是“1”，因此，开关SWB13 SWB18分别将输出端子0UT13与输出电路11_19相连 接，将输出端子0UT14与输出电路11_21相连接，将输出端子0UT15与输出电路11_23相连 接，将输出端子0UT17与输出电路11_22相连接，将输出端子0UT18与输出电路11_24相连 接。其结果，与灰阶数据Rl R6、Gl G6以及Bl B6的各个数据相对应的灰阶电压被 输出至输出端子OUTl 0UT18的各端子上。如以上所述，当检测出输出电路11、锁存电路DLA以及保持电路DLB的不良时，切 换各DF的输入部D的连接对象，同时还切换输出电路11_1 11_19与输出端子OUTl 0UT18之间的连接，以此切断被判定为不良的输出电路11、锁存电路DLA以及保持电路DLB， 并依次移位到成正常的电路，还增设了备用电路，由此实现了能够进行自行修复的结构。另外，本实施方式所涉及的集成电路10，也可以利用实施方式1中说明的第1故障 检测方法来检测输出电路11的故障。具体为，各输出电路11中有来自备用的输出电路11 所具备的DAC的输出电压输入，其中，对于备用的输出电路11来说，构成显示颜色的原色与 各输出电路11的相同，且点反转驱动时的灰阶电压的极性与各输出电路11的相同。在此， 各输出电路11通过其自身所具备的运算放大器，对输入自备用输出电路11具备的DAC的 输出电压与输出电路11自身具备的DAC电路所输出的输出电压进行比较。由此，在各输出 电路11所具备的判定电路中，根据各运算放大器的比较结果，判定各输出电路11的良与不 良，各输出电路11再根据各判定电路的判定结果，将Flagl FlaglS输出给控制电路以及 各开关SWA以及各开关SWB。关于集成电路10基于Flagl FlaglS的值来进行自行修复 时的结构及方法，参照前述说明。此外，本实施方式的集成电路10也可以利用实施方式1中说明的第1故障检测方 法来检测输出电路11的故障。具体为，在各输出电路11中，相互邻接的输出电路11通过 各自具备的运算放大器，互相对各自具备的DAC所输出的电压进行比较。下面将参照图24 进行说明。即，输出电路11_1通过自电路所具备的运算放大器，对自电路具备的DAC所输 出的电压与输出电路11_2具备的DAC所输出的电压进行比较；输出电路11_2通过自电路 所具备的运算放大器，对自电路具备的DAC所输出的电压与输出电路11_1具备的DAC所 输出的电压进行比较。而且，在输出电路11_3及11_4、输出电路11_5及11_6、……，也同 样进行此类动作。由此，各输出电路11通过各自所具备的判定电路，根据各运算放大器的 比较结果，判定各输出电路11的良与不良，且各输出电路11根据各判定电路的判定结果，将Flagl FlaglS输出给控制电路以及各开关SWA和各开关SWB。关于集成电路10基于 Flagl FlaglS的值来进行自行修复时的结构及方法，参照前述说明。[实施方式4]以下，参照图28 图31来说明本发明的实施方式4。(自行修复电路的结构)首先，参照图28来说明本实施方式所涉及的、能够进行自行修复的显示驱动用半 导体集成电路(以下称为集成电路)10的结构。为了简化说明，与图55所示的现有集成电 路一样，对具有18个输出的结构进行说明，当然，集成电路10并不限定于具有18个输出的 结构。图28是表示本实施方式所涉及的、进行通常动作时的集成电路10的结构图。集 成电路10具备指示用电路123 ；开关SWAl SWA18(以下，统称时称为开关SWA)；锁存 电路DLA_1 DLA_18 (以下，统称时称为锁存电路DLA)；保持电路DLB_1 DLB_18 (以下， 统称时称为保持电路DLB)；输出电路11_1 11_18(以下，统称时称为输出电路11)；开关 SffBl SWB18(以下，统称时称为开关SWB)；信号输出端子OUTl 0UT18(以下，称为输出 端子OUTl 0UT18)；备用锁存电路DLA_19 ；备用保持电路DLB_19 ；备用输出电路11_19。集成电路10介由输出端子OUTl 0UT18与显示装置(未图示)相连接，并驱动 该显示装置。指示用电路123(选择部)的结构与图58所示的现有电路的结构相同。指示用电 路123由置位复位电路123_1、计数器123_2以及译码器123_3所构成。指示用电路123具 备能够与SWAl SWA18的各开关进行个别连接的连接端子。置位复位电路123_1，在有来自启动脉冲信号线(SP信号线)的动作开始信号(SP 信号)以及来自时钟信号线(CLK信号线)的时钟信号(CLK信号)以及来自后述的选择信 号线SEL18的选择信号(SEL信号)输入时，生成计数器123_2的动作时钟信号(CLKB信 号)，并将该动作时钟信号介由计数器时钟信号线(CLKB信号线)输出。计数器123_2由5个D触发器DF_1 DF_5 (以下，统称时称为DFF)所构成。计 数器123_2在其中有CLKB信号和SP信号输入后，基于从各DFF输出的CQl CQ5，生成 DQl DQ5 以及 DQlB DQ5B。译码器123_3进行图58所示的逻辑式运算，以此生成要输出至图28所示的选择 信号线(SEL0 SEL18)上的选择信号(SEL信号)。至于译码器123_3的具体结构，没有特 别限定，只要是能够实现图58所示的逻辑运算的结构即可。锁存电路DLA_1 DLA_18中，介由DATA信号线有灰阶数据输入。锁存电路 DLA_1 DLA_18分别在被输入的灰阶数据中，取得与输出自输出端子OUTl 0UT18的图 像信号相对应的灰阶数据，并将该灰阶数据输出至保持电路DLB_1 DLB_18中。保持电路 DLB_1 DLB_18保持了来自锁存电路DLA_1 DLA_18的灰阶数据后，分别基于来自LS信 号线的数据负载信号(以下称为LS信号)，将该灰阶数据输出至输出电路11中。输出电路11分别具备将灰阶数据转换成灰阶电压信号的DAC(Digital Analog Converter)电路；具有缓冲电路功能的运算放大器；判定输出电路的动作良好与否的判定 电路(判定部)；表示判定电路所判定出的动作良好与否的判定标记。在图28中，将输出 电路11_A所对应的判定标记表示为FlagA。例如，将输出电路11_11的良好与否的判定结
46果表示为Flagl ；将输出电路11_2的良好与否的判定结果表示为Flag2 ；……；、将输出电 路11_18的良好与否的判定结果表示为FlaglS。关于输出电路的良好与否的判定方法将在 后文中详述。当输出电路为良好时，判定标记被设定成“0”；当输出电路为不良时，判定标 记被设定成“1”。此外，如图28所示，集成电路10具有备用锁存电路DLA_19、备用保持电路DLB_19 以及备用输出电路11_19。开关SWAl 18分别是具备有端子0、端子1以及端子2，且具有端子0与端子1 相互连接以及端子0与端子2相互连接的2种状态开关电路，其切换状态根据Flagl 18 的值而决定。详细地说，SWAl 18中的连接状态，分别通过Flag_Xl FlagX18的值所决 定。Flag_Xl FlagX_18由Flagl至Flagl8的组合所决定，组合方式如记载于图28的下 端位置中的逻辑式所示。另外，用于生成Flag_Xl FlagX_18的具体结构虽然未在图中表示，但对其结构 没有特别的限定，只要能够执行图28所示的逻辑运算的结构即可。在SWAl 18中，当Flag_Xl FlagX_18的值为“0”时，端子0与端子1相连接。 另一方面，当Flag_l 18的值为“1”时，端子0与端子2相连接。例如，在Flagl的值为 “0”，即，当输出电路11_1的动作良好时，根据图28所示的逻辑式，Flag_Xl为“0”，则SWAl 的端子0与端子1相连接。另一方面，在Flagl的值为“1”，S卩，当输出电路11_1的动作不 良时，Flag_Xl为“1”，则SWAl的端子0与端子2相连接。在SWBl SWB18中也按照同样 的方式决定连接状态。在图28中，用箭头表示用于决定各开关SWAl SWA18以及各开关 SffBl SffB 18的状态的信号(Flagl Flagl8)。另外，Flag_Xl FlagX_18由未图示的 控制部所决定。此外，权利要求中记载的选择单元由未图示的控制部以及指示用电路123 以及SWAl SWA18所构成。而且，权利要求中记载的连接切换单元由未图示的控制部以及 SffBl SWB18所构成。另外，DLA_1 DLA_18、DLB_1 DLB_18是对表示通过DATA信号线输入的灰阶数 据的数字信号进行锁存的电路，在图28中，只示出了这些电路各为1个时的结构，但是，从 外部输入的灰阶数据为6比特时，则各需要6个电路，从外部输入的灰阶数据为8比特时， 则各需要8个电路。在此，为了简化说明，只以分别具有1个电路的结构为代表进行了说明。(通常动作)以下，使用图28以及图29来对集成电路10中未出现不良的输出电路时的动作， 即通常的动作进行说明。如以上所述，图28是表示本实施方式所涉及的、进行通常动作时的集成电路10的 结构的图。图29是集成电路10中未出现不良的输出电路时表示其动作的时序图。未出现不良的输出电路时，输出电路11的Flagl 18均为“0”。从而，以逻辑或 的关系由Flagl Flagl8组合而成的Flag_Xl FlagX_18也均为“0”。因此，如图28所 示，集成电路10中的开关SWAl SWA18均处于各自的端子0与端子1相连接的状态，即集 成电路10的结构与图56所示的现有的电路的结构相同。以下，就集成电路10的动作进行说明。首先，动作启动脉冲信号介由SP信号线被 输入至集成电路10的指示用电路123中。而且，时钟信号介由CLK信号线被输入至指示用 电路123中。指示用电路123具有18个连接端子，当SP信号被输入到指示用电路123中时，从各连接端子介由选择信号线SELO SEL17输出选择信号。选择信号是用于选择对来 自外部的灰阶数据进行锁存的锁存电路的信号。如图29所示，在SELO SEL17中，以每一 时钟脉冲为单位，依次切换产生脉冲的选择信号线(即，“H”的状态的信号)。灰阶数据介由DATA信号线被输入至各锁存电路中。介由DATA信号线被输入的灰 阶数据，在CLK信号的每一个下降沿发生变化。即，如图29所示，同步于CLK信号的下降定 时，从Dl变成D2，从D2变成D3，……，以此类推。各锁存电路在输入至栅极部G中的信号 为“H”的期间，获取输入至输入部D中的信号，并将该信号输出至输出部Q中。S卩，锁存电 路DLA_1 DLA_18分别在选择信号线SELO SEL17的选择信号为“H”的期间，获取从外 部输入的灰阶数据，并将该灰阶数据输出至输出部Q中。由此，同步于灰阶数据的变化定时，锁存电路DLA_1 DLA_18依次被选择，各锁存 电路中则有输出自与各锁存电路相对应的输出端子的图像信号的灰阶数据被导入。也就是 说，锁存电路DLA_1 DLA_18根据来自选择信号线SELO SEL17的脉冲，依次获取灰阶数 据 “D1” “D18”。锁存电路DLA_1 DLA_18在选择信号线SELO SEL17的选择信号为“L”的期间， 保持所获取的灰阶数据。例如，当SELO的选择信号为“L”时，由于处于灰阶数据“D1”通过 DATA信号线被输入的状态，因此，此后锁存电路DLA_1的输出部Q将保持“D1”。同样地，当 SELl SEL17的选择信号为“L”时，在DLA_2 DLA_18的输出部Q保持灰阶数据“D2” “D18”。此时，保持电路DLB_1 DLB_18的输入部D中则有被保持在DLA_2 DLA_18的输 出部Q中的的数据输入。在图29中，虽然未记载上述动作之后的动作，但图28所示的集成电路10从DLA_1 开始依次获取灰阶数据，并在DLA_18获取了数据后，向LS信号线输入“H”脉冲。也就是说， “H”脉冲被输入至DLB_1 DLB_18的栅极G中。由此，DLB_1 DLB_18把输入到其输入部 D中的灰阶数据“D1” “D18”输出给输出部Q。通过该动作，DLA_1 DLA_18所依次获取 的灰阶数据“D1” “D18”便被输入到输出电路11中。然后，输出电路11将数字数据即灰 阶数据转换成灰阶电压(即图像信号)，并分别通过对应的输出端子OUTl 0UT18，输出对 应于灰阶数据“D1” “D18”的灰阶电压。另外，根据来自CLK信号线的CLK信号的输入或来自LS信号线的脉冲的输入，作 为备用电路的DF_19、DLA_19、DLB_19也进行动作。然而，由于输出电路11_19不与输出端 子1 18中的任何一个端子相连接，所以对来自输出端子1 18的输出波形不产生影响。 因此，在上述说明中，省略了针对备用电路即DF_19、DLA_19、DLB_19的动作的说明。(自行修复动作)以下，使用图30以及图31来说明在集成电路10中输出电路11_7发生异常且由 判定电路将Flag7设定为“1”时的动作，即自行修复动作。图30是表示本实施方式所涉及的、进行自行修复动作时的集成电路10的结构图。 图31是集成电路10中出现不良的输出电路时表示其动作的时序图。在集成电路10中，当输出电路11_7发生异常，Flag7被设定为“ 1”时，包含Flag7 并以逻辑或的关系构成的FlagX7至FlagXlS成为“1”。因此，SWA7 SWA18中的连接状态 便从端子0与端子1之间的连接变成端子0与端子2之间的连接。由此，选择信号线SEL6 连接到锁存电路DLA_8上，而灰阶数据“D7”被存储至DLA_8中。另外，同样地，选择信号线
48SEL7连接到锁存电路DLA_9上，通常被存储在DLA_8中的数据“D8”被存储至DLA_9中；选 择信号线SEL8连接到锁存电路DLA_10上，通常被存储在DLA_9中的数据“D9”被存储至 DLA_10中。也就是说，锁存电路DLA、保持电路DLB、输出电路11相互错开一级进行动作。 最后，存储在DLA_18中的数据“D18”被存储至备用电路DLA_19中。由此，在本发明的集成电路10中，当输出电路发生异常时，通过切换开关，输出电 路11_7中不会输入灰阶数据。此时，如图30所示，FlagX7至FlagXlS所控制的开关SWB7 至SWB18的连接，从端子0与端子1之间的连接切换成端子0与端子2之间的连接，因此， 输出电路11_7不会与输出端子OUTl 0UT18中的任何一个端子相连接。并且，在输出端 子0UT7上连接到输出电路11_8，在输出端子0UT8上连接到输出电路11_9，以此类推，依 次移位输出电路并连接到输出端子上，而最后的备用输出电路11_19将被连接到输出端子 OUT 18 上。如以上所述，当检测到输出电路、锁存电路、保持电路的不良时，切换从指示用电 路123延伸出的选择信号线SELO SEL17与锁存电路DLA_1 DLA_19 (以及保持电路 DLB_1 DLB_19)之间的连接，同时切换输出电路11与输出端子OUTl 19之间的连接，由 此，切断被判定是不良的输出电路、锁存电路、保持电路，以及依次移位正常的电路，并增设 备用电路，从而实现能够进行自行修复的结构。[实施方式5]以下，参照图32 36来说明本发明的实施方式5。(自行修复电路的结构)首先，参照图32来说明本实施方式的显示驱动用半导体集成电路(以下称为集成 电路)10的结构。另外，与实施方式4涉及的图28的说明一样，例举具有18个输出的结果 进行说明，当然，集成电路10的输出并不限定于18个。图32是表示本实施方式所涉及的、进行通常动作时的集成电路10的结构图。集成 电路10具备指示用电路133 (选择部)；开关SWA20 SWA25 ；锁存电路DLA_R1 DLA_R6、 DLA_G1 DLA_G6 以及 DLA_B1 DLA_B6 ；保持电路 DLB_R1 DLB_R6、DLB_G1 DLB_G6 以 及DLB_B1 DLB_B6 ；输出电路11_1 11_18 ；开关SWBl SWB18 ；信号输出端子OUTl 0UT18(以下称为输出端子OUTl 0UT18)。集成电路10介由输出端子OUTl 0UT18与显示装置(无图示)相连接，并驱动 该显示装置。另外在本实施方式中，权利要求中记载的子输出电路与个别的输出电路11 (输出 电路11_1或者11_2或者11_3)相对应；子锁存电路与个别的锁存电路DLA(例如，锁存电路 DLA_R1或者DLA_G1或者DLA_B1)相对应；输出电路以及锁存电路分别与对应于构成显示 颜色的3原色RGB而连续配置的，由输出电路所构成的块(例如，由输出电路11_1 11_3 所构成的块)以及由锁存电路DLA构成的块(锁存电路DLA_R1、DLA_G1、DLA_B1)相对应。另外，权利要求中记载的子输出端子与输出端子OUTl 0UT18的各端子相对应， 权利要求中记载的输出端子与由3个输出端子构成的组(例如OUTl 0UT3)相对应。图33是指示用电路133的结构图。本实施方式所涉及的指示用电路133，生成要 被输入至选择信号线中的信号SELO SEL6。指示用电路由计数器和译码器构成。指示用 电路133具备能够与SWA20 SWA25的各开关进行个别连接的连接端子。
计数器由3个D触发器DF_1 DF_3(以下，统称时称为DFF)构成。计数器中有 来自CLK信号线的CLK信号以及来自信号线R的信号输入后，计数器基于从各DFF输出的 CQl CQ3,生成 DQl DQ3 以及 DQlB DQ3B。译码器执行图21所示的逻辑式运算，并生成要输出至图32所示的选择信号线 SELO SEL5中的选择信号。关于译码器的具体结构，没有特别的限定，只要具有能够执行 图58所示的逻辑运算的结构即可。本实施方式所涉及的集成电路10中，介由DATAR信号线、DATAG信号线、DATAB信 号线这3根数据信号线，分别有构成显示颜色的3原色即红(R)、绿(G)、蓝(B)的灰阶数据 输入。也就是说，集成电路10用于对由RGB这3色构成显示颜色的彩色显示装置进行驱动。 对应R的灰阶数据介由DATAR信号线被输入至锁存电路DLA_R1 DLA_R6中；对应G的灰 阶数据介由DATAG信号线被输入至锁存电路DLA_G1 DLA_G6中；对应B的灰阶数据介由 DATAB信号线被输入至锁存电路DLA_B1 DLA_B6中。而且，锁存电路DLA_R1 DLA_R6、DLA_G1 DLA_G6 以及 DLA_B1 DLA_B6 分别 从被输入的灰阶数据中提取与输出自输出端子OUTl 0UT18的图像信号相对应的灰阶数 据，并将此灰阶数据输出给保持电路DLB_R1 DLB_R6、DLB_G1 DLB_G6以及DLB_B1 DLB_B6。保持电路 DLB—R1 DLB_R6、DLB_G1 DLB_G6 以及 DLB_B1 DLB_B6 对来自锁存 电路DLA_R1 DLA_R6、DLA_G1 DLA_G6以及DLA_B1 DLA_B6的灰阶数据进行保持后， 分别将此灰阶数据输出至输出电路11_1 11_18中。而且，输出电路11_1 11_18分别具备将灰阶数据转换成灰阶电压信号的 DAC (Digital Analog Converter)电路；具有缓冲电路功能的运算放大器；判定输出电路的 动作的良好与否的判定电路；表示判定电路所判定出的动作的良好与否的判定标记。在图 32中，将输出电路11_A所对应的判定标记表示为FlagA。例如，将输出电路11_1的良好与 否的判定结果表示为Flagl、将输出电路11_2的良好与否的判定结果表示为Flag2、……、 输出电路11_18的良好与否的判定结果表示为FlaglS。关于输出电路的良好与否的判定方 法将在后文中详述。当输出电路为良好时，判定标记被设定成“0” ；当输出电路为不良时， 判定标记被设定成“1”。此外，如图32所示，集成电路10具有备用锁存电路DLA_R7、DLA_G7、DLA_B7以及 备用保持电路DLB_R7、DLB_G7、DLB_B7以及备用输出电路11_19 11_21。开关SWA20 SWA25分别是具备有端子0、端子1以及端子2，且具有端子0与端子 1相互连接时的状态和端子0与端子2相互连接时的状态的开关电路，其根据Flagl 18 的值来切换连接状态。详细为，SWA20 SWA25中的连接状态分别由FlagA、FlagG、FlagH、 FlagI、FlagJ、FlagK的值所决定。另外，SWBl SWB3的连接状态由FlagA所决定；SWB4 SWB6的连接状态由FlagG所决定；SWB7 SWB9的连接状态由FlagH所决定；SWBlO SWB12 的连接状态由FlagI所决定；SWB13 SWB15的连接状态由FlagJ所决定；SWB16 SWB18 的连接状态由FlagK所决定。其中，FlagA FlagK则由Flagl到Flagl8的组合所决定， 组合方式如记载于图32的下端位置中的逻辑式所示。另外，生成Flag_A Flag_K的具体结构虽然在图中未表示，但对其结构没有特别 的限定，只要具有能够执行图28所示的逻辑运算的结构即可。在SWA20 SWA25 中 当 FlagA、FlagG、FlagH、FlagI、FlagJ、FlagK 的值为“0”时，端子0与端子1相连接。另一方面，当FlagA, FlagG, FlagH, Flagl, FlagJ, FlagK的值为 “1”时，端子0与端子2相连接。例如，在Flagl 3的值为“0”，即，输出电路11_1 11_3 的动作良好时，根据图32所示的逻辑式，FlagA为“0”，SWA20中的端子0与端子1相连接。 另一方面，当Flagl 3的值中的任意一个值为“1”，即，输出电路11_1 11_3中的任意一 个电路的动作不良时，FlagA为“1”，SWA20中的端子0与端子2相连接。在图32中，用箭 头表示用于决定各开关SWA20 SWA25以及各开关SWBl SWB18的状态的信号(FlagA K)。另外，Flag_A Flag_K由未图示的控制部所决定。此外，权利要求中记载的选择单元 由未图示的控制部以及指示用电路123以及SWAl SWA18所构成。权利要求中记载的连 接切换单元由未图示的控制部以及SWB_1 SWB_18所构成。在实施方式4中，说明了灰阶数据的输入为单个系统时的情况，而进行彩色显示 时，如本实施方式所示，一般按照RGB的每种颜色输入灰阶数据。(通常动作)以下，使用图32以及图34来说明集成电路10中未出现不良的输出电路时的动 作，即通常的动作。如上所述，图32是表示本实施方式所涉及的、进行通常动作时的集成电路10的结 构图。图34是集成电路10中未出现不良输出电路时表示其动作的时序图。未出现不良输出电路时，输出电路11_1 11_18的Flagl 18均为“0”。从而， Flagl Flagl8以逻辑或的关系组合所构成的FlagA FlagK也均为“0”。以下，就集成电路10的动作进行说明。首先，动作开始信号(SP信号)通过启动 脉冲信号线(SP信号线)被输入至集成电路10的指示用电路133中。另外，时钟信号介由 时钟信号线(CLK信号线)被输入至指示用电路133中。指示用电路133具有6个连接端 子，当指示用电路133中有SP信号输入时，从各连接端子介由选择信号线SELO SEL5输 出选择信号。选择信号是对用于锁存来自外部的灰阶数据的锁存电路进行选择的信号。如 图34所示，在SELO SEL5中，以每一个时钟脉冲为单位，产生脉冲的选择信号线(即，呈 “H”状态的信号)被依次切换。对应于RGB的灰阶数据介由DATAR信号线、DATAG信号线、DATAB信号线被输入至 各锁存电路中。介由DATAR信号线、DATAG信号线、DATAB信号线而被输入的灰阶数据，随 CLK信号的每一下降而变化。即，如图34所示，同步于CLK信号的下降定时，从Rl变成R2， 或从Gl变成G2，或从Bl变成B3，……，以此类推。各锁存电路DLA在输入至其栅极部G的 信号为“H”的期间，获取输入到输入部D中的信号，并将其输出至输出部Q中。S卩，锁存电 路 DLA_R1 DLA_R6、DLA_G1 DLA_G6、DLA_B1 DLA_B6 分别在选择信号线 SELO SEL5 中的选择信号为“H”的期间，获取从外部输入的灰阶数据，并将其输出至输出部Q中。由此，同步于介由DATAR信号线输入的灰阶数据的变化定时，锁存电路DLA_R1 DLA_R6依次被选择，而在各锁存电路中，有对应于各锁存电路的输出端子所输出的图像信 号的灰阶数据被导入。也就是说，锁存电路DLA_R1 DLA_R6根据SELO SEL5的脉冲，依 次获取灰阶数据“R1” “R6”。同样地，根据SELO SEL5的脉冲，锁存电路DLA_G1 DLA_ G6依次获取灰阶数据“G1” “G6”。也同样地，根据SELO SEL5的脉冲，锁存电路DLA_ Bl DLA_B6依次获取灰阶数据“Bi” “B6”。锁存电路DLA_R1 DLA_R6在选择信号线SELO SEL5的选择信号为“L”的期间，保持所获取的灰阶数据。例如，当SELO的选择信号为“L”时，由于处于灰阶数据“R1” 介由DATAR信号线被输入的状态，因此锁存电路DLA_R1的输出部Q在之后就保持“R1”。同 样地，当SELl SEL5的选择信号为“L”时，DLA_R2 DLA_R6的输出部Q将保持灰阶数据 “R2” “R6”。此时，被保持在DLA_R1 DLA_R6的输出部Q中的数据，便被输入至保持电 路DLB_R1 DLB_R6的输入部D中。另外，锁存电路DLA_G1 DLA_G6在选择信号线SELO SEL5的选择信号为“L”的 期间，保持所获取的灰阶数据。例如，当SELO的选择信号为“L”时，由于处于灰阶数据“G1” 介由DATAG信号线被输入的状态，因此锁存电路DLA_G1的输出部Q在之后就保持“G1”。同 样地，当SELl SEL5的选择信号为“L”时，DLA_G2 DLA_G6的输出部Q将保持灰阶数据 “G2” “G6”。此时，被保持在DLA_G1 DLA_G6的输出部Q中的数据便被输入至保持电路 DLB_G1 DLB_G6的输入部D中。另外，锁存电路DLA_B1 DLA_B6在选择信号线SELO SEL5的选择信号为“L”的 期间，保持所获取的灰阶数据。例如，当SELO的选择信号为“L”时，由于处于灰阶数据“Bi” 介由DATAB信号线被输入的状态，因此锁存电路DLA_B1的输出部Q在之后就保持“Bi”。同 样地，当SELl SEL5的选择信号为“L”时，DLA_B2 DLA_B6的输出部Q将保持灰阶数据 “B2” “B6”。此时，被保持在DLA_B1 DLA_B6的输出部Q中的数据便被输入至保持电路 DLB_B1 DLB_B6的输入部D中。由于集成电路10中上述动作之后的动作与实施方式1的集成电路10的对应动作 相同，因此省略其说明。(自行修复动作)以下，参照图35以及图36来说明集成电路10中的输出电路11_7发生异常，且 Flag7被判定电路设定为“1”时的动作，即自行修复动作。图35是表示本实施方式所涉及的、进行自行修复动作时的集成电路10的状态图。 图36是表示集成电路10中出现不良输出电路时的动作的时序图。在集成电路10中，当输出电路11_7发生异常，Flag7被设定为“ 1 ”时，包含Flag7 且以逻辑或的关系所构成的FlagC FlagK成为“1”。因此，SWA22 SWA25中的连接状态 便从端子0与端子1相连接的状态变成端子0与端子2相连接的状态。由此，选择信号线 SEL2被连接到锁存电路DLA_R4、DLA_G4以及DLA_B4上，灰阶数据“R3”、“G3”、“B3”被分别 存储至 DLA_R4、DLA_G4、DLA_B4 中。另外，同样地，选择信号线SEL3被连接到锁存电路DLA_R5、DLA_G5以及DLA_B5 上，通常存储在DLA_R4、DLA_G4以及DLA_B4中的数据14”、“64”、14”被分别存储至锁存 电路DLA_R5、DLA_G5以及DLA_B5中。同样地，选择信号线SEL4将被连接到锁存电路DLA_ R6、DLA_G6 以及 DLA_B6 上，通常存储在 DLA_R5、DLA_G5 以及 DLA_B5 中的数据“R5”、“G5”、 “B5”将被分别存储至锁存电路DLA_R6、DLA_G6以及DLA_B6中。也就是说，由锁存电路和保持电路所构成的锁存电路错开一级进行动作。最后， 选择信号线SEL5被连接到锁存电路DLA_R7、DLA_G7以及DLA_B7上，存储在DLA_R6、DLA_ G6以及DLA_B6中的数据“R6”、“G6”、“B6”便被分别存储至备用电路DLA_R7、DLA_G7以及 DLA_B7 中。由此，在本发明的集成电路10中，当输出电路发生异常时，通过切换开关，输出电
52路11_7、输出电路11_8以及输出电路11_9中不会有灰阶数据输入。此时，如图35所示，由 FlagH至FlagK所控制的开关SWB7至SWB18中的连接，从端子0与端子1的连接切换成端 子0与端子2的连接，因此，输出电路11_7、输出电路11_8以及输出电路11_9不会连接到 输出端子OUTl 0UT18中的任何一个端子上。而且，输出端子0UT7 0UT9上连接输出电路11_10 11_12，输出端子11_1 11_12上连接输出电路11_13 11_15，即依次移位由输出RGB灰阶电压的3个输出电路所 构成的每一个组并连接到输出端子上，而最后的备用输出电路11_19 11_21将连接到输 出端子11_16 11_18上。如以上所述，当检测到输出电路、锁存电路以及保持电路的不良时，切换从指示用 电路133延伸的选择信号线与锁存电路(以及保持电路)之间的连接的同时，切换输出电 路与输出端子之间的连接，以此断开被判定为不良的输出电路、锁存电路以及保持电路，并 依次移位正常的电路，还增设备用电路，从而实现能够进行自行修复的结构。另外，本实施方式的集成电路10也可以利用实施方式1中说明的第1故障检测 方法来检测输出电路11的故障。具体为，与用于构成显示颜色的R相对应的输出电路 11(11_1、11_4、……)通过自身所具备的各运算放大器，对自身具备的DAC电路所输出的电 压与输出电路11_19具备的DAC电路所输出的电压进行比较；与用于构成显示颜色的G相 对应的输出电路11(11_2、11_5、……)通过自身所具备的各运算放大器，对自身具备的DAC 电路所输出的电压与输出电路11_20具备的DAC电路所输出的电压进行比较；与用于构成 显示颜色的B相对应的输出电路11(11_3、11_6、……)通过自身所具备的各运算放大器， 对自身具备的DAC电路所输出的电压与输出电路11_21具备的DAC电路所输出的电压进行 比较。由此，各输出电路11所具备的判定电路根据各运算放大器的比较结果，判定各输出 电路11的良与不良，而且，各输出电路11根据各判定电路的判定结果，将Flagl FlaglS 输出至控制电路以及各开关SWA以及各开关SWB中。另外，关于集成电路10基于Flagl FlaglS的值来进行自行修复的结构及方法，参照前述说明。[实施方式6]以下，参照图37 40来说明本发明的实施方式6。(自行修复电路的结构)首先，参照图37来说明本实施方式的显示驱动用半导体集成电路(以下称为集成 电路)10的结构。另外，与实施方式4中的图28的说明一样，例举具有18个输出的结构进 行说明，当然，集成电路10的输出并不限定于18个。图37是表示本实施方式的、进行通常动作时的集成电路10的结构图。集成电路 10具备指示用电路133 ；开关SWA20 SWA25 ；锁存电路DLA_R1 DLA_R6、DLA_G1 DLA_ G6 以及 DLA_B1 DLA_B6 ；保持电路 DLB_R1 DLB_R6、DLB_G1 DLB_G6 以及 DLB_B1 DLB_B6 ；输出电路11_1 11_18 ；开关SWBl SWB18 ；信号输出端子OUTl 0UT18(以下 称为输出端子OUTl 0UT18)。集成电路10介由输出端子OUTl 0UT18与显示装置(未图示)相连接，并驱动 该显示装置。在本实施方式中，权利要求中记载的子输出电路与输出电路11 (输出电路11_1或 者11_2或者11_3)相对应，子锁存电路与个别的锁存电路DLA (例如，锁存电路DLA_R1或者DLA_G1或者DLA_B1或者DLA_R2或者DLA_G2或者DLA_B2)相对应，输出电路以及锁存电 路分别与由输出电路11所构成的块(例如，由输出电路11_1 11_6所构成的块)以及由 锁存电路DLA构成的块(例如，由锁存电路DLA_R1、DLA_G1、DLA_B1、DLA_R2、DLA_G2、DLA_ B2构成的块)相对应，其中，输出电路11与以及由锁存电路DLA，以构成显示颜色的3原色 RGB为单位，对应于正负的灰阶电压而连续配置。另外，权利要求中记载的子输出端子与输出端子OUTl 0UT18中的各个端子相对 应，权利要求中记载的输出端子与对应于上述输出电路而配置的6个输出端子所构成的组 (例如OUTl 0UT6)相对应。指示用电路133具备能够与SWA20 SWA25的各开关进行个别连接的连接端子， 各连接端子连接在以RGB为单位的锁存电路DLA、保持电路DLB及输出电路11所构成的块 (例如，由锁存电路DLA_R1、DLA_G1、DLA_B1以及锁存电路DLB_R1、DLB_G1、DLB_B1以及输 出电路11_1、11_3、11_5所构成的块)上。本实施方式的集成电路10中，介由DATAR信号线、DATAG信号线、DATAB信号线这 3根数据信号线，分别有构成显示颜色的3原色，即红(R)、绿(G)、蓝(B)的灰阶数据输入。 也就是说，集成电路10具有对由RGB这3色构成显示颜色的彩色显示装置进行驱动的结 构。其中，对应R的灰阶数据介由DATAR信号线而被输入至锁存电路DLA_R1 DLA_R6中； 对应G的灰阶数据介由DATAG信号线而被输入至锁存电路DLA_G1 DLA_G6中；对应B的 灰阶数据介由DATAB信号线而被输入至锁存电路DLA_B1 DLA_B6中。另外，锁存电路DLA_R1 DLA_R6、DLA_G1 DLA_G6、DLA_B1 DLA_B6 分别从被 输入的灰阶数据中提取与输出自输出端子OUTl 0UT18的图像信号相对应的灰阶数据，并 将该灰阶数据输出给保持电路DLB—R1 DLB_R6、DLB_G1 DLB_G6以及DLB_B1 DLB_B6。 保持电路DLB_R1 DLB_R6、DLB_G1 DLB_G6以及DLB_B1 DLB_B6对来自锁存电路DLA_ Rl DLA_R6、DLA_G1 DLA_G6、DLA_B1 DLA_B6的灰阶数据进行保持后，分别将该些灰 阶数据输出至输出电路11_1 11_18中。输出电路11_1 11_18分别具备用于将灰阶数据转换成灰阶电压信号的 DAC(Digital Analog Converter)电路；具有缓冲电路功能的运算放大器；判定输出电路 的动作的良好与否的判定电路；用于表示判定电路所判定出的动作的良好与否的判定标 记。在图37中，输出电路11_A所对应的判定标记被记载为FlagA。例如，输出电路11_1 的良好与否的判定结果被表示为Flagl、输出电路11_2的良好与否的判定结果被表示为 Flag2、……、输出电路11_18的良好与否的判定结果被表示为FlaglS。关于输出电路的良 好与否的判定方法将在后文中详述。当输出电路良好时，判定标记被设定成“0”;当输出电 路不良时，判定标记被设定成“ 1 ”。另外，集成电路10所包含的输出电路11_1 11_18是，仅对应于点反转驱动 的正电压的输出和负电压的输出的其中一方的电路。在图37中，输出电路11_1、11_3、 11_5、……等奇数编号的电路与正电压的输出相对应，输出电路11_2、11_4、11_6、……等 这些偶数编号的电路与负电压的输出相对应。为了进行点反转驱动，需要各输出端子既能 输出正电压又能输出负电压。对此，在集成电路10中，通过控制信号REV来进行开关SWREV 的切换控制，以改变输出电路及输出端子与选择信号线之间的连接，从而改变灰阶数据的 取样定时，并实现正电压与负电压之间的切换。
此外，如图37所示，集成电路10具有备用锁存电路DLA_R7、DLA_G7、DLA_B7、DLA_ R8、DLA_G8、DLA_B8，以及备用保持电路 DLB_R7、DLB_G7、DLB_B7、DLB_R8、DLB_G8、DLB_B8, 以及备用输出电路11_19 11_24。开关SWA20 SWA25是，分别具备端子0、端子1以及端子2，且具有端子0与端子 1相互连接的状态与端子0与端子2相互连接的状态的开关电路，其根据Flagl 18的值 来切换连接状态。更详细地说，SWA20 SWA25中的连接状态分别由FlagL、FlagO、FlagP 的值所决定。另外，SWBl SWB6的连接状态由FlagL的值所决定；SWB7 SWB12的连接状 态由FlagO的值所决定；SWB13 SWB18的连接状态由FlagP的值所决定。在此，FlagL FlagP由Flagl至FlaglS之间的组合所决定，而组合方式如记载于图37的下端位置中的逻 辑式所示。用于生成Flag_L Flag_P的具体结构在图中未表示，但对其结构没有特别的限 定，只要是能够执行图28所示的逻辑运算的结构即可。在SWA20 SWA25中，当FlagL、FlagO、FlagP的值为“0”时，端子0与端子1相 连接。另一方面，当FlagL、FlagO、FlagP的值为“1”时，端子0与端子2相连接。例如，在 Flagl 6的值为“0”，即输出电路11_1 11_6的动作良好时，根据图37所示的逻辑式， FlagL成为“0”，SWA20中的端子0与端子1相连接。另一方面，当Flagl 6中某者的值 为“1”，即输出电路11_1 11_6中的任意一个电路的动作不良时，FlagL成为“1”，SWA20 中的端子0与端子2相连接。在图37中，用箭头表示用于决定各开关SWA20 SWA25以及 各开关SWBl SWB18的状态的信号(FlagL N)。另夕卜，Flag_L Flag_N由未图示的控 制部所决定。此外，权利要求中记载的选择单元由未图示的控制部以及指示用电路123以 及SWAl SWA18所构成。权利要求中记载的连接切换单元由未图示的控制部以及SWBl SffB 18所构成。(通常动作)以下，参照图37以及图38来说明集成电路10中未出现不良的输出电路时的动 作，即通常的动作。如以上所述，图37是表示本实施方式的、进行通常动作时的集成电路10的结构 图。图38是集成电路10中未出现不良的输出电路时表示其动作的时序图。在本实施方式 中，说明在开关SWREV中端子0与端子1相连接时的状态。未出现不良的输出电路时，输出电路11_1 11_18的Flagl 18均为“0”。因 此，以Flagl Flagl8的组合的逻辑或构成的FlagL FlagP也均为“0”。以下，就集成电路10的动作进行说明。首先，动作开始信号(SP信号)介由启动脉 冲信号线(SP信号线)而被输入至集成电路10的指示用电路133中。而且，时钟信号(CLK 信号)介由时钟信号线(CLK信号线)被输入至指示用电路133中。指示用电路133具有6 个连接端子，当有SP信号被输入时，指示用电路133介由选择信号线SELO SEL5从各连 接端子输出选择信号。选择信号SEL是对用于锁存来自外部的灰阶数据的锁存电路进行选 择的信号。如图37所示，在SELO SEL5中，以每一个时钟脉冲为单位，产生脉冲的选择信 号线(即，“H”的状态的信号)被依次切换。对应于RGB的灰阶数据介由DATAR信号线、DATAG信号线、DATAB信号线被输入至 各锁存电路中。介由DATAR信号线、DATAG信号线、DATAB信号线而被输入的灰阶数据，在
55CLK信号的每一下降沿发生变化。即，如图38所示，同步于CLK信号的下降定时，从Rl变成 R2，或从Gl变成G2，或从Bl变成B3，……，以此类推。各锁存电路DLA在输入至其栅极部 G中的信号为“H”的期间，获取被输入至输入部D中的信号，并将该信号输出至输出部Q中。 即，锁存电路DLA_R1 DLA_R6、DLA_G1 DLA_G6以及DLA_B1 DLA_B6，在来自选择信号 线SELO SEL5的选择信号为“H”的期间，分别获取输入自外部的灰阶数据，并将该灰阶数 据输出至输出部Q中。由此，同步于介由DATAR信号线被输入的灰阶数据的变化定时，锁存电路DLA_ Rl DLA_R6依次被选择，而各锁存电路中，有输出自与各锁存电路相对应的输出端子的图 像信号的灰阶数据被导入。也就是说，根据SELO SEL5的脉冲，锁存电路DLA_R1 DLA_ R6依次获取灰阶数据“R1” “R6”。同样地，根据SELO SEL5的脉冲，锁存电路DLA_G1 DLA_G6依次获取灰阶数据“G1” “G6”。也同样地，根据SELO SEL5的脉冲，锁存电路 DLA_B1 DLA_B6依次获取灰阶数据“Bi” “B6”。在选择信号线SELO SEL5的选择信号为呈“L”的期间，锁存电路DLA_R1 DLA_ R6将保持所获取的灰阶数据。例如，当SELO的选择信号为“L”时，由于处于灰阶数据“R1” 介由DATAR信号线被输入的状态，因此锁存电路DLA_R1的输出部Q在之后就保持“R1”。同 样地，当SELl SEL5的选择信号为“L”时，DLA_R2 DLA_R6的输出部Q将保持灰阶数据 “R2” “R6”。此时，被保持在DLA_R1 DLA_R6的输出部Q中的数据将被输入至保持电路 DLB_R1 DLB_R6的输入部D中。而且，在选择信号线SELO SEL5的选择信号为“L”的期间，锁存电路DLA_G1 DLA_G6将保持所获取的灰阶数据。例如，当SELO的选择信号为“L”时，由于处于灰阶数 据“G1”介由DATAG信号线被输入的状态，因此锁存电路DLA_G1的输出部Q在之后就保持 “G1”。同样地，当SELl SEL5的选择信号为“L”时，DLA_G2 DLA_G6的输出部Q将保持 灰阶数据“G2” “G6”。此时，被保持在DLA_G1 DLA_G6的输出部Q中的数据将被输入至 保持电路DLB_G1 DLB_G6的输入部D中。而且，在选择信号线SELO SEL5的选择信号为“L”的期间，锁存电路DLA_B1 DLA_B6将保持所获取的灰阶数据。例如，当SELO的选择信号为“L”时，由于处于灰阶数 据“Bi”介由DATAB信号线被输入的状态，因此锁存电路DLA_B1的输出部Q在之后将保持 “Bi”。同样地，当SELl SEL5的选择信号呈“L”时，DLA_B2 DLA_B6的输出部Q将保持 灰阶数据“B2” “B6”。此时，被保持在DLA_B1 DLA_B6的输出部Q中的数据被输入至保 持电路DLB_B1 DLB_B6的输入部D中。关于集成电路10中以后的动作，其与实施方式4的集成电路10的对应动作相同， 因此省略其说明。(自行修复动作)以下，参照图39以及图40来说明集成电路10中的输出电路11_7发生异常，且 Flag7被判定电路设定为“1”时的动作，即自行修复动作。图39是表示本实施方式所涉及的、进行自行修复动作时的集成电路10的状态图。 图40是集成电路10中出现不良的输出电路时表示其动作的时序图。在集成电路10中，输出电路11_7发生异常，Flag7被设定为“ 1 ”时，包含Flag7且 以逻辑或的关系构成的FlagC FlagK便为“1”。因此，SWA22 SWA25中的连接状态，从端子0与端子1相连接状态变成端子0与端子2相连接的状态。由此，选择信号线SEL2被 连接到锁存电路DLA_R5、DLA_G5、DLA_B5上，灰阶数据“R3”、“G3”、“B3”分别被存储至DLA_ R5、DLA_G5、DLA_B5 中。而且，同样地，SEL3被连接到锁存电路DLA_R6、DLA_G6、DLA_B6的栅极上，SEL4被 连接到锁存电路DLA_R7、DLA_G7、DLA_B7的栅极上，SEL5被连接到锁存电路DLA_R8、DLA_ G8、DLA_B8的栅极上。由此，存储在DLA_R3、DLA_G3、DLA_B3中的数据“R3”、“G3”、“B3”分别被存储至 DLA_R5、DLA_G5、DLA_B5 中；存储在 DLA_R4、DLA_G4、DLA_B4 中的数据 “R4”、“G4”、“B4” 分 别被存储至备用电路DLA_R6、DLA_G6、DLA_B6中；存储在DLA_R5、DLA_G5、DLA_B5中的数据 “R5”、“G5”、“B5” 分别被存储至备用电路 DLA_R7、DLA_G7、DLA_B7 中；存储在 DLA_R6、DLA_ G6、DLA_B6中的数据“ R6 ”、“G6 ”、“B6 ”分别被存储至备用电路DLA_R8、DLA_G8、DLA_B8中， 即以这种方式，锁存电路错开一级进行动作。由此，在本发明的集成电路10中，当输出电路发生异常时，通过切换开关，输出电 路11_7、输出电路11_8、输出电路11_9、输出电路11_10、输出电路11_11、输出电路11_12 中不会有灰阶数据输入。此时，如图39所示，由FlagO以及FlagP所控制的开关SWB7 SWB18的连接，从端子0与端子1之间的连接切换成端子0与端子2之间的连接，因此，输 出电路11_7、输出电路11_8、输出电路11_9、输出电路11_10、输出电路11_11、输出电路 11_12不与输出端子OUTl 0UT18中的任何一个端子相连接。而且，输出端子0UT7与输出电路11_13相连接；输出端子0UT8与输出电路11_15 相连接；输出端子0UT9与输出电路11_17相连接；输出端子0UT10与输出电路11_14相连 接；输出端子OUTll与输出电路11_16相连接；输出端子0UT12与输出电路11_18相连接； 以这种方式，以对于RGB的各颜色输出正负灰阶电压的6个输出电路所构成的每一个组为 单位，依次进行移位并连接到输出端子上，而最后的备用输出电路11_19 11_24被连接到 输出端子0UT13 输出端子0UT18上。如以上所述，当检测到输出电路、锁存电路以及保持电路的不良时，切换从指示用 电路133延伸出的选择信号线与锁存电路(以及保持电路)之间的连接，同时切换输出电 路与输出端子之间的连接，以此切断被判定为不良的输出电路、锁存电路以及保持电路，并 依次移位到正常的电路上，还增设了备用电路，从而获得能够进行自行修复的结构。另外，本实施方式的集成电路10也可以利用实施方式1中说明的第1故障检测方 法来检测输出电路11的故障。具体为，各输出电路中有来自备用输出电路11所具备的DAC 的输出电压被输入，其中，对于备用输出电路11来说，构成显示颜色的原色与各输出电路 11的相同，且点反转驱动时灰阶电压的极性也与各输出电路11的相同。在此，各输出电路 11通过自身所具备的运算放大器，对输入自备用的输出电路所具备的DAC的输出电压以及 来自输出电路11自身所具备的DAC的输出电压进行比较。由此，各输出电路11所具备的 判定电路根据各运算放大器的比较结果，判定各输出电路11的良好与否，且各输出电路11 根据各判定电路的判定结果，将Flagl FlaglS输出给控制电路以及各开关SWA以及各开 关SWB。关于集成电路10基于Flagl FlaglS的值来进行自行修复时的结构及方法，参照 前述说明。此外，本实施方式的集成电路10也可以利用实施方式1中说明的第1故障检测方法来检测输出电路11的故障。具体为，在各输出电路11中，相邻的输出电路11通过各自 所具备的运算放大器，对各自具备的DAC所输出的电压进行相互比较。下面，参照图X来说 明。即，输出电路11_1通过自身所具备的运算放大器，对自身具备的DAC所输出的电压以及 输出电路11_2具备的DAC所输出的电压进行比较；输出电路11_2通过自身所具备的运算 放大器，对其自身具备的DAC所输出的电压以及输出电路11_1具备的DAC所输出的电压进 行比较。而且，输出电路11_3及11_4、输出电路11_5、11_6、……，也进行同样的动作。有 此，各输出电路11通过各自所具备的判定电路，并根据各运算放大器的比较结果，判定各 输出电路11的良好与否，且各输出电路11根据各判定电路的判定结果，将Flagl FlaglS 输出给控制电路以及各开关SWA和各开关SWB。关于集成电路10基于Flagl FlaglS的 值来进行自行修复时的结构及方法，参照前述说明。以下，参照附图继续说明本发明的其他实施方式。[实施方式7]以下，参照图41及图42来说明本发明的实施方式7。(自行修复电路的结构)首先，参照图41来说明本实施方式所涉及的、能够进行自行修复的显示驱动用半 导体集成电路(以下称为集成电路)10的结构。为了简化说明，与针对图53所示的现有集 成电路的说明一样，举例说明具有18个输出的结构，当然，集成电路10的输出个数并不限 定于18个。图41是表示本实施方式所涉及的、进行通常动作时的集成电路10的结构图。集 成电路10具备D-触发器_1 D-触发器_18(以下简称为DF_1 DF_18 ；统称时称为 DF)；开关SWAl SWA18 (以下统称时称为开关SWA)；锁存电路DLA_1 DLA_18 (以下统称 时称为锁存电路DLA)；保持电路DLB_1 DLB_18(以下统称时称为保持电路DLB)；输出电 路11_1 11_18(以下统称时表示为输出电路11)；开关SWBl SWB18(以下统称时表示 为开关SWB)；信号输出端子OUTl 0UT18(以下称为输出端子OUTl 0UT18)；备用输出电 路 11_19。集成电路10介由输出端子OUTl 0UT18与显示装置(未图示)相连接，并驱动 该显示装置。在本实施方式中，权利要求中记载的输出电路与输出电路11相对应，权利要求中 记载的锁存电路以及保持电路分别与锁存电路DLA以及保持电路DLB相对应。集成电路10中的DF_1 DF_18 (选择部)，与图54所示的现有的液晶驱动用半导 体集成电路101 —样，构成指示用移位寄存电路，并按照图55所示的时序图进行动作。各个输出电路11分别具备用于将灰阶数据转换成灰阶电压信号的DAC(Digital Analog Converter)电路；具有缓冲电路的功能的运算放大器；判定输出电路的动作的 良好与否的判定电路(判定部)；用于表示判定电路所判定出的动作的良好与否的判定 标记。在图41中，将输出电路11_A所对应的判定标记表示为FlagA。例如，将输出电路 11_1的良好与否的判定结果表示为Flagl、将输出电路11_2的良好与否的判定结果表示为 Flag2、……、将输出电路11_18的良好与否的判定结果表示为FlaglS。当输出电路为良好 时，判定标记被设定成“0” ；当输出电路为不良时，判定标记被设定成“ 1 ”，关于输出电路的 良好与否的判定方法将在后文中详述。
开关SWAl 18被设置在DLB_1 DLB_18与输出电路11_1 11_18之间。开关 SffBl 18被设置在输出电路11_1 11_19与输出端子OUTl 0UT18之间。另夕卜，DLB_1 DLB_18分别与DLA_1 DLA_18相连接，从而形成了对应于锁存部的块。开关SWAl 18以及SWBl 18是，分别具备端子0、端子1以及端子2，且具有 端子O与端子1相连接时的状态以及端子0与端子2相连接时的状态的开关电路，其根据 Flagl 18的值来切换连接状态。更为详细地说，SWAl 18的连接状态分别由Flag_Xl FlagX_18的值所决定。而Flag_Xl FlagX18则由Flagl至Flagl8的组合所决定，Flagl 至FlaglS的组合方式如记载于图41的下端位置中的逻辑式所示。用于生成Flag_Xl FlagX_18的具体结构虽然未在图中表示，但对其结构没有特 别的限定，只要是能够执行图1所示的逻辑运算的结构即可。在SffAl 18中，当Flag_Xl FlagX_18的值为“0”时，端子0与端子1相连接。 另一方面，当Flagl 18的值为“1”时，端子0与端子2相连接。例如，在Flagl的值为 “0”，即输出电路11_1的动作为良好时，根据图41所示的逻辑式，Flag_Xl成为“0”，SffAl中 的端子0与端子1相连接。另一方面，在Flagl的值为“1”，即输出电路11_1的动作为不良 时，Flag_Xl成为“1”，SffAl中的端子0与端子2相连接。对于SWBl SWB18，也以同样方 式决定各自的连接状态。在图41中，用箭头来表示用于决定各开关SWAl SWA18以及各 开关SffBl SffB 18的状态的信号(Flagl Flagl8)。另外，Flag_Xl X18由未图示的控 制部所决定。此外，权利要求中记载的连接切换单元与未图示的控制部以及各开关SWBl SWB18相对应；权利要求中记载的选择单元与未图示的控制部以及各开关SWAl SWA18相 对应。另外，DLA_1 DLA_18、DLB_1 DLB_18是，对数字信号进行锁存的电路，其中，数 字信号是，表示介由DATA信号线被输入的灰阶数据的信号。在图41中，只示出了各电路分 别为单个时的结构，但若从外部输入的灰阶数据为6比特，则分别需要6个电路，若为8比 特，则分别需要8个电路。在此，为了避免繁琐的说明，用各为1个电路的结构为代表。(通常动作)以下，参照图41来说明集成电路10中未出现不良的输出电路时的动作，即通常的 动作。如上所述，图41是表示本实施方式所涉及的、进行通常动作时的集成电路10的结构 图。未出现不良的输出电路时，输出电路11的Flagl 18均为“0”。因此，由Flagl FlaglS的组合的逻辑或所构成的Flag_Xl FlagX_18也均为“0”。因此，如图41所示，集 成电路10中的开关SWAl SWA18都处于端子0与端子1相连接的状态，即集成电路10的 结构与图54所示的现有电路的结构相同。以下，就集成电路10的动作进行说明。时钟信号介由CLK信号线而输出至构成指 示用移位寄存器的各DF中，然后，在CLK信号的上升沿的定时，将输入至输入部D中的信号 的状态从输出部Q输出。来自DF_1 DF_18的输出部Q的输出信号，分别被输入至后级的 DF的输入部D中，同时作为选择信号，被输入至与各个输出部Q相连接的各锁存电路DLA 中。选择信号是对用于锁存来自外部的灰阶数据的锁存电路进行选择的信号。首先，动作启动脉冲信号(SP信号)介由SP信号线被输入至指示用移位寄存电路 的第一级的DF_1中。指示用移位寄存器的第一级的DF_1在CLK信号的上升沿的定时，获取SP信号的“H”脉冲，并从输出部Q输出“H”的信号。而在CLK信号的下一个上升沿，SP 信号变为“L”，并从输出部Q输出“L”的信号。与DF_1相同，在CLK信号的上升沿的定时，DF_2 DF_18也将被输入至输入部D 中的信号的状态从输出部Q输出。由此，在DF_1 DF_18中，以每一时钟脉冲为单位，输出 “H”脉冲信号的DF依次被切换。以下，将来自DF_1 DF_18的输出分别表示为Q(DF_1) Q(DF_18)。另夕卜，同样地，将来自锁存电路DLA_1 DLA_18的输出分别表示为Q (DLA_1) Q(DLA_18)，将来自保持电路DLB_1 DLB_18的输出分别表示为Q(DLB_1) Q(DLB_18)。各锁存电路中，灰阶数据介由DATA信号线被输入。介由DATA信号线被输入的灰 阶数据，在CLK信号的每一个下降沿发生变化。即，同步于CLK信号的下降沿的定时，从Dl 变成D2、从D2变成D3、……，以此类推。各锁存电路在输入至自身栅极部G中的选择信号 为“H”的期间，获取被输入至输入部D中的信号，并将其输出至输出部Q中。S卩，锁存电路 DLA_1 DLA_18分别在被输入的Q(DF_1) Q(DF_18)为“H”的期间，获取从外部输入的灰 阶数据，并将其输出至输出部Q中。由此，同步于灰阶数据的变化定时，锁存电路DLA_1 DLA_18依次被选择，各锁 存电路中将被导入输出自输出端子的图像信号的灰阶数据。也就是说，根据Q(DF_1) Q(DF_18)的“H”脉冲，锁存电路DLA_1 DLA_18依次获取灰阶数据“D1” “D18”。然后， 锁存电路DLA_1 DLA_18在Q(DF_1) Q(DF_18)为“L”的期间，保持所获取的灰阶数据。例如，锁存电路DLA_1在被输入的Q(DF_1)为“H”的期间，介由DATA信号线获取 灰阶数据“D1”。其后，当Q(DF_1)变为“L”时，由于仍持续灰阶数据“D1”介由DATA信号线 被输入的状态，因此，此后，“D1”作为来自锁存电路DLA_1的输出部Q的输出Q(DLA_1)而 被保持。而且，Q(DF_1)还会被输出到后级的DF_2的输入部D中，在输入到DF_2中的CLK 信号的上升沿的定时，由于Q(DF_1)还未变成“L” (即，处于“H”状态)，因此从DF_2的输 出部Q输出的信号Q(DF_2)为“H”。然后，DLA_2在被输入的Q(DF_2)为“H”的期间，介由 DATA信号线获取灰阶数据“D2”。其后，当Q(DF_2)为“L”时，由于仍持续灰阶数据“D2”介 由DATA信号线被输入的状态，因此，此后，“D2”作为来自锁存电路DLA_2的输出部Q的输 出Q(DLA_2)而被保持。同样地，当Q(DF_3) Q(DF_18)为“L”时，“D2” “D18”作为来自锁存电路 DLA_2 DLA_18的输出部Q的输出Q(DLA_2) Q(DLA_18)而被保持。 如以上所述，在构成指示用移位寄存电路的各DF中，从DF_1起依次进行脉冲的移 位，依据该脉冲的DLA_1 DLA_18，介由DATA信号线依次获取灰阶数据“D1” “D18”。然 后，保持电路DLB_1 DLB_18的输入部D中将分别被导入保持在DLA_1 DLA_18的输出 部中的灰阶数据“D1” “D18”。 此外，在图41所示的集成电路10中，从DLA_1开始依次获取灰阶数据，到DLA_18 获取完数据后，向LS信号线输入“H”脉冲。也就是说，“H”脉冲作为数据负载信号(以下 称LS信号)而被输入至保持电路DLB_1 DLB_18的栅极G中。由此，DLB_1 DLB_18把 输入到其输入部D中的灰阶数据“D1” “D18”从其输出部Q输出。通过该动作，输出电路 11中将输入有由DLA_1 DLA_18所依次获取的灰阶数据“D1” “D18”。然后，输出电路 11把作为数字数据的灰阶数据转换成灰阶电压(即，图像信号)，且分别介由对应的输出端子OUTl 0UT18输出对应于灰阶数据“D1” “D18”的灰阶电压。(自行修复动作)以下，参照图42来说明集成电路10中的输出电路11_7发生异常且Flag7被判定 电路设定为“1”时的动作，即自行修复动作。图42是表示本实施方式所涉及的、进行自行修复动作时的集成电路10的结构图。 在集成电路10中，输出电路11_7发生异常，且Flag7被设定为“ 1”时，包含Flag7且以逻 辑或的关系构成的FlagX7 FlagX18成为“1”。因此，SWA7 SWA18的连接，将从端子0 与端子1之间的连接变更成端子0与端子2之间的连接。由此，输出电路11_7的输入处于断路状态，从而，保持电路DLB_7的输出部Q与输 出电路11_8相连接，保持电路DLB_8的输出部Q与输出电路11_9相连接，保持电路DLB_9 的输出部Q与输出电路11_10相连接。也就是说，保持电路DLB以及输出电路11依次错开 一级后相连接，最后，保持电路DLB_18的输出部Q与备用输出电路19相连接。即，在本发 明的集成电路10中，通过切换开关，发生异常的输出电路11_7中不会有灰阶数据输入。此时，如图42所示，在集成电路10中，由FlagX7至FlagX18控制的开关SWB7至 SWB18的连接，从端子0与端子1之间的连接切换成端子0与端子2之间的连接，因此，输出 电路11_7不会连接到输出端子OUTl 0UT18中的任何一个端子上。另外，输出端子0UT7 上连接有输出电路11_8，输出端子0UT8上连接有输出电路11_9，以这种方式依次移位输出 电路并连接到输出端子上，而最后的备用输出电路11_19将连接到输出端子0UT18上。如以上所述，当检测出输出电路的不良时，切换保持电路DLB_1 DLB_18与输出 电路11_1 11_19之间的连接的同时，还切换输出电路11_1 11_19与输出端子OUTl 0UT18之间的连接，由此切断被判定是不良的输出电路，而且，通过依次移位正常的电路并 增设备用电路，来获得能够进行自行修复的结构。[实施方式8]以下，参照图43 44来说明本发明的实施方式8。(自行修复电路的结构)首先，参照图43来说明本实施方式的显示驱动用半导体集成电路(以下称为集成 电路)10的结构。另外，与实施方式7中对图41的说明一样，举出具有18个输出的结构进 行说明，但是，集成电路10的输出并不限定于18个。图43是表示本实施方式所涉及的、进行通常动作时的集成电路10的结构图。集成 电路10具备D-触发器_20 D-触发器_25 (以下简称为DF_20 DF_25)；开关SWAl SffA 18 ；锁存电路 DLA_R1 DLA_R6、DLA_G1 DLA_G6、DLA_B1 DLA_B6 ；保持电路 DLB_ Rl DLB_R6、DLB_G1 DLB_G6、DLB_B1 DLB_B6 ；输出电路 11_1 11_18 ；开关 SWBl SffB 18 ；信号输出端子OUTl 0UT18 ；备用输出电路11_19 11_21。集成电路10介由输出端子OUTl 0UT18与显示装置(未图示)相连接，并驱动 该显示装置。在本实施方式中，权利要求中记载的输出部与个别的输出电路11(输出电路11_1 或者11_2或者11_3)相对应；权利要求中记载的图像信号输出部与由对应于构成显示颜色 的3原色RGB而连续配置的输出电路11所构成的块(例如，由输出电路11_1 11_3所构 成的块)相对应。
61
另外，权利要求中记载的子锁存部与由个别的锁存电路DLA (例如，锁存电路DLA_ Rl或者DLA_G1或者DLA_B1)以及个别的保持电路DLB (例如，保持电路DLB_R1或者DLB_ Gl或者DLB_B1)所构成的块相对应。权利要求中记载的锁存部与由对应于构成显示颜色 的3原色RGB而连续配置的锁存电路DLA以及保持电路DLB所构成的块(例如，由锁存电 路DLA_R1、DLA_G1、DLA_B1以及锁存电路DLB_R1、DLB_G1、DLB_B1所构成的块)相对应。另外，权利要求中记载的子输出端子与输出端子OUTl 0UT18中的各个端子相对 应，权利要求中记载的输出端子与由对应于上述图像信号输出部而配置的3个输出端子所 构成的组(例如OUTl 0UT3)相对应。本实施方式的集成电路10中，介由DATAR信号线、DATAG信号线以及DATAB信号线 这3根数据信号线，分别有用于构成显示颜色的3原色，即红(R)、绿(G)、蓝(B)的灰阶数 据输入。也就是说，集成电路10具有对由RGB这3色所构成显示颜色的彩色显示装置进行 驱动的结构。而且，对应于R的灰阶数据介由DATAR信号线而被输入至锁存电路DLA_R1 DLA_R6中；对应于G的灰阶数据介由DATAG信号线而被输入至锁存电路DLA_G1 DLA_G6 中；对应于B的灰阶数据介由DATAB信号线而被输入至锁存电路DLA_B1 DLA_B6中。另外，锁存电路DLA_R1 DLA_R6、DLA_G1 DLA_G6 以及 DLA_B1 DLA_B6，分别 从被输入的灰阶数据中提取与输出自输出端子OUTl 0UT18的图像信号相对应的灰阶数 据，并将其输出给保持电路DLB_R1 DLB_R6、DLB_G1 DLB_G6以及DLB_B1 DLB_B6。保 持电路DLB_R1 DLB_R6、DLB_G1 DLB_G6以及DLB_B1 DLB_B6对来自锁存电路DLA_ Rl DLA_R6、DLA_G1 DLA_G6以及DLA_B1 DLA_B6的灰阶数据进行保持后，分别将该 些灰阶数据输出至输出电路11_1 11_18中。输出电路11_1 11_18分别具备用于将灰阶数据转换成灰阶电压信号的 DAC(Digital Analog Converter)电路；具有缓冲电路的功能的运算放大器；判定输出 电路的动作的良好与否的判定电路；用于表示判定电路所判定出的动作的良好与否的判 定标记。在图43中，将输出电路11_A所对应的判定标记表示为FlagA。例如，将输出电 路11_1的良好与否判定结果表示为Flagl、将输出电路11_2的良好与否判定结果表示为 Flag2、……、将输出电路11_18的良好与否判定结果表示为FlaglS。当输出电路为良好 时，判定标记被设定成“0” ；当输出电路为不良时，判定标记被设定成“ 1 ”，而关于输出电路 的良好与否判定方法将在后文中详述。此外，如图43所示，集成电路10还具备备用输出电路11_19 11_21。开关SWAl 18 被设置在保持电路 DLB—R1 DLB_R6、DLB_G1 DLB_G6、DLB_B1 DLB_B6与输出电路11_1 11_18之间。开关SWBl 18被设置在输出电路11_1 11_21 与输出端子OUTl OUT 18之间。另外，保持电路DLB_R1 DLB_R6、DLB_G1 DLB_G6以 及 DLB_B1 DLB_B6 分别与锁存电路 DLA_R1 DLA_R6、DLA_G1 DLA_G6 以及 DLA_B1 DLA_B6相连接，从而形成对应于锁存部的块。开关SWAl 18以及开关SWBl 18是，分别具备端子0、端子1以及端子2，且具 有端子O与端子1相互连接时的状态以及具有端子0与端子2相互连接时的状态的开关 电路。其分别根据Flagl 18的值来切换连接状态。详细为，SWAl SWA3的连接状态由 FlagA的值所决定；SWA4 SWA6的连接状态由FlagG的值所决定；SWA7 SWA9的连接状 态由FlagH的值所决定；SWAlO SWA12的连接状态由FlagI的值所决定；SWA13 SWA15
62的连接状态由FlagJ的值所决定；SWA16 SWA18的连接状态由FlagK的值所决定。另外， SffBl SWB3的连接状态由FlagA的组合所决定；SWB4 SWB6的连接状态由FlagG的组 合所决定；SWB7 SWB9的连接状态由FlagH的组合所决定；SWBlO SWB12的连接状态由 FlagI的组合所决定；SWB13 SWB15的连接状态由FlagJ的组合所决定；SWB16 SWB18 的连接状态由FlagK的组合所决定。而FlagA FlagK则由Flagl Flagl8的组合所决 定，Flagl 18的组合方式如记载于图43的下端位置中的逻辑式所示。另外，虽然未在图中表示用于生成Flag_A FlagJ(的具体结构，但对其结构没有 特别的限定，只要具有执行图43所示的逻辑运算的结构即可。在SWAl 18 中，当 FlagA、FlagG、FlagH、FlagI、FlagJ、FlagK 的值为 “0” 时，端 子 0 与端子 1 相连接。另一方面，当 FlagA、FlagG、FlagH、FlagI、FlagJ、FlagK 的值为 “1” 时，端子0与端子2相连接。例如，在Flagl Flag3的值为“0”，即输出电路11_1 11_3 的动作为良好时，根据图43所示的逻辑式，FlagA为“0”，SffAl中的端子0与端子1相连 接。另一方面，当Flagl Flag3的值中任意一个值为“ 1”，即输出电路11_1 11_3中任 意一个电路为不良时，FlagA为“1”，SWAl中的端子0与端子2相连接。在图43中，用箭头 来表示用于决定各开关SWAl SWA18以及各开关SWBl SWB18的状态的信号(FlagA FlagK)。另外，Flag_A Flag_K由未图示的控制部所决定。此外，权利要求中记载的连接 切换单元对应未图示的控制部以及各开关SWBl SWB18。权利要求中记载的选择单元对应 未图示的控制部以及各开关SWAl SWA18。另外，在实施方式7中，说明了灰阶数据的输入为单个系统时的状况，但如本实施 方式，进行彩色显示时，一般是以RGB的每一种颜色为系统单位进行灰阶数据的输入。(通常动作)以下，参照图43来说明集成电路10中未出现不良的输出电路时的动作，即通常的 动作。如以上所述，图43是表示本实施方式所涉及的、进行通常动作时的集成电路10的结 构图。在未出现不良的输出电路时，输出电路11_1 11_18中的Flagl Flagl8均为 “0”。从而，由Flagl Flagl8的组合的逻辑或所构成的FlagA FlagK也均为“0”。以下，就集成电路10的动作进行说明。时钟信号介由CLK信号线而被输出至用于 构成指示用移位寄存器的各DF中，然后，在CLK信号的上升沿的定时，从输出部Q输出被输 入至输入部D中的信号的状态。来自DF_20 DF_25的输出部Q的输出信号分别被输入至 后级的DF的输入部D中，同时作为选择信号，被输入至与各个输出部Q相连接的各锁存电 路DLA中。选择信号是对用于锁存来自外部的灰阶数据的锁存电路进行选择的信号。首先，动作启动脉冲信号(SP信号)介由SP信号线而被输入至指示用移位寄存电 路的第一级的DF_20中。指示用移位寄存器的第一级的DF_20，在CLK信号的上升沿的定 时获取SP信号的“H”脉冲，并从输出部Q输出“H”的信号。而在CLK信号的下一个上升 沿时，SP信号变为“L”，并从输出部Q输出“L”的信号。与DF_20 —样，在CLK信号的上升 沿的定时，DF_21 DF_25也从输出部Q输出被输入至输入部D中的信号的状态。由此，在 DF_20 DF_25中，以每个时钟脉冲为单位，输出“H”脉冲信号的DF依次被切换。与RGB对应的灰阶数据介由DATAR信号线、DATAG信号线、DATAB信号线而被输入 至各锁存电路中。介由DATAR信号线、DATAG信号线、DATAB信号线被输入的灰阶数据，以CLK信号的每一下降沿为单位发生变化。S卩，同步于CLK信号的下降沿的定时，对应于R的 灰阶数据从Rl变成R2、对应于G的灰阶数据从Gl变成G2、对应于B的灰阶数据从Bl变成 B2、……，以此类推。各锁存电路在输入至自身栅极部G中的选择信号为“H”的期间，获取 被输入至输入部D中的信号，并将该信号输出至输出部Q中。S卩，锁存电路DLA_R1 DLA_ R6、DLA_G1 DLA_G6、DLA_B1 DLA_B6 在被输入的 Q(DF_20) Q(DF_25)为“H” 的期间， 分别获取从外部输入的灰阶数据，并将该灰阶数据输出给输出部Q中。由此，同步于介由DATAR信号线被输入的灰阶数据的变化定时，锁存电路DLA_ Rl DLA_R6依次被选择，各锁存电路中将被导入输出自与各锁存电路相对应的输出端 子的图像信号的灰阶数据。也就是说，根据Q(DF_20) Q(DF_25)的“H”脉冲，锁存电路 DLA_R1 DLB_R6依次获取灰阶数据"Rl，， “R6”。同样地，6根据Q (DF_20) Q (DF_25) 的“H”脉冲，锁存电路DLA_G1 DLA_G依次获取灰阶数据“G1” “G6”。也同样地，根据 Q (DF_20) Q (DF_25)的“H”脉冲，锁存电路DLA_B1 DLA_B6依次获取灰阶数据“Bi ” “B6”。然后，锁存电路DLA_R1 DLA_R6、DLA_G1 DLA_G6、DLA_B1 DLA_B6 在 Q(DF_20) Q(DF_25)为“L”的期间，保持所获取的灰阶数据。例如，锁存电路DLA_R1在被输入的Q (DF_20)为“H”的期间，介由DATAR信号线获 取灰阶数据“R1”。其后，在Q(DF_20)为“L”时，由于仍持续灰阶数据“R1”介由DATAR信号 线被输入的状态，因此，作为来自锁存电路DLA_R1之输出部Q的输出Q(DLA_R1)，此后将保 持此灰阶数据“R1”。同样地，在Q(DF_20) Q(DF_25)为“L”时，作为来自DLA_R2 DLA_ R6的输出部Q的输出，此后将保持灰阶数据“R2” “R6”。此时，保持电路DLB_R1 DLB_ R6的输入部D中，输入有被保持在DLA_R1 DLA_R6的输出部Q中的数据。而且，锁存电路DLA_G1在被输入的Q (DF_20)为“H”的期间，介由DATAG信号线获 取灰阶数据“G1”。其后，在Q(DF_20)为“L”时，由于仍持续灰阶数据“G1”介由DATAG信号 线被输入的状态，因此，作为来自锁存电路DLA_G1之输出部Q的输出Q(DLA_G1)，此后将保 持会结束句“G1”。同样地，在Q(DF_20) Q(DF_25)为“L”时，作为来自DLA_G2 DLA_G6 的输出部Q的输出，此后将保持灰阶数据“G2” “G6”。此时，保持电路DLB_G1 DLB_G6 的输入部D中，输入有被保持在DLA_G1 DLA_G6的输出部Q中的数据。而且，锁存电路DLA_B1在被输入的Q (DF_20)为“H”的期间，介由DATAB信号线获 取灰阶数据“Bi”。其后，在Q(DF_20)为“L”时，由于仍持续灰阶数据“Bi”介由DATAB信号 线被输入的状态，因此，作为来自锁存电路DLA_B1的输出部Q的输出Q(DLA_B1)，此后将保 持灰阶数据“Bi”。同样地，在Q(DF_20) Q(DF_25)为“L”时，作为来自DLA_B2 DLA_B6 的输出部Q的输出，此后将保持灰阶数据“B2” “B6”。此时，保持电路DLB_B1 DLB_B6 的输入部D中，输入有被保持在DLA_B1 DLAB_B6的输出部Q中的数据。关于集成电路10中之后的动作，由于其与实施方式8的集成电路10的相应动作 相同，因此省略其说明。(自行修复动作)以下，参照图44来说明集成电路10中的输出电路11_7发生异常，且Flag7被判 定电路设定为“1”时的动作，即自行修复动作。图44是表示本实施方式所涉及的、进行自行修复动作时的集成电路10的状态图。在集成电路10中，输出电路11_7发生异常，且Flag7被设定为“ 1”时，包含Flag7且以逻 辑或的关系构成的FlagC FlagK成为“1”。因此，SWA7 SWA18的连接状态将从端子0 与端子1相连接的状态变成端子0与端子2相连接的状态。由此，对输出电路11_7 11_9的输入处于断路状态，从而，保持电路DLB_R3的输 出部Q与输出电路11_10相连接，保持电路DLB_G3的输出部Q与输出电路11_11相连接， 保持电路DLB_B3的输出部Q与输出电路11_12相连接。也就是说，Q(DLB_R3)被提供至 输出电路11_10中，Q(DLB_G3)被提供至输出电路11_11中，Q(DLB_B3)被提供至输出电路 11_12 中。同样地，以RGB的块为单位，保持电路DLB与输出电路11依次被错开连接，最后， 保持电路DLB_R6、DLB_G6、DLB_B6的输出部Q分别被连接在备用输出电路11_19、11_20、 11_21上，从而，Q(DLB_R6)被提供至输出电路11_19中，Q(DLB_G6)被提供至输出电路 11_20中，Q(DLB_B6)被提供至输出电路11_21中。因此，在本发明的集成电路10中，当输 出电路发生异常时，通过切换开关，输出电路11_7、输出电路11_8、输出电路11_9中不会有 灰阶数据输入。而且此时，如图44所示，在集成电路10中，由FlagH至FlagK所控制的开关SWB7 至SWB18的连接，从端子0与端子1之间的连接切换成端子0与端子2之间的连接，因此， 输出电路11_7、输出电路11_8、输出电路11_9不会连接到输出端子OUTl 0UT18中的任 何一个端子上。而且，输出端子0UT7 0UT9与输出电路11_10 11_12相连接，输出端子 0UT10 0UT12与输出电路11_13 11_15相连接，以这种方式，依次移位输出RGB的灰 阶电压的3个输出电路所构成的每一个组并连接至输出端子上，而最后的备用输出电路 11_19 11_20与输出端子0UT16 0UT18相连接。如以上所述，当检测出输出电路的不良时，切换锁存电路与输出电路之间的连接， 同时还切换输出电路与输出端子之间的连接，由此断开被判定是不良的输出电路，而且通 过依次移位正常的电路，并增设备用的电路，以此获得能够进行自行修复的结构。另外，本实施方式的集成电路10也可以利用实施方式1中说明的第1故障检测 方法来检测输出电路11的故障。具体为，与用于构成显示颜色的R相对应的输出电路 11(11_1、11_4、……)通过自身所具备的各运算放大器，对自身具备的DAC电路所输出的 电压以及输出电路11_19具备的DAC电路所输出的电压进行比较；与用于构成显示颜色的 G相对应的输出电路11(11_2、11_5、……)通过自身所具备的各运算放大器，对自身具备 的DAC电路所输出的电压以及输出电路11_20具备的DAC电路所输出的电压进行比较；与 用于构成显示颜色的B相对应的输出电路11(11_3、11_6、……)通过自身所具备的各运算 放大器，对自身具备的DAC电路所输出的电压以及输出电路11_21具备的DAC电路所输出 的电压进行比较。由此，各输出电路11所具备的判定电路根据各运算放大器的比较结果， 判定各输出电路11的良好与否，各输出电路11根据各判定电路的判定结果，将Flagl FlaglS输出给控制电路以及各开关SWA以及各开关SWB。关于集成电路10基于Flagl FlaglS的值来进行自行修复时的结构及方法，参照前述说明。[实施方式9]以下，参照图45 46来说明本发明的实施方式9。
(自行修复电路的结构)首先，参照图45，说明涉及本实施方式的显示驱动用半导体集成电路(以下，称为 集成电路)10的结构。在此，与实施方式7中对图41的说明相同，只说明有18个输出的情 况，然而集成电路10的输出不限于18个。图45是表示涉及于本实施方式的、进行通常动作时的集成电路10的结构的图。集 成电路10具备D-触发器_20 D-触发器_25 ；开关SWAl SWA18 ；锁存电路DLA_R1 DLA_R6、DLA_G1 DLA_G6 以及 DLA_B1 DLA_B6 ；保持电路 DLB_R1 DLB_R6、DLB_G1 DLB_G6以及DLB_B1 DLB_B6 ；输出电路11_1 11_18 ；开关SWBl SWB18 ；信号输出端 子OUTl 0UT18 ；以及，备用输出电路11_19 11_24。集成电路10通过输出端子OUTl 0UT18连接于显示装置(未图示)上，并驱动
显示装置。另外，权利要求中的输出部对应于本实施方式中的个别的输出电路11 (输出电路 11_1或者11_2或者11_3或者11_4或者11_5或者11_6)，权利要求中的图像信号输出部 对应于本实施方式中的由输出电路11构成的电路块(例如，由输出电路11_1 11_6构成 的电路块)，其中，输出电路11对应于构成显示颜色的3原色R、G、B的正负的灰阶电压而
连续配置。而且，权利要求中的子锁存电路对应于本实施方式中的个别的锁存电路DLA (例 如，锁存电路DLA_R1或者DLA_G1或者DLA_B1或者DLA_R2或者DLA_G2或者DLA_B2)，权利 要求中的子保持电路对应于本实施方式中的个别的保持电路DLB (例如，锁存电路DLB_R1 或者DLB_G1或者DLB_B1或者DLB_R2或者DLB_G2或者DLB_B2)，权利要求中的锁存电路以 及保持电路分别对应于本实施方式中的由锁存电路DLA构成的电路块(例如，由锁存电路 DLA_R1、DLA_G1、DLA_B1、DLA_R2、DLA_G2、DLA_B2 构成的电路块)以及由保持电路 DLB 构 成的电路块(例如，由 DLB_R1、DLB_G1、DLB_B1、DLB_R2、DLB_G2、DLB_B2 构成的电路块)， 其中锁存电路DLA以及保持电路DLB对应于构成显示颜色的3原色R、G、B的正负的灰阶电 压而连续配置。而且，权利要求中的子输出端子对应于本实施方式中的各个输出端子OUTl 0UT18，权利要求中的输出端子对应于本实施方式中的由6个输出端子构成的块(例如， OUTl 0TO6)，其中6个输出端子配置为，与上述图像信号输出部相对应。而且，指示用移位寄存器由DF_20 DF_25构成，各个DF(例如DF_20)具备以RGB 的3色为单位与锁存电路DLA(例如，DLA_R1、DLA_G1、DLA_B1)相连接的连接端子。涉及本实施方式的集成电路10中，通过3根数据信号线，即DATAR信号线、DATAG 信号线以及DATAB信号线，分别输入有构成3原色的红(R)、绿(G)以及蓝⑶的灰阶数据。 即，集成电路10具有对由RGB的3原色构成显示颜色的彩色显示装置进行驱动的结构。而 且，对应于R的灰阶数据，通过DATAR信号线会被输入到锁存电路DLA_R1 DLA_R6中；对 应于G的灰阶数据，通过DATAG信号线会被输入到锁存电路DLA_G1 DLA_G6中；对应于B 的灰度级数据，通过DATAB信号线会被输入到锁存电路DLA_B1 DLA_B6中。而且，锁存电路DLA_R1 DLA_R6、DLA_G1 DLA_G6 以及 DLA_B1 DLA_B6，分别 在被输入的灰阶数据中，取出与输出自输出端子OUTl 0UT18的图像信号相对应的灰阶数 据，并将其输出到保持电路DLB_R1 DLB_R6、DLB_G1 DLB_G6以及DLB_B1 DLB_B6中。保持电路DLB_R1 DLB_R6、DLB_G1 DLB_G6以及DLB_B1 DLB_B6，对来自锁存电路DLA_ Rl DLA_R6、DLA_G1 DLA_G6以及DLA_B1 DLA_B6的灰阶数据进行保持后，又将其分 别输出到输出电路11_1 11_18中。输出电路11_1 11_18分别具备将灰阶数据转换为灰阶电压信号的DAC(Digital Analog Converter)电路、具有缓冲电路功能的运算放大器、判定输出电路的动作的良好与 否的判定电路以及表示由判定电路所判定出的动作的良好与否的判定标记。在图20中，把 输出电路11_A的判定标记表示为FlagA。例如，将输出电路11_1的良好与否的判定结果表 示为Flagl、将输出电路11_2的良好与否的判定结果表示为Flag2、…、将输出电路11_18 的良好否的判定结果表示为FlaglS。而且，输出电路良好时将判定标记设定为“0”，输出电 路不良时将判定标记设定为“ 1”，有关详细的输出电路的良好与否的判定方法将在后文中 说明。而且，包含在集成电路10中的输出电路11_1 11_18是，只对应于点反转驱动的 正电压和负电压的输出中的一方的电路，在图45中，表示了输出电路11_1、11_3、11_5…的 奇数编号电路对应于正电压的输出，以及输出电路11_2、11_4、11_6…的偶数编号电路对应 于负电压的输出的状态。然而，为了进行点反转驱动，需要各输出端子能够输出正电压和负 电压的双方。因此，在集成电路10中，根据控制信号REV进行开关SWREV的切换控制，以此 改变输出电路以及输出端子与选择信号线之间的连接，从而改变灰阶数据的取样定时，并 实现正电压和负电压的切换。并且，如图45所示，集成电路10具备备用的输出电路11_19 11_24。开关SWAl SWA18，设置于保持电路DLB_R1 DLB_R6、DLB_G1 DLB_G6以及 DLB_B1 DLB_B6和输出电路11_1 11_18之间。开关SWBl SWB18，设置于输出电路 11_1 11_24和输出端子OUTl 0UT18之间。而且，保持电路DLB_R1 DLB_R6、DLB_G1 DLB_G6 以及 DLB_B1 DLB_B6，分别连接于锁存电路 DLA_R1 DLA_R6、DLA_G1 DLA_G6 以及DLA_B1 DLA_B6上，形成对应于锁存部的电路块。开关SWAl 18以及开关SWBl 18是，分别具备端子0、端子1以及端子2，且 具有端子O和端子1相连接以及端子0和端子2相连接的2种状态的开关电路，其根据 Flagl FlaglS的值切换连接状态。更详细地说，开关SWAl 18的连接状态，分别由 FlagL、FlagO、FlagP的值来决定。而且，开关SWBl SWB6的连接状态由FlagL来决定，开 关SWB7 SWB12的连接状态由FlagO来决定，开关SWB13 SWB18的连接状态由FlagP来 决定。在此，FlagL FlagP则由Flagl到Flagl8的组合所决定，组合方式如记载于图45 的下端位置中的逻辑式所示。另外，对于生成Flag_L Flag_P的具体结构未作图示，而对其结构没有特别的限 定，只要能够执行图45所示的逻辑运算即可。在FlagL、FlagO、FlagP的值为“0”的情况下，开关SWAl SWA18的端子0和端 子1相连接。而且，在FlagL、FlagO、FlagP的值为“ 1 ”情况下，开关SWAl SWA18的端子 0和端子2相连接。例如，Flagl Flag6的值为“0”情况下，即，输出电路11_1 11_6的 动作良好的情况下，根据图45所示的逻辑式，FlagL为“0”，SffAl中端子0和端子1相连接。 另一方面，Flagl Flag6中任意1个的值为“1”的情况下，即，输出电路11_1 11_6中 任意1个电路的动作为不良的情况下，FlagL为“1”，因此，SffAl中端子0和端子2相连接。图45中，用箭头表示了决定各个开关SWAl SWA18以及开关SWBl SWB18的状态的信号 (FlagL FlagP)。另外，FlagL FlagP，由未图示的控制部所决定。而且，权利要求中的 连接切换单元本实施方式中的对应于未图示的控制部以及各个开关SWBl SWB18，权利要 求中的选择单元对应于本实施方式中的未图示的控制部以及各个开关SWAl SWA18。(通常动作)以下，继续参照图45说明集成电路10中未出现不良的输出电路时的动作，即说明 通常的动作。如上所述，图45是表示涉及本实施方式的，进行正常动作的情况下的集成电 路10的结构的图。本实施方式中，说明连接开关SWREV的端子0和端子1时的状态。未出现不良的输出电路的情况下，输出电路11_1 11_18的Flagl Flagl8全部 为“0”。因此，由Flagl FlaglS的组合的逻辑或所构成的FlagL FlagP也全部为“0”。以下，说明集成电路10的动作。在构成指示用移位寄存器的各个DF中，通过CLK 信号线有CLK信号输入，并在CLK信号的上升沿，各个DF把输入到输入部D的信号的状态 从输出部Q输出。其中，来自DF_20 DF_25的输出部Q的输出信号，分别输入到下一级 的DF的输入部D中，同时作为选择信号分别输入到连接于各个输出部Q上的各个锁存电路 DLA中。选择信号是，用于选择对输入自外部的灰阶数据进行锁存的锁存电路的信号。首先，动作启动脉冲信号(SP信号)通过SP信号线被输入到指示用移位寄存器的 第一级DF_20中。指示用移位寄存器的第一级DF_20在CLK信号的上升沿，读取SP信号的 “H”脉冲，并从输出部Q输出“H”的信号。在CLK信号的下一个上升沿，SP信号变为“L”， 并从输出部Q输出“L”的信号。与DF_20相同，DF_21 DF_25在CLK信号的上升沿，也将 输入到输入部D中的信号的状态从输出部Q输出。由此，在DF_20 DF_25中，针对每个时 钟脉冲，依次切换输出“H”脉冲的信号的DF。各个锁存电路中，通过DATAR信号线、DATAG信号线以及DATAB信号线，有对应于 RGB的灰阶数据输入。通过DATAR信号线、DATAG信号线以及DATAB信号线被输入的灰阶 数据，在每个CLK信号的下降沿发生变化。即，与CLK信号下降的定时同步，对应于R的灰 阶数据从Rl变为R2，对应于G的灰阶数据从Gl变为G2，对应于B的灰阶数据从Bl变为 B3…。各个锁存电路，在输入到栅极G中的选择信号为“H”的期间，获取输入到输入部D中 的信号，并将该信号输出到输出部Q中。即，锁存电路DLA_R1 DLA_R6、DLA_G1 DLA_G6 以及DLA_B1 DLA_B6，分别在被输入的Q (DF_20) Q (DF_25)为“H”的期间，获取来自外 部的灰阶数据，并将该灰阶数据输出到输出部“Q”中。由此，与通过DATAR信号线被输入的灰阶数据发生变化的定时同步，锁存电路 DLA_R1 DLA_R6依次被选，且对应于各个锁存电路的输出端子所输出的图像信号的灰阶 数据，则被导入到各个锁存电路中。即，根据Q(DF_20) Q(DF_25)的“H”脉冲，锁存电路 DLA_R1 DLA_R6依次获取灰阶数据“R1 ” “R6”。同样地，根据Q (DF_20) Q (DF_25)的“H” 脉冲，锁存电路DLA_G1 DLA_G6依次获取灰阶数据“G1” “G6”。而且，根据Q(DF_20) Q(DF_25)的“H”脉冲，锁存电路DLA_B1 DLA_B6依次获取灰阶数据“Bi” “B6”。而且，锁存电路DLA_R1 DLA_R6、DLA_G1 DLA_G6 以及 DLA_B1 DLA_B6，在 Q(DF_20) Q(DF_25)为“L”的期间，保持所获取的数据。例如，锁存电路DLA_R1，在被输入的Q(DF_20)为“H”时，通过DATAR信号线获取 “R1”的灰阶数据。其后，在Q(DF_20)为“L”的期间，由于持续“R1”的灰阶数据通过DATAR信号线被输入的状态，因此，作为锁存电路DLA_R1的输出部Q的输出Q(DLA_R1)，此后就保 持“R1”的灰阶数据。同样的，在Q(DF_20) Q(DF_25)为“L”的期间，作为锁存电路DLA_ R2 DLA_R6的输出部Q的输出，此后就保持“R2” “R6”的灰阶数据。此时，保持电路 DLB_R1 DLB_R6的输入部D中，会有DLA_R1 DLA_R6的输出部Q所保持的数据输入。而且，锁存电路DLA_G1，在被输入的Q(DF_20)为“H”时，通过DATAG信号线获取 "Gl"的灰阶数据。其后，在Q(DF_20)为“L”的期间，由于持续“G1”的灰阶数据通过DATAG 信号线被输入的状态，因此，作为锁存电路DLA_G1的输出部Q的输出Q(DLA_G1)，此后就保 持会持续“G1”的灰阶数据。同样地，在Q(DF_20) Q(DF_25)为“L”的期间，作为锁存电 路DLA_G2 DLA_G6的输出部Q的输出，此后就保持“G2” “G6”的灰阶数据。此时，保持 电路DLB_G1 DLB_G6的输入部D中，会有DLA_G1 DLA_G6的输出部Q所保持的数据输 入。而且，锁存电路DLA_B1，在被输入的Q(DF_20)为“H”时，通过DATAB信号线获取 “Bi”的灰阶数据。其后，在Q(DF_20)为“L”的期间，由于持续“G1”的灰阶数据通过DATAB 信号线被输入的状态，因此，作为锁存电路DLA_B1的输出部Q的输出Q(DLA_B1)，此后就保 持“Bi”的灰阶数据。同样地，在Q(DF_20) Q(DF_25)为“L”的期间，作为锁存电路DLA_ B2 DLA_B6的输出部Q的输出，此后就保持“B2” “B6”的灰阶数据。此时，保持电路 DLB_B1 DLB_B6的输入部D中，会有DLA_B1 DLA_B6的输出部Q所保持的数据输入。另外，由于集成电路10的此后的动作与实施方式1所涉及的集成电路10中的对 应动作相同，因此省略说明。(自行修复的动作)以下，参照图46说明集成电路10中的输出电路117发生异常，且Flag7被判定电 路设定为“ 1，，时的动作，即对自行修复的动作进行说明。图46是表示涉及本实施方式的、进行自行修复时的集成电路10的状态的图。集 成电路10中，输出电路11_7发生异常，Flag7被设定为“1”时，包含Flag7且以逻辑或的 关系所构成的FlagC FlagK变为“1”。因此，SWA7 SWA18的连接状态，从端子0与端子 1相连接的状态切换为端子O与端子2相连接的状态。由此，输出电路11_7 11_12的输入处于断路状态，保持电路DLB_R3、DLB_R4、 DLB_G3、DLB_G4、DLB_B3、DLB_B4的输出部Q,分别连接到输出电路11_13 11_18上。艮口， Q (DLB_R3)、Q (DLB_R4)、Q (DLB_G3)、Q (DLB_G4)、Q (DLB_B3)、Q (DLB_B4)，分别被提供到输出 电路11_13 11_18中。同样地，保持电路DLB与输出电路11以RGB的块为单位，依次错位连接，最后，保 持电路DLB_R5、DLB_R6、DLB_G5、DLB_G6、DLB_B5、DLB_B6的输出部Q分别连接到备用的输 出电路 11_19 11_24 上，而 Q(DLB_R5)、Q (DLB_R6)、Q (DLB_G5)、Q (DLB_G6)、Q (DLB_B5)、 Q(DLB_B6)则分别被提供到输出电路11_19 11_24中。因此，本发明的集成电路10中，输 出电路发生异常时，通过切换开关，灰阶不会输入到数据输出电路11_7、输出电路11_8、输 出电路11_9、输出电路11_10、输出电路11_11、输出电路11_12中。而且，此时，如图46所示，在集成电路10中，由FlagO以及FlagP所控制的开关 SWB7 SWB18的连接，从端子0和端子1的连接切换为端子0和端子2的连接。因此，输 出电路11_7、输出电路11_8、输出电路11_9、输出电路11_10、输出电路11_11、输出电路
6911_12，不会连接到输出端子0UT13 0UT18中的任何一个端子上。而且，输出端子0UT7连接于输出电路11_13上，输出端子0UT8连接于输出电路 11_15上，输出端子0UT9连接于输出电路11_17上，输出端子0UT10连接于输出电路11_14 上，输出端子OUTll连接于输出电路11_16上，输出端子0UT12连接于输出电路11_18上， 即，对RGB分别输出正负的灰阶电压的6个输出电路块为单位依次进行移位并连接至输出 端子上，最后的备用的输出电路11_19 输出电路11_24连接至输出端子0UT13 输出端 子0UT18上。如以上所述，检测出输出电路的异常时，切换锁存电路和输出电路的连接的同时， 还切换输出电路和输出端子的连接，以此切断被判定为异常的电路，而且对正常的电路依 次进行移位，并增设备用的电路，以此获得能够进行自行修复的结构。而且，涉及本实施方式的集成电路10，也可以利用实施方式1中所说明的第1故障 检测方法来检测输出电路11的故障。具体地说，输出自备用的输出电路11所具备的DAC 的输出电压输入到各个输出电路11中，其中该备用的输出电路11是，构成显示颜色的原色 与输出电路11的相同，且点反转驱动中的灰阶电压的极性也与输出电路11的相同的电路。 在此，各个输出电路11，利用自身所具备的运算放大器，比较来自备用的输出电路所具备的 DAC的电压和来自自身所具备的DAC的电压。由此，在各个输出电路11所具备的判定电路 中，根据各个运算放大器的比较结果，判定各个输出电路11的良与不良。而且，各个输出电 路11根据各个判定电路的判定结果，向控制电路以及各个开关SWA以及各个开关SWB输出 Flagl FlaglS。另外，集成电路10根据Flagl FlaglS的值进行自行修复的结构以及 方法，参照前述的说明。并且，涉及本实施方式的集成电路10，也可以利用实施方式1中所说明的第2故障 检测方法来检测出输出电路11的故障。具体地说，各个输出电路11，分别利用自电路所具 备的运算放大器，比较来自自电路所具备的DAC的输出电压和来自相邻的输出电路11所具 备的DAC的输出电压。输出电路11_1，利用自电路所具备的运算放大器，比较来自自电路 所具备的DAC的输出电压和来自输出电路11_2所具备的DAC的输出电压；输出电路11_2， 利用自电路所具备的运算放大器，比较来自自电路所具备的DAC的输出电压和来自输出电 路11_1所具备的DAC的输出电压。而且，输出电路11_3以及11_4、11_5以及11_6、···，也 相同。由此，各输出电路11在其所具备的判定电路中，根据各个运算放大器的比较结果，判 定各个输出电路11的良与不良。而且，各输出电路11根据各判定电路的判定结果，向控制 电路以及各个开关SWA以及各个开关SWB输出Flagl FlaglS。另外，集成电路10根据 Flagl FlaglS的值进行自行修复的结构以及方法，参照前述的说明。[实施方式10]以下，参照图47和图48说明本发明的实施方式10。(自行修复电路的结构)首先，参照图47，说明涉及本实施方式的、能够进行自行修复的显示驱动用半导体 集成电路(以下，称为集成电路)10的结构。在此，为了便于说明，与图53所示的现有的集 成电路相同，对具备18个输出的结构进行说明。当然，集成电路10的输出不限于18个。图47是说明本实施方式所涉及的、进行通常动作时的集成电路10的结构的图。 集成电路10具备D触发器_1 D触发器_18 ；开关SWAl SWA18 ；锁存电路DLA_1 DLA_18 ；保持电路DLB_1 DLB_18 ；输出电路11_1 11_18 ；开关SWBl SWB18 ；信号输出 端子OUTl 0UT18 ；备用的保持电路DLB_19 ；以及，备用的输出电路11_19。集成电路10通过输出端子OUTl 0UT18连接到显示装置(未图示)上，并驱动
该显示装置。各个输出电路11，分别具备将灰阶数据转换为灰阶电压信号的DAC(Digital Analog Converter)电路；具有缓冲电路作用的运算放大器；判定输出电路的动作的良好 与否的判定电路(判定部)；以及，表示由判定电路所判定出的动作的良好与否的判定标 记。图47中，将输出电路11_A中的判定标记表示为FlagA。例如，将输出电路11_1的良好 与否的判定结果表示为Flagl、将输出电路11_2的良好与否的判定结果表示为Flag2、…、 将输出电路11_18的良好与否判定结果表示为FlaglS。而且，输出电路为良好时将判定标 记设定为“0”，输出电路为不良时将判定标记设定为“ 1 ”。开关SWAl SWA18 设置于 DLA_1 DLA_18 和 DLB_1 DLB_19 之间。开关 SWB_1 SWB_18设置于输出电路11_1 11_19和输出端子OUTl 0UT18之间。而且，DLB_1 DLB_19分别连接于输出电路11_1 11_19上，并形成对应于图像信号输出部的电路块。开关SWAl SWA18以及开关SWBl SWB18是，分别具备端子0、端子1以及端子 2，且具有端子0和端子1相连接以及端子0和端子2相连接的2种状态的开关电路，其根 据Flagl Flagl8值切换连接状态。详细地说，开关SWAl SWA18以及SWBl SWB18的 连接状态，分别由Flag_Xl FlagX18的值所决定。而Flag_Xl Flag_X18则由Flagl FlaglS的组合所决定，组合方式如记载于图47的下端位置中的逻辑式所示。而且，Flag_ Xl Flag_X18由未图示的控制部所决定。另外，权利要求中记载的连接切换单元，对应于 未图示的控制部以及各个开关SWBl SWB18，权利要求中记载的选择单元，对应于未图示 的控制部以及各个开关SWAl SWA18。而且，DLA_1 DLA_18、DLB_1 DLB_18是，对通 过DATA信号线被输入的表示灰阶数据的数字信号进行锁存的电。图47只示出了各个电路 为1个时的结构，当然地，从外部输入的灰阶数据为6比特时各需要6个电路，为8比特时 各需要8个电路。在此，为了简化说明，以各为1个电路的结构作为代表进行说明。(通常动作)其次，参照图47说明集成电路10中没有未出现不良输出电路时的动作，即通常动 作。如上所述，图47是表示涉及本实施方式的、进行通常动作时的集成电路10的结构的图。未出现不良的输出电路的情况下，输出电路11的Flagl FlaglS，全部为“0”。从 而，由Flagl Flagl8的组合的逻辑或构成的Flag_Xl Flag_X18,也全部为“0”。因此， 如图47所示，集成电路10中的SWAl SWA18，全部处于端子0和端子1相连接的状态，而 集成电路10的结构与图54所示的现有的电路的结构相同。以下，说明集成电路10的动作。在集成电路10中，也由DF_1 DF_18构成指示 用移位寄存器，其动作与实施方式1中的集成电路10的指示用移位寄存器的动作相同。首先，指示用移位寄存器的第一级DF_1中，通过SP信号线，输入动作启动脉冲信 号(SP信号)。指示用移位寄存器的第一级DF_1，在CLK信号的上升沿，获取SP信号的“H” 脉冲，并从输出部Q输出“H”的信号。在CLK信号的下一个上升沿，SP信号变为“L”，从输 出部Q输出“L”的信号。与DF_1相同，在CLK信号的上升沿，DF_2 DF_18将输入到输入 部D中的信号的状态从输出部Q输出。由此，在DF_1 DF_18中，按照每个时钟脉冲，输出
71“H”脉冲的信号的DF依次被切换。而且，通过DATA信号线，灰阶数据输入到各锁存电路中。通过DATA信号线被输入 的灰阶数据，在CLK信号的每个下降沿发生变化。即，与CLK信号的下降定时同步，从Dl变 成D2，从D2变成D3，…，以此类推。各个锁存电路，在输入到栅极G中的选择信号为“H” 的期间，获取输入到输入部D的信号，并将该信号输出到输出部Q。S卩，锁存电路DLA_1 DLA_18，分别在被输入的Q(DF_1) Q(DF_18)为“H”的期间，获取来自外部的灰阶数据，并 将其输出到输出部Q。由此，与灰阶数据发生变化的定时同步，锁存电路DLA_1 DLA_18依次被选，而各 个锁存电路中，有对应于各个锁存电路的输出端子所输出的图像信号的灰阶数据导入。艮口， 根据Q (DF_1) Q (DF_18)的“H”脉冲，锁存电路DLA_1 DLA_18依次获取灰阶数据“D1” “D18”。而且，在Q(DF_1) Q(DF_18)为“L”的期间，锁存电路DLA_1 DLA_18保持所获 取的灰阶数据。例如，在所输入的Q (DF_1)为“H”时，锁存电路DLA_1通过DATA信号线获取“D1 ” 的灰阶数据。其后，在Q(DF_1)为“L”的期间，由于持续通过DATA信号线输入“D1”的灰阶 数据的状态，因此，作为锁存电路DLA_1的输出部Q的输出0(01^_1)，此后就保持“01”。而且，Q(DF_1)也会输入到下一级的DF_2的输入部D中，由于在被输入到DF_2中 的CLK信号的上升沿，Q(DF_1)还没有变为“L”(即，处于“H”的状态)，所以从DF_2的输 出部Q所输出的信号Q(DF_2)为“H”。而且，DLA_2在被输入的Q(DF_2)为“H”的期间，通 过DATA信号线获取“D2”的灰阶数据。其后，在Q(DF_2)为“L”的期间，会持续通过DATA 信号线输入“D2”的灰阶数据状态，因此，作为锁存电路DLA_2的输出部Q的输出Q(DLA_2)， 此后就保持D2”。同样地，在Q(DF_3) Q(DF_18)为“L”的期间，作为锁存电路DLA_2 DLA_18的 输出部Q的输出Q(DLA_2) Q(DLA_18)，保持“D2” “D18”。如上所述，构成指示用移位寄存器的各个DF，从DF_1依次对脉冲进行移位，根据 此脉冲的DLA_1 DLA_18，通过DATA信号线，依次获取灰阶数据“D1” “D18”。而且，保 持电路DLB_1 DLB_18的输入部D，分别输入保持在DLA_1 DLA_18的输出部Q中的灰阶 数据 “D1” “D18，，。并且，图47所示的集成电路10中，从DLA_1开始依次获取灰阶数据，当DLA_18获 取到数据后，向LS信号线输入“H”脉冲。即，“H”脉冲被输入到保持电路DLB_1 DLB_18 的栅极G中。由此，DLB_1 DLB_18将输入到输入部D中的灰阶数据“D_l ” “D_18”从 输出部Q输出。通过此动作，由DLA_1 DLA_18依次获取的“D1” “D18”的灰阶数据被 输入到输出电路11中。其后，输出电路11将数字数据的灰阶数据转换成灰阶电压(即图 像信号)，并分别通过所对应的OUTl 0UT18，输出对应于“D1” “D18”的灰阶电压。(自行修复的动作)以下，参照图48说明集成电路10中的输出电路11_7发生异常并由判定电路设定 Flag7为“1”时的动作，即自行修复的动作。图48是表示涉及本实施方式的、进行自行修复时的集成电路10的结构的图。集 成电路10中，输出电路11_7发生异常，Flag7被设定为“1”时，包含Flag7且以逻辑或的 关系所构成的FlagX7至FlagX18变为“1”。因此，SWA7 SWA18的连接状态，从端子0与端子1相连的状态切换成端子0与端子2相连的状态。由此，进行自行修复的动作时连接在输出电路11_7上的保持电路DLB_7的输入处 于断路状态，锁存电路DLA_7的输出部Q连接于保持电路DLB_8，锁存电路DLA_8的输出部 Q连接于保持电路DLB_9上，锁存电路DLA_9的输出部Q连接于保持电路DLB_10上。即，锁 存电路DLA和保持电路DLB依次错位1个级并连接，最后，锁存电路DLA_18的输出部Q连 接于备用的保持电路DLB_19。因此，在本发明的集成电路10中，通过切换开关，发生了异常 的输出电路11_7和保持电路DLB_7所构成的链路块中不会有灰阶数据输入。而且，此时在集成电路10中，如图48所示，由FlagX7 FlagX18所控制的开关 SWB7 SWB18的连接，从端子0和端子1的连接切换为端子0和端子2的连接，因此，输出 电路11_7不会连接到输出端子OUTl 0UT18的任何一个端子上。而且，在输出端子0UT7 上连接输出电路11_8，在输出端子0UT8上连接输出电路11_9，即输出电路依次进行移位并 连接到输出端子上，而最后的备用的输出电路11_19将连接到输出端子0UT18上。如以上所述，在检测出输出电路的异常时，切换锁存电路DLA_1 DLA_18和保持 电路DLB_1 DLB_19的连接的同时，切换输出电路11_1 11_19和输出端子OUTl 0UT18 的连接，据此切断被判定为异常的电路，而且对正常的电路依次进行移位并增设备用的电 路，以此获得能够进行自行修复的结构。而且，涉及于本实施方式的集成电路10，也可以利用实施方式1中所说明的故障 检测方法来检测出输出电路11的故障。[实施方式11]以下，参照图49 50，说明本发明的实施方式11。(自行修复电路的结构)首先，参照图49，说明涉及本实施方式的显示驱动用半导体集成电路(以下，称为 集成电路)20的结构。在此，与实施方式7中对图1的说明相同，举例说明有18个输出的 情况，然而集成电路20的输出不限于18个。图49是表示本实施方式所涉及的、进行通常动作的集成电路10的结构的图。集成 电路10具备D-触发器_20 D-触发器_25 (以下，简称为DF_20 DF_25)；开关SWAl SffA 18 ；锁存电路 DLA_R1 DLA_R6、DLA_G1 DLA_G6 以及 DLA_B1 DLA_B6 ；保持电路 DLB_R1 DLB_R6、DLB_G1 DLB_G6 以及 DLB_B1 DLB_B6 ；输出电路 11_1 11_18 ；开关 SffBl SWB18 ；信号输出端子OUTl 0UT18 ；以及，备用的保持电路DLB_R7、DLB_G7、DLB_ B7和备用的输出电路11_ 11_21。集成电路10通过输出端子OUTl 0UT18连接到显示装置(未图示)上，并驱动
该显示装置。而且，本实施方式中，权利要求中记载的子保持电路对应于保持电路DLB(例如， 锁存电路DLB_R1或者DLB_G1或者DLB_B1)；子输出电路对应于由输出电路11 (例如，输出 电路11_1或者11_2或者11_3)构成的电路块；保持电路以及输出电路，分别对应于由各个 保持电路DLB构成的电路块(例如，由保持电路DLB_R1、DLB_G1、DLB_B1构成的块)以及由 各个输出电路11构成的电路块(例如，由输出电路11_1 11_3构成的块)，其中，上述保 持电路DLB以及输出电路11，与构成显示颜色的3原色RGB相对应地连续配置。而且，权利要求中记载的子锁存电路，对应于个别的锁存电路DLA(例如，锁存电路DLA_R1或者DLA_G1或者DLA_B1)；权利要求中记载的锁存电路，对应于由锁存电路DLA 构成的电路块(例如，由锁存电路DLA_R1、DLA_G1、DLA_B1构成的块)，其中，此锁存电路 DLA与构成显示颜色的3原色RGB相对应地连续配置。而且，权利要求中记载的子输出端子对应于各个输出端子OUTl 0UT18 ；权利要 求中记载的输出端子对应于由3个输出端子构成的组(例如，OUTl 0UT3)。其中，上述输 出端子与上述输出电路相对应地配置。在涉及本实施方式的集成电路10中，通过3根数据信号线，即DATAR信号线、 DATAG信号线以及DATAB信号线，分别有构成显示颜色的3原色，即红(R)、绿(G)以及蓝 (B)的灰阶数据输入。即，集成电路10具有对由RGB3色构成显示颜色颜的彩色显示装置进 行驱动的结构。锁存电路DLA_R1 DLA_R6中，通过DATAR信号线有对应于R的灰阶数据 输入，锁存电路DLA_G1 DLA_G6中，通过DATAG信号线有对应于G的灰阶数据输入，锁存 电路DLA_B1 DLA_B6中，通过DATAB信号线有对应于B的灰阶数据输入。而且，锁存电路DLA_R1 DLA_R6、DLA_G1 DLA_G6 以及 DLA_B1 DLA_B6，分别 从被输入的灰阶数据中，取出与输出自输出端子OUTl 0UT18的图像信号相对应的灰阶数 据，并输出到保持电路DLB—R1 DLB—R6、DLB_G1 DLB_G6以及DLB_B1 DLB_B6中。保 持电路DLB—R1 DLB_R6、DLB_G1 DLB_G6以及DLB_B1 DLB_B6，对来自锁存电路DLA_ Rl DLA_R6、DLA_G1 DLA_G6以及DLA_B1 DLA_B6的灰阶数据进行保持后，分别输出 到输出电路11_1 11_18中。输出电路11_1 11_18分别具备将灰阶数据转换为灰阶电压信号的 DAC (Digital Analog Converter)电路；具有缓冲电路作用的运算放大器；判定输出电路的 动作是否良好的判定电路；表示由判定电路所判定出的动作的良好与否的判定标记。在图 49中，输出电路11_A中的判定标记表示为FlagA。例如，输出电路11_1的良好与否的判定 结果表示为Flagl、输出电路11_2的良好与否的判定结果表示为Flag2、···、输出电路11_18 的良好与否的判定结果表示为FlaglS。而且，输出电路为良好时判定标记设定为“0”，不良 时判定标记设定为“1”，关于详细的输出电路良好与否的判定方法将在后文中加以说明。并且，如图49所示，集成电路10具备备用的保持电路DLB_R7、DLB_G7、DLB_B7和 备用的输出电路11_19 11_21。开关SWAl 18，设置在锁存电路DLA_R1 DLA_R6、DLA_G1 DLA_G6以及DLA_ Bl DLA_B6 和保持电路 DLB_R1 DLB_R7、DLB_G1 DLB_G7 以及 DLB_B1 DLB_B7 之间。 开关SWBl 18，设置在输出电路11_1 11_21和输出端子OUTl 0UT18之间。而且，如 图49所示，保持电路DLB_R1 DLB_R7、DLB_G1 DLB_G7以及DLB_B1 DLB_B7，连接到 输出电路11_1 11_21上，并分别形成对应于图像信号输出部的输出块。开关SWAl 18以及开关SWBl SWB18是，分别具备端子0、端子1以及端子2， 且具有端子O和端子1相连接以及端子0和端子2相连接的2种状态的开关电路，其根据 Flag_A Flag_K值切换连接状态。Flag_A Flag_K由Flagl到Flagl8的组合所决定， 组合方式如记载于图49的下端位置中的逻辑式所示。Flag_A Flag_K由未图示的控制 部所决定。而且，权利要求中记载的第1连接切换部，对应于未作图示的控制部以及各个开 关SWBl SWB18 ；权利要求中记载的第2连接切换部，对应于未图示的控制部以及各个开 关 SWAl SWA18。
74
实施方式7中，将灰阶数据的输入作为1个系统进行了说明，然而一般在进行彩色 显示时，如本实施方式，需要按照RGB的每个颜色输入灰阶数据。(通常动作)其次，参照图49说明在集成电路10中没有出现异常的输出电路时进行的动作，即 说明通常的动作。如上所述，图49是表示涉及本实施方式的、进行通常动作的情况下的集 成电路10的结构的图。未出现异常的输出电路的情况下，输出电路11_1 11_18的Flagl 18全部为 “0”。从而，由Flagl FlaglS的组合的逻辑或所构成的FlagA Flag_K也全部为“0”。以下，说明集成电路10的动作。在集成电路10中，也由DF_1 DF_18构成指示 用移位寄存器，其动作与实施方式2中的集成电路10的指示用移位寄存器的动作相同。首先，指示用移位寄存器的第一级DF_20中，通过SP信号线，输入有动作启动脉冲 信号(SP信号)。指示用移位寄存器的第一级的DF_20，在CLK信号的上升沿，获取SP信号 的“H”脉冲，并从输出部Q输出“H”的信号。在CLK信号的下一个上升沿，SP信号变为“L”， 从输出部Q输出“L”的信号。与DF_20相同，在CLK信号的上升沿，DF_21 DF_25从输出 部Q输出被输入到输入部D中的信号的状态。由此，在DF_20 DF_25中，以每个时钟脉冲 为单位，输出“H”脉冲的信号的DF依次被切换。各个锁存电路中，通过DATAR信号线、DATAG信号线以及DATAB信号线，有对应于 RGB的灰阶数据输入。通过DATAR信号线、DATAG信号线以及DATAB信号线被输入的灰阶数 据，在每个CLK信号的下降沿发生变化。即，与CLK信号的下降定时同步，对应于R的灰阶 数据从Rl变化为R2、对应于G的灰阶数据从Gl变化为G2、对应于B的灰阶数据从Bl变化 为B2、…，以此类推。各锁存电路，在输入到栅极G中的选择信号为“H”的期间，获取被输 入到输入部D中的信号，并将其输出到输出部Q中。即，锁存电路DLA_R1 DLA_R6、DLA_ Gl DLA_G6以及DLA_B1 DLA_B6，分别在被输入的Q (DF_20) Q(DF_25)为“H”的期间， 获取来自外部的灰阶数据，并将其输出到输出部Q。由此，与通过DATAR信号线被输入的灰阶数据发生变化的定时同步，依次选择锁 存电路DLA_R1 DLA_R6，而各个锁存电路中，有从对应于各锁存电路的输出端子输出的图 像信号的灰阶数据导入。即，根据Q(DF_20) Q(DF_25)的“H”脉冲，锁存电路DLA_R1 DLA_R6依次获取灰阶数据“R1” “R6”。同样地，根据Q(DF_20) Q(DF_25)的“H”脉冲， 锁存电路DLA_G1 DLA_G6依次获取灰阶数据“G1” “G6”。而且同样地，根据Q(DF_20) Q(DF_25)的“H”脉冲，锁存电路DLA_B1 DLA_B6依次获取灰阶数据“Bi” “B6”。而且，锁存电路DLA_R1 DLA_R6、DLA_G1 DLA_G6 以及 DLA_B1 DLA_B6，在 Q(DF_20) Q(DF_25)为“L”的期间，保持所获取的灰阶数据。例如，锁存电路DLA_R1在被输入的Q(DF_20)为“H”时，通过DATAR信号线获取 “R1”的灰阶信号。其后，在Q(DF_20)为“L”的期间，由于持续次序通过DATAR信号线输入 “R1”的灰阶数据的状态，因此，作为输出自锁存电路DLA_R1的输出部Q的输出Q(DLA_R1)， 此后就保持灰阶数据“R1”。同样地，在Q(DF_20) Q(DF_25)为“L”的期间，作为锁存电 路DLA_R2 DLA_R6的输出部Q的输出，保持灰阶数据“R2” “R6”。此时，保持电路DLB_ Rl DLB_R6的输入部D中，有被保持在DLA_R1 DLA_R6的输出部Q中的数据输入。而且，锁存电路DLA_G1在被输入的Q(DF_20)为“H”时，通过DATAG信号线获取"Gl“的灰阶数据。其后，在Q(DF_20)为“L”的期间，由于持续通过DATAG信号线输入“G1” 的灰阶数据的状态，因此，作为锁存电路DLA_G1的输出部Q的输出Q(DLA_G1)，此后将保持 “G1”的灰阶数据。同样地，在Q(DF_20) Q(DF_25)为“L”的期间，作为锁存电路DLA_G2 DLA_G6的输出部Q的输出，保持“G2 G6”的灰阶数据。此时，保持电路DLB_G1 DLB_G6 的输入部D中，输入有保持在DLA_G1 DLA_G6的输出部Q中的数据。而且，锁存电路DLA_B1在被输入的Q(DF_20)为“H”时，通过DATAB信号线获取 “Bi”的灰阶数据。其后，在Q(DF_20)为“L”的期间，由于持续通过DATAB信号线输入的“Bi” 的灰阶数据的状态，从而，作为锁存电路DLA_B1的输出部Q的输出Q(DLA_B1)，此后将保持 “Bi”的灰阶数据。同样地，在Q(DF_20) Q(DF_25)为“L”的期间，作为锁存电路DLA_B2 DLA_B6的输出部Q的输出，保持“B2 B6”的灰阶数据。此时，保持电路DLB_B1 DLB_B6 的输入部D中，输入有保持在DLA_B1 DLA_B6的输出部Q中的数据。另外，至于集成电路10的上述动作之后的动作，其与实施方式1中的集成电路10 的对应动作相同，在此就省略说明。(自行修复的动作)以下，参照图50说明集成电路10中的输出电路11_7发生异常并由判定电路设定 Flag7为“1”时的动作，即自行修复的动作。图50是表示涉及本实施方式的、进行自行修复时的集成电路10的状态的图。集 成电路10中，输出电路11_7发生异常，Flag7被设定为“1”时，包含Flag7且以逻辑或的 关系所构成的FlagC FlagK变为“1”。因此，SWA7 SWA18的连接状态，从端子0与端子 1的连接切换为端子O与端子2的连接。由此，进行通常动作时，连接于输出电路11_7 11_9上的保持电路DLB_R3、DLB_ G3、DLB_B3的输入处于断路状态，锁存电路DLA_R3的输出部Q连接到保持电路DLB_R4上， 锁存电路DLA_G3的输出部Q连接到保持电路DLB_G4上，锁存电路DLA_B3的输出部Q连接 到保持电路DLB_B4上。S卩，Q (DLB_R3)被提供到保持电路DLB_R4中，Q (DLB_G3)被提供到 保持电路DLB_G4，Q(DLB_B3)被提供到保持电路DLB_B4中。同样地，锁存电路DLA和保持电路DLB以RGB的块为单位依次错位并连接，最后， 锁存电路DLA_R6、DLA_G6、DLA_B6的输出部Q分别连接到备用的保持电路DLB_R7、DLA_G7、 DLA_B7上，而将Q (DLB_R6)提供到保持电路DLB_R7中，将Q (DLB_G6)提供到保持电路DLB_ G7中，将Q(DLB_B6)提供到保持电路DLB_B7中。因此，本发明的集成电路10中，输出电路 发生异常时，通过切换开关，不会有灰阶数据输入到输出电路11_7、输出电路11_8、以及输 出电路11_9中。而且，此时，在集成电路10中，如图50所示，由FlagH FlagK所控制的开关 SWB7 SWB18的连接，从端子0和端子1的连接切换为端子0和端子2的连接。因此，输出 电路11_7、输出电路11_8、输出电路11_9不会与输出端子OUTl 0UT18的任何一个端子 相连接。而且，输出端子0UT7 9上连接有输出电路11_10 11_12，输出端子0UT10 12上连接有输出电路11_13 11_15，即以输出RGB的灰阶电压的3个输出电路的组为单 位依次进行移位并连接到输出端子上，结果，最后的备用的输出电路11_19 11_21将连接 到输出端子0UT16 0UT18上。
如以上所述，检测出输出电路的异常时，切换锁存电路和保持电路的连接的同时， 切换输出电路和输出端子的连接，以此来切断被判定为异常的电路，而且对正常的电路依 次进行移位并且增设预备的电路，以此获得能够进行自行修复的结构。而且，对于本实施方式的集成电路10，也可以利用实施方式1中所说明的故障检 测方法来检测其输出电路11的故障。[实施方式12]以下，参照图51 52，说明本发明的实施方式12。(自行修复电路的结构)首先，参照图51，说明涉及于本实施方式的显示驱动用半导体集成电路(以下，称 为集成电路)10的结构。在此，为了方便说明，与实施方式7中对图41说明相同，对具备18 个输出的结构进行说明。当然，集成电路10的输出不限于18个。图51是表示涉及本实施方式的、进行正常的动作的集成电路10的结构的图。集成 电路10具备D-触发器_20 D-触发器_25 (以下，简称为DF_20 DF_25)；开关SWAl SffA 18 ；锁存电路 DLA_R1 DLA_R6、DLA_G1 DLA-G6 以及 DLA_B1 DLA_B6 ；保持电路 DLB—R1 DLB_R6、DLB_G1 DLB_G6 以及 DLB_B1 DLB_B6 ；输出电路 11_1 11_18 ；开 关SWBl SWB18 ；信号输出端子OUTl 0UT18 ；备用的保持电路DLB_R7、DLB_R8、DLB_G7、 DLB_G8、DLB_B7、DLB_B8 和备用的输出电路 11_19 11_24。集成电路10通过输出端子OUTl 0UT18连接于显示装置(未图示)上，并驱动
该显示装置。而且，本实施方式中，权利要求中记载的子保持电路对应于个别的保持电路 DLB (例如，保持电路DLB_R1或者DLB_G1或者DLB_B1或者DLB_R2或者DLB_G2或者DLB_ B2)；权利要求中记载的子输出电路对应于由个别的输出电路11 (输出电路11_1或者11_2 或者11_3或者11_4或者11_5或者11_6)构成的块；权利要求中记载的保持电路以及输 出电路，分别对应于由保持电路DLB构成的块(例如，由保持电路DLB_R1、DLB_G1、DLB_B1、 DLB_R2、DLB_G2、DLB_B2构成的块)以及由输出电路11构成的块(例如，由输出电路11_1 11_6构成的块)。其中，上述保持电路DLB以及输出电路11，与构成显示颜色的3原色RGB 的正负的灰阶电压相对应地连续配置。而且，权利要求中极爱的子锁存电路对应于个别的锁存电路DLA(例如，锁存电路 DLA_R1或者DLA_G1或者DLA_B1或者DLA_R2或者DLA_G2或者DLA_B2)；权利要求中记载 的锁存电路，对应于由锁存电路DLA构成的块(例如，由DLA_R1、DLA_G1、DLA_B1、DLA_R2、 DLA_G2、DLA_B2构成的块)。其中，上述锁存电路DLA，与构成显示颜色的3原色RGB的正 负的灰阶电压相对应地连续配置。而且，权利要求中记载的子输出端子对应于各个输出端子OUTl 0UT18 ；权利要 求中记载的输出端子对应于由6个输出端子构成的组(例如，OUTl 0UT6)。其中，上述6 个输出端子对应于上述图像信号输出部而配置。而且，指示用移位寄存器，由DF_20 DF_25构成，各DF (例如DF_20)具有连接端 子，各DF通过该连接端子连接到以RGB3色为单位的锁存电路DLA(例如，DLA_R1、DLA_B1、 DLA_G1)上。涉及本实施方式的集成电路10中，通过3根数据信号线，即DATAR信号线、DATAG信号线、DATAB信号线，分别有构成显示颜色颜的3原色，即红(R)、绿(G)、以及蓝⑶的灰 阶数据输入。即，集成电路10具有对由RGB3色构成显示颜色的彩色显示装置进行驱动的结 构。锁存电路DLA_R1 DLA_R6中，通过DATAR信号线，有对应于R的灰阶数据输入，锁存 电路DLA_G1 DLA_G6中，通过DATAG信号线，有对应于G的灰阶数据输入，锁存电路DLA_ Bl DLA_B6中，通过DATAB信号线，有对应于B的灰阶数据输入。而且，锁存电路DLA_R1 DLA_R6、DLA_G1 DLA_G6 以及 DLA_B1 DLA_B6，分别 从被输入的灰阶数据中，取出与输出自输出端子OUTl 0UT18的图像信号相对应的灰阶数 据，并将其输出到保持电路DLB_R1 DLB_R6、DLB_G1 DLB_G6以及DLB_B1 DLB_B6中。 保持电路DLB_R1 DLB_R6、DLB_G1 DLB_G6以及DLB_B1 DLB_B6，对来自锁存电路DLA_ Rl DLA_R6、DLA_G1 DLA_G6以及DLA_B1 DLA_B6的灰阶数据进行保持后，分别将其 输出到输出电路11_1 11_18中。各个输出电路11_1 11_18，分别具备将灰阶数据转换为灰阶电压信号的 DAC (Digital Analog Converter)电路；具有缓冲电路作用的运算放大器；判定输出电路的 动作的良好与否的判定电路；表示判定电路所判定出的动作的良好与否的判定标记。图51 中，输出电路11_々的良好与否的判定结果表示为FlagA。例如，输出电路11_1的良好与否 的判定结果表示为Flagl、输出电路11_2的良好与否的判定结果表示为Flag2、…、输出电 路11_18的良好与否的判定结果表示为FlaglS。而且，输出电路为良好时判定标记设定为 “0”，不良时判定标记设定为“ 1 ”，详细的输出电路的良好与否的判定方法将在后文中说明。而且，包含在集成电路10中的输出电路11_1 11_18是，只对应于点反转驱动的 正电压输出和负电压输出中的一方的电路，图51表示了，输出电路11_1、11_3、11_5…的奇 数编号电路对应于正电压的输出，输出电路11_2、11_4、11_6…的偶数编号电路对应于负电 压的输出的状态。而且，为了进行点反转驱动，需要各个输出端子能够输出正电压和负电压 双方。因此，在集成电路10中，通过控制信号REV进行开关SWREV的切换控制，以此改变输 出电路以及输出端子和选择信号线的连接，从而改变灰阶数据的取样定时，实现正电压和 负电压的切换。并且，如图51所示，集成电路10具备备用的保持电路DLB_R7、DLB_R8、DLB_G7、 DLB_G8、DLB_B7、DLB_B8 和备用的输出电路 11_19 11_24。开关SWAl 18设置在锁存电路DLA_R1 DLA_R6、DLA_G1 DLA_G6以及DLA_ Bl DLA_B6 和保持电路 DLB_R1 DLB_R8、DLB_G1 DLB_G8 以及 DLB_B1 DLB_B8 之间。 开关SWBl 18设置在输出电路11_1 11_24和输出端子OUTl 0UT18之间。而且，如 图51所示，保持电路DLB_R1 DLB_R8、DLB_G1 DLB_G8以及DLB_B1 DLB_B8，连接于 输出电路11_1 11_24上，并分别形成对应于图像信号输出部的输出块。开关SWAl 18以及开关SWBl SWB18是，分别具备端子0、端子1以及端子2， 且具有端子O和端子1相连接以及端子0和端子2相连接的2种状态的开关电路，其根据 Flag_L Flag_P值来切换连接状态。Flag_L Flag_P由Flagl到Flagl8的组合所决 定，组合方式如记载于图51的下端位置中的逻辑式所示。Flag_L Flag_P由未图示的 控制部所决定。而且，权利要求中记载的连接切换单元，对应于未图示的控制部以及各个 开关SWBl SWB18，权利要求中记载的选择单元，对应于未作图示的控制部以及各个开关 SffAl SWA18。
(通常动作)其次，继续参照图51说明集成电路10中未出现发生异常的输出电路时动作，即， 通常动作。如上所述，图51是表示涉及本实施方式的、进行通常动作时的集成电路10的结 构的图。本实施方式中，对开关SWREV的端子0和端子1相连接的状态进行说明。未出现异常的输出电路的情况下，输出电路11_1 11_18的Flagl Flagl8全 部为“0”。因此，由Flagl FlaglS的组合的逻辑或所构成的FlagL Flag_P也全部为 “0”。以下，说明集成电路10的动作。在集成电路10中，指示用移位寄存器也由DF_1 DF_18所构成，其动作与实施方式3中的集成电路10中的指示用移位寄存器的动作相同。首先，指示用移位寄存器的第一级DF_20中，通过SP信号线有动作启动脉冲信号 (SP信号)输入。指示用移位寄存器的第一级DF_20，在CLK信号的上升沿，获取SP信号的 “H”脉冲，并从输出部Q输出“H”的信号。在CLK信号的下一个上升沿，SP信号变为“L”， 从输出部Q输出“L”的信号。与DF_20相同，DF_21 DF_25在CLK信号的上升沿，从输出 部Q输出被输入到输入部D中的信号的状态。由此，在DF_20 DF_25中，以每个时钟脉冲 为单位，输出“H”脉冲的信号的DF依次被切换。通过DATAR信号线、DATAG信号线以及DATAB信号线，对应于RGB的灰阶数据输入 到各个锁存电路中。通过DATAR信号线、DATAG信号线以及DATAB信号线被输入的灰阶数 据，在CLK信号的每个下降沿发生变化。即，与CLK信号的下降定时同步，对应于R的灰阶数 据从Rl变化为R2，对应于G的灰阶数据从Gl变化为G2，对应于B的灰阶数据从Bl变化为 B3,…，以此类推。各个锁存电路，在输入到栅极G中的选择信号为“H”的期间，获取被输 入到输入部D中的信号，并将其输出到输出部Q。S卩，锁存电路DLA_R1 DLA_R6、DLA_G1 DLA_G6以及DLA_B1 DLA_B6，分别在所输入的Q(DF_20) Q(DF_25)为“H”的期间，获取 来自外部的灰阶数据，并将其输出到输出部Q。由此，与通过DATAR信号线被输入的灰阶数据发生变化的定时同步，锁存电路 DLA_R1 DLA_R6依次被选，各个锁存电路中会导入从对应于各个锁存电路的输出端子输 出的图像信号的灰阶数据。即，根据Q(DF_20) Q(DF_25)的“H”脉冲，锁存电路DLA_R1 DLA_R6依次获取灰阶数据“R1” “R6”。同样地，根据Q(DF_20) Q(DF_25)的“H”脉冲，锁 存电路DLA_G1 DLA_G6依次获取灰阶数据“G1” “G6”。而且，同样地，根据Q(DF_20) Q (DF_25)的“H”脉冲，锁存电路DLA_B1 DLA_B6依次获取灰阶数据“Bi ” “B6”。而且，在Q(DF_20) Q(DF_25)为 “L” 的期间，锁存电路 DLA_R1 DLA_R6、DLA_ Gl DLA_G6以及DLA_B1 DLA_B6保持所获取的灰阶数据。例如，锁存电路DLA_R1，在所输入的Q(DF_20)为“H”时，通过DATAR信号线获取 “R1”的灰阶数据。其后，在Q(DF_20)为“L”的期间，由于持续着通过DATAR信号线输入 “R1”的灰阶数据的状态，因此，作为锁存电路DLA_R1的输出部Q的输出Q(DLA_R1)，此后 将保持“R1”的灰阶数据。同样地，在Q(DF_20) Q(DF_25)为“L”的期间，作为锁存电路 DLA_R2 DLA_R6的输出部Q的输出，此后将保持“R2 R6”的灰阶数据。此时，保持电路 DLB_R1 DLB_R6的输入部D中，输入有被保持在DLA_R1 DLA_R6的输出部Q中的数据。而且，锁存电路DLA_G1，在所输入的Q(DF_20)为“H”时，通过DATAG信号线获取 “G1”的灰阶数据。其后，在Q(DF_20)为“L”的期间，由于持续着通过DATAG信号线输入
79“G1”的灰阶数据的状态，因此，作为锁存电路DLA_G1的输出部Q的输出Q(DLA_G1)，此后 将保持“G1”的灰阶数据。同样地，在Q(DF_20) Q(DF_25)为“L”的期间，作为锁存电路 DLA_G2 DLA_G6的输出部Q的输出，此后将保持“G2 G6”的灰阶数据。此时，保持电路 DLB_G1 DLB_G6的输入部D中，输入有被保持在DLA_G1 DLA_G6的输出部Q中的数据。而且，锁存电路DLA_B1，在所输入的Q(DF_20)为“H”时，通过DATAB信号线获取 “Bi”的灰阶数据。其后，在Q(DF_20)为“L”的期间，由于持续着通过DATAB信号线输入 “Bi”的灰阶数据的状态，因此，作为锁存电路DLA_B1的输出部Q的输出Q(DLA_B1)，此后 将保持“Bi”的灰阶数据。同样地，在Q(DF_20) Q(DF_25)为“L”的期间，作为锁存电路 DLA_B2 DLA_B6的输出部Q的输出，此后将保持“B2 B6”的灰阶数据。此时，保持电路 DLB_B1 DLB_B6的输入部D中，输入有被保持在DLA_B1 DLA_B6的输出部Q中的数据。另外，集成电路10的上述动作之后的动作与实施方式1中的集成电路10的对应 动作相同，因此省略其说明。(自行修复的动作)以下，参照图27说明集成电路10中的输出电路11_7发生异常并由判定电路设定 Flag7为“1”时的动作，即自行修复的动作。图52是表示涉及本实施方式的、进行自行修复时的集成电路10的状态的图。在 集成电路10中，输出电路117发生异常，Flag7被设定为“1”时，包含Flag7且以逻辑或的 关系所构成的FlagC FlagK变为“1”。由此，SWA7 SWA18的连接状态，从端子0与端子 1相连的状态切换为端子O与端子2相连的状态。由此，保持电路 DLB_R3、DLB_R4、DLB_G3、DLB_G4、DLB_B3、DLB_B4 的输入处于断 路状态，锁存电路DLA_R3、DLA_R4、DLA_G3、DLA_G4、DLA_B3、DLA_B4的输出部Q，分别连接 于保持电路 DLB_R5、DLB_R6、DLB_G5、DLB_G6、DLB_B5、DLB_B6 上。即，Q (DLB_R3)、Q (DLB_ R4)、Q(DLB_G3)、Q(DLB_G4)、Q(DLB_B3)、Q(DLB_B4)分别被提供到保持电路 DLB_R5、DLB_ R6、DLB_G5、DLB_G6、DLB_B5、DLB_B6 中。同样地，锁存电路DLA和保持电路DLB，以RGB块为单位依次错位并连接，最后，锁 存电路DLA_R5、DLA_R6、DLA_G5、DLA_G6、DLA_B5、DLA_B6的输出部Q，分别连接到保持电路 DLB_R7、DLB_R8、DLA_G7、DLA_G8、DLA_B7、DLA_B8 上，Q(DLA_R5)、Q (DLA_R6)、Q(DLA_G5)、 Q (DLA_G6)、Q (DLA_B6)、Q (DLA_B6)分别被提供到保持电路 DLB_R7、DLB_R8、DLA_G7、DLA_ G8、DLA_B7、DLA_B8中。因此，本发明的集成电路10中，当输出电路发生异常时，通过切换开 关，不会将灰阶数据输入到保持电路DLB_R3、DLB_R4、DLB_G3、DLB_G4、DLB_B3、DLB_B4中。而且，此时，在集成电路10中，如图52所示，由FlagO以及FlagP所控制的开关 SWB7 SWB18的连接，从端子0和端子1的连接切换为端子0和端子2的连接。因此，输 出电路11_7、输出电路11_8、输出电路11_9、输出电路11_10、输出电路11_11、输出电路 11_12、不会连接到输出端子OUTl 0UT18的任何一个端子上。而且，输出端子0UT7上连接有输出电路11_13，输出端子0UT8上连接有输出电路 11_15，输出端子0UT9上连接有输出电路11_17，输出端子0UT10上连接有输出电路11_14， 输出端子OUTll上连接有输出电路11_16，输出端子0UT12上连接有输出电路11_18，即以 针对RGB分别输出正负灰阶电压的6个输出电路构成的每个组为单位，依次进行移位并连 接至输出端子上，最后的备用的输出电路11_19 输出电路11_24将被连接到输出端子OUT 13 输出端子0UT18上。如以上所述，检测出输出电路的异常时，切换锁存电路和保持电路的连接的同时， 还切换输出电路和输出端子的连接，以此切断被判定定为异常的电路，而且对正常的电路 依次进行移位并增设备用的电路，以此获得能够进行自行修复的结构。此外，对于本实施方式的集成电路10，也可以利用实施方式1中所说明的故障检 测方法来检测出输出电路11的故障。优选的，在涉及本发明的驱动电路中，上述各个输出电路块还包含用于存储提供 到上述输出电路的输入中的信号的电路，上述备用输出电路块还包含用于存储提供到上述 备用的输出电路的输入中的信号的电路。优选的，在涉及本发明的驱动电路中，上述检测用第1输入信号和上述检测用第2 输入信号是大小不同的信号，当上述控制装置获取到上述不同的大小的第1输入信号以及 第2输入信号时，从上述比较单元输出根据理论推导出的比较结果的理论值，在上述比较 结果和上述理论值不同时，上述判定单元将上述各个输出电路判定为不良。优选的，涉及本发明的驱动电路，还具备标记存储单元，用于存储表示上述判定单 元的判定结果的标记；上述连接切换单元，在上述标记的值表示上述各个输出电路为不良 时，代替上述输出缓冲电路，将用于输出该不良的输出电路的输出信号的输出端子连接至 上述备用的输出缓冲电路上。在上述标记的值表示各个输出电路为不良时，上述输入切换 单元将进行通常动作时被输入到该不良的输出电路中的输入信号的输入对象，从该输出电 路切换为上述预备输出电路。优选的，涉及本发明的驱动电路中，控制装置在不影响上述显示面板所显示的图 像的期间，上述控制装置进行切换，使得驱动电路进行自行检测修复动作。优选的，涉及本发明的驱动电路，还具备对提供给上述驱动电路的电源电流的值 进行检测的检测单元；对上述驱动电路进行正常动作时的上述电源电流的值进行预先存储 的正常电流值存储单元；对由上述检测单元检测出的电源电流的值和存储在上述正常电流 值存储单元的电源电流的值进行比较的电流值比较单元；以及，根据上述电流值比较单元 的比较结果，判定上述驱动电路是否不良的驱动电路判定单元。控制装置在上述驱动电路 判定单元的判定结果为不良时进行切换，使得驱动电路进行自行检测修复动作。优选的，涉及于本发明的驱动电路中，控制装置在接通显示面板的电源之后，由上 述控制装置立即进行切换，使得驱动电路进行自行检测修复动作。而且，涉及本发明的驱动电路中，控制装置也可以在上述显示面板的垂直回扫线 期间进行切换，使得驱动电路进行自行检测修复动作。优选的，涉及本发明的驱动电路，还具备阻断从上述各个输出端子到上述显示面 板的信号传输通路的阻断单元，控制装置在上述阻断单元阻断从上述各个输出端子到上述 显示面板的信号传输通路后进行切换，使得驱动电路进行自行检测修复动作。优选的，涉及本发明的驱动电路包含N(N 正偶数)个输出端子、对应于每个上述 输出端子而设的输出电路块、1个第1备用输出电路块以及1个第2输出电路块，其中，输出 端子与显示面板相连；输出电路块包含输出用于驱动上述显示面板的输出信号的输出电 路，以及，使用了对上述输出电路的输出信号进行缓冲并将其输出至上述各输出端子上的 运算放大器的输出缓冲器；第1备用输出电路块包含可输出用于驱动显示面板的输出信号的第1备用输出电路，以及，使用了对上述第1备用输出的电路的输出信号进行缓冲并将 其输出到奇数编号的输出端子上的运算放大器的第1备用输出缓冲器；第2输出电路块包 含可输出用于驱动上述显示面板的输出信号的第2备用输出电路，以及，使用了对上述第 2备用输出电路的输出信号进行缓冲并将其输出至上述偶数编号的输出端子上的运算放大 器的第2备用输出电路。该驱动电路还包括控制装置以及自行修复装置；其中，上述控制 装置对该驱动电路中的通常动作与自行修复动作之间的切换进行控制，从而在进行正常动 作时，将输入信号输入到上述多个输出电路中，在进行自行检测修复动作时，将测试用第1 输入信号输入到上述奇数编号的输出电路以及上述第1备用输出电路中，同时将测试用的 第2输入信号输入到上述偶数编号的输出电路以及上述第2备 用输出电路中；上述自行修 复装置，在由上述控制装置被切换到自行检测修复动作的期间，对发生不良的该驱动电路 进行自行修复。该自行修复装置具备对来自上述各输出电路的输出信号和来自与该各输 出电路相邻的输出电路的输出信号进行比较的比较单元；根据上述比较单元的比较结果， 来判定上述各输出电路以及与该输出电路相邻的输出电路中是否存在不良的判定单元；当 上述判定单元的判定结果为不良时，在输出判定为不良的上述输出电路的输出信号的输出 端子，以及输出与该输出电路相邻的输出电路的输出信号的输出端子上，代替上述各个输 出缓冲器而分别连接上述第1备用输出缓冲器以及上述第2备用输出缓冲器的连接切换单 元；以及，当上述判定单元的判定结果为不良时，将判定为不良的上述输出电路以及与该输 出电路相邻的输出电路进行通常动作时被输入的输入信号的输入对象，从该各输出电路分 别切换为上述第1备用输出电路以及上述第2备用输出电路的输入切换单元。而且，作为 上述比较单元，使用上述各输出电路块的运算放大器，上述奇数编号的输出电路块的运算 放大器，根据上述控制装置的切换控制，在进行通常动作时，向正极性输入端子输入上述奇 数编号的输出电路的输出信号的同时向负极性输入端子负反馈自身的输出，从而切换到上 述输出缓冲器；在进行自行检测修复动作时，向正极性输入端子输入来自上述奇数编号的 输出电路的输出信号的同时向负极性输入端子输入来自与奇数编号的输出电路相邻的偶 数编号的输出电路的输出信号，从而切换到上述比较单元、上述偶数编号的输出电路块的 运算放大器，根据上述控制装置的切换控制，在进行正常动作时，通过 向正极性输入端子输 入来自上述偶数编号的输出电路的输出信号的同时向负极性输入端子负反馈自身的输出， 从而切换到上述输出缓冲器；在进行自行检测修复动作时，向正极性输入端子输入来自上 述偶数编号的输出电路的输出信号的同时向负极性输入端子输入来自与偶数编号的输出 电路相邻的奇数编号的输出电路的输出信号，从而切换到上述比较单元。优选的，涉及本发明的驱动电路中，上述测试用第1输入信号和上述测试用第2输 入信号是大小不同的信号，上述控制装置获取上述不同大小的第1输入信号以及第2输入 信号后，从上述比较单元输出根据理论推导出的比较结果的理论值，上述判定单元，在上述 比较结果和上述理论值不同时，将上述各个输出电路判定为不良。而且，涉及于本发明的显示装置具备上述驱动电路和上述显示面板。优选的，涉及于本发明的显示装置具备显示面板；具有连接于上述显示面板的 第1输出端子以及第2输出端子，并驱动该显示面板的驱动电路。其中，上述驱动电路具备 对应于每个上述第2输出端子而设的输出电路块；1个备用的输出电路块；控制装置；以 及，自行修复装置。其中，输出电路块包含可输出用于驱动上述显示面板的输出信号输出
82电路；以及，使用了对上述输出电路的输出信号进行缓冲并将其输出到各个第2输出端子 上的运算放大器的输出缓冲器。上述备用输出电路块包含可输出用于驱动上述显示面板 的输出信号的备用输出电路；以及，使用了能够对上述备用输出电路的输出信号进行缓冲 并将其输出到上述第1输出端子上的运算放大器的备用输出缓冲器。上述控制装置，对该 驱动电路的通常动作和自行检测修复动作的切换进行控制，在进行通常动作时，将输入信 号输入到多个输出电路中，在进行自行检测修复动作时，将测试用第1输入信号输入到上 述多个输出电路中，同时将测试用的第2输入信号输入到上述备用输出电路中。上述自行 修复装置，在由上述控制装置进行切换使得驱动电路进行自行检测修复动作的期间，对不 良的该驱动电路进行自行修复，该自行修复装置具备比较单元、判定单元、输入切换单元， 其中，上述比较单元对来自上述各输出电路的输出信号和来自上述备用输出电路的输出信 号进行比较；上述判定单元，基于上述比较单元的比较结果，判定上述各输出电路中是否存 在不良电路；上述输入切换单元，在上述判定单元的判定结果为不良时，将判定为不良的上 述输出电路在进行通常动作时被输入的输入信号的输入对象，从当该输出电路切换为上述 备用输出电路。而且，上述显示面板具备切换单元，该切换单元，在上述判定单元的判定结 果为不良时，作为驱动当该显示面板的输出信号，将来自上述被判定为不良的输出电路的、 通过上述输出缓冲器以及上述第2输出端子所输出的输出信号，切换成来自备用输出电路 的、通过上述备用输出缓冲器以及上述第1输出端子所输出的输出信号。并且，上述驱动电 路中，作为比较单元，使用上述各输出电路块的运算放大器，上述各输出电路块的运算放大 器，根据上述控制装置的切换控制，在进行正常动作时，向正极性输入端子输入来自上述各 输出电路的输出信号，同时向负极性输入端子负反馈自身的输出，以此切换到上述输出缓 冲器；在进行自行检测修复动作时，向正极性输入端子输入来自上述各输出电路的输出信 号，同时向负极性输入端子输入备用输出电路的输出信号，以此切换到上述比较单元。
优选的，涉及本发明的显示装置具备显示面板；多个输出电路块；1个备用输出 电路块；控制装置；以及，自行修复装置。其中，输出电路块包含控制装置输出用于驱动上 述显示面板的输出信号的输出电路；使用了对上述输出电路的输出信号进行缓冲并将其输 出给上述显示面板的运算放大器的输出缓冲器；上述备用输出电路块包含可输出用于驱 动上述显示面板的输出信号的备用输出电路；使用了能够对上述备用输出电路的输出信号 进行缓冲并将其输出给上述显示面板的运算放大器的备用输出缓冲器。上述控制装置，对 该驱动电路的通常动作和自行检测修复动作的切换进行控制，当进行正常动作时，将输入 信号输入到多个输出电路中，当进行自行检测修复动作时，将测试用第1输入信号输入到 上述多个输出电路中，同时将测试用的第2输入信号输入到上述备用输出电路中。上述自 行修复装置，在由上述控制装置进行切换并使得驱动电路进行自行检测修复动作的期间， 对上述不良的多个驱动电路进行自行修复。该自行修复装置，包含对输出自上述各输出 电路的输出信号与输出自上述备用输出电路的输出信号进行比较的比较单元；基于上述比 较单元的比较结果，判定上述各输出电路中是否存在不良的判定单元；在上述判定单元的 判定结果为不良时，作为驱动该显示面板的输出信号，将上述被判定为不良的输出电路所 输出的输出信号，切换成备用输出电路所输出的输出信号的切换单元；在上述判定单元的 判定结果为不良时，将判定为不良的输出电路进行通常动作时被输入的输入信号的输入对 象，从该输出电路切换为上述备用输出电路的输入切换单元。而且，作为上述比较单元使用的是上述各输出电路块的运算放大器，上述各输出电路块的运算放大器，根据上述控制装 置的切换控制，在进行通常动作时，通过向正极性输入端子输入上述各输出电路的输出信 号的同时向负极性输入端子负反馈自身的输出，以此切换到上述输出缓冲器，在进行自行 检测修复动作时，通过向正极性输入端子输入上述各输出电路的输出信号的同时向负极性 输入端子输入备用输出电路的输出信号，以此切换到上述比较单元。另外，本发明的驱动电路也可以采用以下的结构。(第1结构)提供一种用于驱动上述显示装置的驱动电路，其具备连接于显示装置上的输出 端子、包含能够连接到上述输出端子上的输出电路的输出电路块、包含能够连接到上述输 出端子的备用输出电路的备用输出电路块、以及，判定上述输出电路的良与不良的判定单 元；该驱动电路的特征在于还具备一切换电路，在上述判定部的判定结果为不良时，该切换 电路将连接于被判定为不良的上述输出电路上的输出端子，连接至对包括上述备用输出电 路块的输出电路进行移位后的输出电路上，从而在上述输出电路块中使被判定为不良的上 述输出电路变得无效。(第2结构)提供一种用于驱动上述显示装置的驱动电路，其具备根据移位寄存器所生成的 脉冲信号，依次获取显示用数据的多个取样电路；分别连接于上述取样电路上的显示用输 出电路；以及，判定上述输出电路的良与不良的判定部；该驱动电路的其特征在于还具备 一切换电路，在上述判定部的判定结果为不良时，该切换电路通过切换上述脉冲信号，使与 判定为不良的上述输出电路相连的取样电路变得无效，通过依次对上述多个取样电路进行 移位，使被判定为不良的上述输出电路的数据取样变得无效。(第3结构)在具有第1结构或第2结构的驱动电路中，具备以构成显示像素的原色数为单位 的备用输出电路，把包含被判定为不良的输出电路的上述单位的输出作为无效输出，进行 切换。(第4结构)在具有第3结构的驱动电路中，具备以3个输出为单位的备用输出电路，把包含被 判定为不良的输出电路的3个输出作为无效输出，进行切换。(第5结构)在具有第1结构或第2结构的驱动电路中，具备构成显示像素的颜色单位的整数 倍数所对应的备用输出电路，把包含被判定为不良的输出电路的上述单位的整数倍的输出 作为无效输出，进行切换。(第6结构)在具有第5结构的驱动电路中，具备以6个输出为单位的备用输出电路，把包含被 判定为不良的输出电路的6个输出作为无效输出，进行切换。(第7结构)具有第5结构或第6结构的驱动电路进行点反转驱动。(第8结构)提供一种用于驱动上述显示装置的驱动电路，其具备根据计数器和译码器所生成的脉冲信号，依次获取显示用数据的多个取样电路；分别连接于上述取样电路上的显示 用输出电路；判定上述输出电路的良与不良的判定部；该驱动电路其特征在于还具备一切 换电路，在上述判定部的判定结果为不良时，该切换电路通过切换上述脉冲信号，使与判定 为不良的上述输出电路相连的取样电路变得无效，通过依次对上述多个取样电路进行移 位，使被判定为不良的上述输出电路的数据取样变得无效。(第9结构)在具有第8结构的驱动电路中，具备以显示像素的原色数为单位的备用输出电 路，把包含被判定为不良的输出电路的上述单位的输出作为无效输出，进行切换。(第10 结构)在具有第9结构的驱动电路中，具备以3个输出为单位的备用输出电路，把包含被 判定为不良的输出电路的3个输出作为无效输出，进行切换。(第11 结构)在具有第8结构驱动电路中，具备构成显示像素的颜色单位的整数倍数的备用输 出电路，把包含被判定为不良的输出电路的上述单位的整数倍数输出的作为无效，进行切换。(第I2 结构)在具有第11结构的驱动电路中，具备以6个输出为单位的备用输出电路，把包含 被判定定为不良的输出电路的6个输出作为无效输出，进行切换。(第13 结构)具有第11结构或第12结构的驱动电路进行点反转驱动。(第14 结构)提供一种用于驱动上述显示装置的驱动电路，其具备按照时分方式获取显示数 据的取样电路；逐次存储用上述取样电路所获取的显示数据的多个第1锁存电路；取样电 路按照时分方式获取显示数据后，接收转送而来第1锁存电路的显示数据的多个第2锁存 电路；连接于显示装置上的输出端子；能够连接于上述输出端子上，并根据上述第2锁存电 路的显示数据进行输出的输出电路群；能够连接于输出端子上的至少1个以上的备用输出 电路；判定上述输出电路的良好与否的判定单元；该驱动电路还具备一切换电路，在上述 判定单元的判定结果为不良时，该切换电路将连接至被判定为不良的上述输出电路上的输 出端子，切换连接至对包括上述备用输出电路块的输出电路进行移位后的输出电路上，使 上述输出电路块中的被判定为不良的上述输出电路变得无效。(第15 结构)提供一种用于驱动上述显示装置的驱动电路，其具备按照时分方式获取显示数 据的取样电路；逐次存储上述取样电路所获取的显示数据的多个第1锁存电路；取样电路 按照时分方式获取显示数据后，接收转送而来的第1锁存电路的显示数据的多个第2锁存 电路；连接于显示装置上的输出端子；能够连接于上述输出端子上，并根据上述第2锁存电 路以及第2锁存电路的显示数据进行输出的输出电路块群；包含能够连接于输出端子上的 备用输出电路和备用第2锁存电路的至少1个以上的备用输出电路块；判定上述输出电路 的良好与否的判定单元；该驱动电路还具备一切换电路，在上述判定单元的判定结果为不 良时，该切换电路将连接至被判定为不良的上述输出电路的输出端子，切换连接至对包括上述备用输出电路块的输出电路进行移位后的输出电路上，使上述输出电路块群中的被判 定为不良的上述输出电路变得无效。(第16 结构)在具有第14结构或第15结构所述的驱动电路中，具备以构成显示像素的颜色单 位的备用输出电路，把包含被判定为不良的输出电路的上述单位的输出作为无效输出，及 进行切换。(第17 结构)在具有第16结构所述的驱动电路中，具备以3个输出为单位的备用输出电路，把 包含被判定为不良的输出电路的3个输出作为无效输出，进行切换。(第18 结构)在具有第14结构或第15结构的驱动电路中，具备构成显示像素的颜色单位的整 数倍数的备用输出电路，把包含被判定为不良的输出电路的上述单位的整数倍数的输出作 为无效输出，进行切换。(第I9 结构)在具有第18结构的驱动电路中，具备以6个输出为单位的备用输出电路，把包含 被判定定为不良的输出电路的6个输出作为无效输出，进行切换。(第20 结构)具有第18结构或第19结构的驱动电路进行点反转驱动。本发明并不限于上述各实施方式，可以根据权利要求所示的范围进行各种的变 化，适当地组合不同实施方式的技术手段而得到的实施方式也包含于本发明的技术范围之 内。涉及本发明的驱动电路，具备与显示面板相连的m(m为2以上的自然数)个输出 端子，以及包含输出电路、输出缓冲器并对应每个所述输出端子而设的m+1个输出电路块， 其中，所述输出电路输出用于驱动所述显示面板的输出信号，所述输出缓冲器使用了用于 缓冲所述输出电路的输出信号并将其输出至所述各输出端子上的运算放大器；在所述输出 电路块中，第m+1个输出电路块是备用输出电路块，该备用输出电路块具备备用输出电路 以及备用输出缓冲器，其中，所述备用输出电路输出用于驱动所述显示面板的输出信号，所 述备用输出缓冲器使用了用于缓冲所述备用输出电路的输出信号并将其输出至所述多个 输出端子上的运算放大器；该驱动电路还包括控制装置以及自行修复装置；其中，所述控 制装置，用于控制该驱动电路的通常动作与自行检测修复动作的切换，进行通常动作时，将 输入信号输入至所述多个输出电路中，进行自行检测修复动作时，将测试用第1输入信号 输入至所述多个输出电路中的同时，将测试用第2输入信号输入至所述备用输出电路中； 所述自行修复装置还包括比较单元、判定单元、连接切换单元以及选择单元；其中，所述 比较单元，对来自所述各输出电路的输出信号与来自所述备用输出电路的输出信号进行比 较；所述判定单元，基于所述比较单元的比较结果，判定所述各输出电路中是否存在不良； 所述连接切换单元，在所述判定单元判定出所有的所述输出电路良好的情况下，将第h个 (h为m以下的自然数)所述输出电路连接到第h个所述输出端子上，在所述判定单元判定 出第i个(i为m以下的自然数)所述输出电路不良的情况下，将第j个(j为i_l以下自 然数)所述输出电路连接到第j个所述输出端子上的同时，将第k+Ι个(k为i以上m以下的自然数)所述输出电路连接到第k个所述输出端子上；所述选择单元，在所述判定单元 判定出所有的所述输出电路良好的情况下，选择第h个所述输出电路并将其作为获取对应 于第h个所述输出端子的所述输入信号的输出电路，在所述判定单元判定出第i个所述输 出电路不良的情况下，选择第j个所述输出电路并将其作为获取对应于第j个所述输出端 子的所述输入信号的输出电路，同时选择第k+Ι个所述输出电路并将其作为获取对应于第 k个所述输出端子的所述输入信号的输出电路；作为所述比较单元使用所述输出块的运算 放大器；所述各输出电路块的运算放大器，根据所述控制装置的切换控制，在进行通常动作 时，通过向正极输入端子输入来自所述各输出电路的输出信号的同时向负极输入端子负反 馈来自自身的输出，而切换到所述输出缓冲器，在进行自行检测修复动作时，通过向正极输 入端子输入来自所述各输出电路的输出信号的同时向负极输入端子输入来自所述备用输 出电路的输出信号，而切换到所述比较单元。本发明的驱动电路，具备判定各个输出电路的良好与否的判定单元；而且，上述连 接切换单元，根据上述判定单元的判定结果，如上所述，切换各个输出端子和各个输出电路 的连接。即，本发明的驱动电路，判定自身所具备的各个输出电路的良好与否，在检测出输 出电路发生故障的情况下，进行自行修复，换句话说，不用人工修理，利用正常的输出电路， 就能够向各个输出端子输出图像信号。因此，本发明的驱动电路，在检测出有缺陷的输出电 路的情况下，进行自行修复，从来进一步减少连接输出电路的接线。以上发明的详细说明中所述的具体实施方式
以及实施例，仅仅是为明确本发明的 技术内容的示例，本发明的范围不应局限于上述具体例而进行狭义的解释，本领域技术人 员在不脱离本发明的精神和权利要求所示的范围的情况下，可进行各种变更而进行实施。 另外，本说明书中所示的数值范围以外，只要是不违背本发明的宗旨的合理范围，也视为包 含在本发明的范围内。(工业上的利用可能性)本发明提供的显示装置驱动用集成电路，具备能够自行检测故障并进行自行修复 的具体的结构单元，从而更加容易地修复输出电路的故障，该显示装置驱动用集成电路以 及具备该驱动电路的显示装置，尤其适用于大型的液晶显示装置、高清晰电视等中。
权利要求
一种驱动电路，用于驱动显示面板，其特征在于包括与显示面板相连的m个输出端子，其中m为2以上的自然数，以及具备输出电路、输出缓冲器并对应每个上述输出端子而设的m+1个输出电路块，上述输出电路输出用于驱动上述显示面板的输出信号，上述输出缓冲器使用了用于缓冲上述输出电路的输出信号并将其输出至上述各输出端子上的运算放大器，在上述输出电路块中，第m+1个输出电路块是备用输出电路块，该备用输出电路块具备备用输出电路以及备用输出缓冲器，其中，上述备用输出电路输出用于驱动上述显示面板的输出信号，上述备用输出缓冲器使用了用于缓冲上述备用输出电路的输出信号并将其输出至上述多个输出端子上的运算放大器；该驱动电路还包括控制装置，用于控制该驱动电路的通常动作与自行检测修复动作的切换，当进行通常动作时，将输入信号输入至上述多个输出电路中，当进行自行检测修复动作时，将测试用第1输入信号输入至上述多个输出电路中，同时将测试用第2输入信号输入至上述备用输出电路中；自行修复装置，在该驱动电路被上述控制装置切换成进行上述自行检测修复动作的期间，对发生不良的该驱动电路进行自行修复；该自行修复装置包括比较单元，对来自上述各输出电路的输出信号与来自上述备用输出电路的输出信号进行比较，判定单元，基于上述比较单元的比较结果，判定上述各输出电路中是否存在不良的电路，连接切换单元，在上述判定单元判定出所有的上述输出电路良好的情况下，将第h个上述输出电路连接到第h个上述输出端子上，在上述判定单元判定出第i个上述输出电路不良的情况下，将第j个上述输出电路连接到第j个上述输出端子上的同时，将第k+1个上述输出电路连接到第k个上述输出端子上，其中，h为m以下的自然数，i为m以下的自然数，j为i 1以下自然数，k为i以上m以下的自然数，选择单元，在上述判定单元判定出所有的上述输出电路良好的情况下，选择第h个上述输出电路并将其作为获取对应于第h个上述输出端子的上述输入信号的输出电路，在上述判定单元判定出第i个上述输出电路不良的情况下，选择第j个上述输出电路并将其作为获取对应于第j个上述输出端子的上述输入信号的输出电路，同时选择第k+1个上述输出电路并将其作为获取对应于第k个上述输出端子的上述输入信号的输出电路；作为上述比较单元使用上述输出块的运算放大器，上述各输出电路块的运算放大器，根据上述控制装置的切换控制，在进行通常动作时，通过向正极性输入端子输入来自上述各输出电路的输出信号的同时向负极性输入端子负反馈来自自身的输出，而切换到上述输出缓冲器，在进行自行检测修复动作时，通过向正极性输入端子输入来自上述各输出电路的输出信号的同时向负极性输入端子输入来自上述备用输出电路的输出信号，而切换到上述比较单元。
2.根据权利要求1所述的驱动电路，其特征在于该驱动电路还包括分别与上述各输出电路相连接的m+1个锁存电路，该些锁存电路用 于锁存上述输出电路所获取的上述输入信号；上述选择单元是移位寄存器，该移位寄存器具备与上述各锁存电路相连接的m+1个端 子，并输出用于选择对上述输入信号进行锁存的锁存电路的选择信号；上述移位寄存器，在上述判定单元判定出所有的上述输出电路良好的情况下，选择第h 个上述锁存电路并将其作为锁存对应于第h个上述输出端子的上述输入信号的锁存电路， 在上述判定单元判定出第i个上述输出电路不良的情况下，选择第j个上述锁存电路并将 其作为锁存对应于第j个上述输出端子的上述输入信号的锁存电路，同时选择第k+Ι个上 述锁存电路并将其作为锁存对应于第k个上述输出端子的上述输入信号的锁存电路。
3.根据权利要求2所述的驱动电路，其特征在于上述各输出端子由个数与上述显示面板所具备的显示像素的原色数相同的多个子输 出端子所构成；上述各输出电路由个数与上述原色数相同的多个子输出电路所构成； 上述判定单元，在判定出构成上述各输出电路的上述多个子输出电路中的至少任意一 个子输出电路不良的情况下，判定该输出电路不良。
4.根据权利要求3所述的驱动电路，其特征在于 上述原色数为3。
5.根据权利要求2所述的驱动电路，其特征在于上述各输出端子由个数与上述显示面板所具备的显示像素的原色数的自然数倍数相 同的多个子输出端子所构成；上述各锁存电路由个数与上述原色数的自然数倍数相同的多个子锁存电路所构成； 上述各输出电路由个数与上述原色数的自然数倍数相同的多个子输出电路所构成； 上述判定单元，在判定出构成上述各输出电路的上述多个子输出电路中的至少任意一 个子输出电路不良的情况下，判定该输出电路不良。
6.根据权利要求5所述的驱动电路，其特征在于 上述原色数为3，且上述自然数为2。
7.根据权利要求5或6所述的驱动电路，其特征在于上述选择单元具备以上述原色数为单位与上述各子输出电路相连接的多个连接端子；上述多个子输出电路是以上述原色数为单位与上述多个连接端子中的任意一个连接 端子相连接的电路。
8.根据权利要求1所述的驱动电路，其特征在于该驱动电路还包括分别与上述各输出电路相连接的m+1个锁存电路，该些锁存电路用 于锁存上述输出电路所获取的上述输入信号；上述选择单元是指示电路，该指示电路具备用于与上述各锁存电路相连接的m个端 子，通过切换该m个端子与上述锁存电路的连接来选择锁存上述输入信号的锁存电路；上述指示电路，在上述判定单元判定出所有的上述输出电路良好的情况下，选择第h 个上述锁存电路并将其作为锁存对应于第h个上述输出端子的上述输入信号的锁存电路， 在上述判定单元判定出第i个上述输出电路不良的情况下，选择第j个上述锁存电路并将 其作为锁存对应于第j个上述输出端子的上述输入信号的锁存电路，同时选择第k+Ι个上 述锁存电路并将其作为锁存对应于第k个上述输出端子的上述输入信号的锁存电路。
9.根据权利要求8所述的驱动电路，其特征在于上述各输出端子由个数与上述显示面板所具备的显示像素的原色数相同的多个子输 出端子所构成；上述各锁存电路由个数与上述原色数相同的多个子锁存电路所构成； 上述各输出电路由个数与上述原色数相同的多个子输出电路所构成； 上述判定单元，在判定出构成上述各输出电路的上述多个子输出端子中的至少任意一 个为不良的情况下，判定该输出电路不良。
10.根据权利要求9所述的驱动电路，其特征在于 上述原色数为3。
11.根据权利要求8所述的驱动电路，其特征在于上述各输出端子由个数与上述显示面板所具备的显示像素的原色数的整数倍数相同 的多个子输出端子所构成；上述各锁存电路由个数与上述原色数的整数倍数相同的多个子锁存电路所构成； 上述各输出电路由个数与上述原色数的整数倍数相同的多个子输出电路所构成； 上述判定单元，在判定出构成上述各输出电路的上述多个子输出电路中的至少任意一 个子输出电路不良的情况下，判定该输出电路不良。
12.根据权利要求11所述的驱动电路，其特征在于 上述原色数为3，且上述整数为2。
13.根据权利要求11或12所述的驱动电路，其特征在于上述选择单元具备以上述原色数为单位与上述各子锁存电路相连接的多个连接端子；上述多个子锁存电路是以上述原色数为单位与上述多个连接端子中的任意一个连接 端子相连接的电路。
14.根据权利要求1所述的驱动电路，其特征在于 该驱动电路还包括m个锁存电路以及m个保持电路，其中，上述m个锁存电路，获取与上述各输出端子相对应的上述输入信号； 上述m个保持电路分别与上述各锁存电路相连接，在所有的上述锁存电路获取上述输 入信号后，上述保持电路将来自上述锁存电路的上述输入信号输出至上述输出电路中；上述选择单元，在上述判定单元判定出所有的上述输出电路良好的情况下，将第h个 上述保持电路连接到上述第h个输出电路上，在上述判定单元判定出第i个上述输出电路 不良的情况下，将第j个上述保持电路连接到上述第j个输出电路上的同时，将第k个上述 保持电路连接到第k+Ι个上述输出电路上。
15.根据权利要求1所述的驱动电路，其特征在于 该驱动电路还包括m个锁存电路以及m+1个保持电路，其中，上述m个锁存电路，获取与上述各输出端子相对应的上述输入信号； 上述m+1个保持电路分别与上述各输出电路相连接，在所有的上述锁存电路获取上述 输入信号后，上述保持电路将来自上述锁存电路的上述输入信号输出至上述输出电路中；上述选择单元，在上述判定单元判定出所有的上述输出电路良好的情况下，将第h个 上述锁存电路连接到上述第h个保持电路上，在上述判定单元判定出第i个上述输出电路不良的情况下，将第j个上述锁存电路连接到上述第j个保持电路上的同时，将第k个上述 锁存电路连接到第k+Ι个上述保持电路上。
16.根据权利要求14或15所述的驱动电路，其特征在于上述各输出端子由个数与上述显示面板所具备的显示像素的原色数相同的多个子输 出端子所构成；上述各输出电路由个数与上述原色数相同的多个子输出电路所构成； 上述各锁存电路由个数与上述原色数相同的多个子锁存电路所构成； 上述各保持电路由个数与上述原色数相同的多个子保持电路所构成； 上述判定单元，在判定出构成上述各输出电路的上述多个子输出电路中的至少任意一 个子输出电路不良的情况下，判定该输出电路不良。
17.根据权利要求16所述的驱动电路，其特征在于 上述原色数为3。
18.根据权利要求14或15所述的驱动电路，其特征在于上述各输出端子由个数与上述显示面板所具备的显示像素的原色数的整数倍数相同 的多个子输出端子所构成；上述各锁存电路由个数与上述原色数的整数倍数相同的多个子锁存电路所构成； 上述各保持电路由个数与上述原色数的整数倍数相同的多个子保持电路所构成； 上述各输出电路由个数与上述原色数的整数倍数相同的多个子输出电路所构成； 上述判定单元，在判定出构成上述各输出电路的上述多个子输出电路中的至少任意一 个子输出电路不良的情况下，判定该输出电路不良。
19.根据权利要求18所述的驱动电路，其特征在于 上述原色数为3，且上述整数为2。
20.根据权利要求18或19所述的驱动电路，其特征在于上述选择单元具备以上述原色数为单位与上述各子锁存电路相连接的多个连接端子；上述多个子锁存电路是以上述原色数为单位与上述多个连接端子中的任意一个连接 端子相连接的电路。
21.—种显示装置，其包括权利要求1至20中任意一项所述的驱动电路。
全文摘要
本发明的驱动电路(10)具备分别包含输出端子(OUT1～OUT18)和输出电路(11_1～11_19)的19个图像信号输出部；判定各个图像信号输出部的良好与否的判定部；根据上述判定部的判定结果切换上述输出端子和上述图像信号输出部的连接的开关(SWB1～SWB18)；在上述判定部判定出第i个(i为m以下的自然数)上述图像信号输出电路为不良的情况下，开关(SWB1～SWB18)将第j个(j为i-1以下自然数)上述图像信号输出电路连接到第j个上述输出端子上的同时，将第k+1个(k为i以上m以下的自然数)上述图像信号输出电路连接到第k个上述输出端子上。由此，本发明提供在检测出有缺陷的图像信号输出部的情况下能进行自行修复，并能进一步简化连接到图像信号输出部的接线的驱动电路。
文档编号G01R31/316GK101960511SQ200980106858
公开日2011年1月26日 申请日期2009年2月5日 优先权日2008年2月28日
发明者中谷好博, 安西伸介, 松井裕文, 森雅美, 渡部利男, 细川浩一, 藤野宏晃 申请人:夏普株式会社