专利名称：使用低侧桥式fet的rdson的波形电流监测器的制作方法
技术领域：
本申请涉及波形电流监测器，更具体地涉及使用低侧FET的RDSon电压的波形电 流监测器。
背景技术：
当操作H型桥式或三相桥式电机驱动电路时，需要能重构电机电流的电流波形和 相位，以获得具有直流(DC)偏置的交流(AC)信号。H型桥式电机驱动电路和三相桥式电 机驱动电路是用于驱动电机的电路结构，这些电路结构将两个高侧开关和两个低侧开关的 组合用于全桥式结构，且将三个高侧开关和三个低侧开关的组合用于三相桥式结构。当操 作H型桥式或三相桥式电机电路时，需要能重构电机电流的电流波形和相位。用于监测这 些类型的电路中的电流的现有方法涉及从开关功率FET的“导通(on)”周期的前沿和后沿 样本创建瞬时平均电流。需要这些设计的改进方法，在改进方法中，可既在开关功率FET的 “导通”周期期间又在开关循环的“截止(off)”周期期间确定瞬时平均电流。因此，将需要 能在开关循环的“导通”和“截止”周期期间实现电流监测的电路系统。
发明内容
如本文中所公开和描述的本发明在一个方面中包括一种用于监测包括至少高侧 和低侧开关晶体管的电机驱动电路的电流的装置。该装置包括用于驱动低侧开关晶体管的 栅极的驱动电路。第一电路系统测量该低侧开关晶体管两端的漏源电压，并响应于该测量 产生输出电压。第二电路系统具有第一工作状态，用于当低侧开关晶体管导通时对第一电 路系统的电压输出取样。第二电路系统进一步包括第二工作状态，用于当低侧开关晶体管 截止时对第一电路系统的电压输出取样。开关晶体管响应于所取样的电压输出产生监测输 出电流。
为了更全面地理解，现参考以下结合附图进行的描述，在附图中图1示出其中可实现本发明的电路系统的H型桥式电机驱动结构；图2示出其中可实现本发明的电路系统的三相桥式电机驱动电路；
图3示出本发明的电流监测电路系统；图4示出H型桥式驱动电路的两个电路之间的引脚连接；图5是描述用于监测电流波形的图3的电路系统的操作的流程图； 图6a_6b示出在单个集成电路芯片中实现的图3的电路系统；以及图7a_7c示出图3的电路系统使用精密电流电阻器来测量电流而非RDSon。详细描述现在参考附图，其中在全部附图中相同的附图标记用来指代相同的元件，说明和 描述了使用低侧桥式FET的RDSon的波形电流监测器的各种视图和实施例，还描述了其它 可能的实施例。这些附图不一定是按比例绘制的，而且仅为说明目的起见，在某些实例中有 几处已将附图放大和/或简化。本领域普通技术人员基于可能实施例的以下示例将可理解 许多可能应用和变型。虽然已经详细描述了优选实施例，但应当理解，可在其中作出各种改变、替换以及 变化，而不背离所附权利要求所限定的本发明的精神和范围。现参照附图，更具体地参照图1，示出了一种H型桥式电机驱动电路的结构，其中 可实现本发明的电流监测电路系统。H型桥式驱动电路是使直流电机102能正向和反向运 转的电路。H型桥式驱动电路是利用四个开关——高侧开关104a、104b和低侧开关106a、 106b来建立的。当高侧开关晶体管104a和低侧开关晶体管106b导通且高侧开关104b和 低侧开关106a截止时，将在电机102两端提供正电压以实现正向工作。通过使开关104a 和106b截止且使开关104b和106a导通，负电压施加在电机102两端，从而允许电机反向 工作。开关104a和106a从不同时接通，以防止在输入电压源上引起短路。该相同规则适 用于开关104b和106b。图1的H型桥式结构一般用于反转电机102的极性，但也能用于当电机因为电机 端子短路而突然停止时制动电机，或当电机从电路有效断开时让电机自由运转至停止。在 图1的结构中，电机102连接至一对高侧开关场效应晶体管(FET) 104和一对低侧FET 106。 高侧FET 104和低侧FET106连接至集成电路108，集成电路108用于驱动开关晶体管104 和106以使电机如上所述地工作，且还包括如下文将进一步描述的电流监测电路系统。电 机控制电路110连接至每个集成电路以控制它们的操作。现参照图2，示出了三相桥式电机驱动电路的结构。三相桥式电机驱动电路由高侧 开关FET 202和低侧开关FET 204组成。单独的高侧开关FET202和低侧开关FET 204分 别与电机的每个输出相——相A、相B以及相C连接。用于驱动该电路的电池在节点212处 连接至该三相桥式电机驱动电路。高侧FET 202和低侧FET 204也连接至集成电路208，集 成电路208用于驱动晶体管202和204，且用于监测三相桥式电机驱动电路向每个相节点 209提供的电流。集成电路208由与每个集成电路208互连的电机控制电路210控制。现参照图3，示出了用于使用低侧开关晶体管308来监测电流的电路系统。晶体管 308的漏源路径连接在节点301与节点303之间。节点301与H型桥式驱动电路或三相驱 动电路电机结构中的高侧开关FET的源极连接。低侧晶体管源极在节点303处与负电池端 子连接。驱动器302的输出端连接至集成电路300中用于驱动低侧开关晶体管308的LO 引脚316。电阻器306连接在LO引脚316与栅极节点310之间。栅极节点310还连接至 集成电路300的LG引脚307。LG引脚307监测晶体管308的栅极电压，且连接至驱动电路314，该驱动电路314的输出端连接至前沿消隐电路312，该前沿消隐电路312向驱动电路 314的输出提供IOOns延时。前沿消隐(LEB)电路312的输出端连接至节点318，从而分别 连接至IOOns延时电路319、IOOns延时电路336的输入端以及两个独立的与(AND)门320 和322的输入端。与门320和322的第二输入端连接至触发器325的输出端。触发器325 的输出端还连接至触 发器346的时钟输入端并进入与门304的输入端。延时电路319的输出端连接至触发器325的CLR输入端。触发器325的D输入端 接地，而Q输出端连接至节点323作为与门304的输入端。触发器325的时钟输入是从节 点354接收的。节点354接收最终使FET 308导通和截止的输入信号。为确保高脉冲足够 长以允许运算放大器(opamp)332在FET 308导通之后回转至新输出状态，触发器350迫使 或(OR)门352的输出保持为高，直到延时器338和延时器336的上升沿延时将触发器350 清零，然后这又导致FET 308截止。当节点354上的输入信号降低时，触发器325迫使最小 低脉冲为低的时间足够长，以使运算放大器332回转至新输出状态，该新输出状态现在是 前一“导通”脉冲的前沿和后沿取样的平均。延时电路319的下降沿延时将锁存电路清零， 从而允许下一导通脉冲开始。触发器354的CLR输入端连接至节点356。节点356接收比 从延时电路336接收的信号具有来自延时电路338的进一步25ns延时的信号。延时电路 338和336在节点334处互连。触发器350的Q输出和来自节点354的输入施加至或门352的输入端。或门352 的输出被提供给与门304的另一输入端。与门304的输出被提供通过驱动电路302，驱动电 路302驱动栅极信号从LO引脚316至节点310，该栅极信号驱动低侧开关晶体管308。如上所述，来自节点318的输出通过IOOns延时电路336施加。IOOns延时电路的 输出节点334连接至与门342的输入端、25ns延时电路338的输入端、与门342的输入端以 及与门344的输入端，与门342的输出端还具有来自25ns延时电路338的反相输入端。与 门342的输出信号包括如施加至取样和保持电路340的25ns单触发信号。第二取样和保持电路348连接至与门342的输出端。除具有连接至节点334的输 入端之外，与门342还具有连接至节点360的来自触发器346的Q输出端的输入端。第三 取样和保持电路364的一个输入端连接至与门344的输出端，该与门344具有连接至节点
334的一个输入端和连接至触发器346的S输入端的第二输入端。取样和保持电路340的输出端是放大器341的正输入端。放大器341的负输入端 连接至其输出端，且电阻器343与放大器341的输出端串联。取样和保持电路348以及取 样和保持电路364的输出端分别连接至模拟多路复用器358。模拟多路复用器358的一个 输出被提供给放大器电路366的正输入端。放大器366的负输入端与其输出端连接，且通 过电阻器347串联。电阻器343和347的端子在节点345处相互连接。模拟多路复用器 (MUX) 358也连接成从触发器346的。输出端接收输入，还连接至触发器346的D输入端。
另一放大器368的正输入端连接至节点345且其负输入端连接至其输出端。放大器368的 输出提供流过开关晶体管308的监测电流的前沿和后沿样本的平均值。输出节点380在放 大器368的输出端处连接至集成电路300的Ifl^引脚。电阻器382连接在节点380与连接 至放大器378的正输入端的节点384之间。2. 5V电压通过电阻器386施加至节点384。放 大器378的输出端连接至集成电路300的Im引脚。
放大器332的输出端连接至取样和保持电路340、348以及364的输入电压引脚。 放大器332的输出端也连接至集成电路的Vcs引脚。放大器332的负输入端连接至与非门 322的输出端。差分放大器332用于放大和移动所感测到的低侧开关晶体管308或连接至 低侧开关晶体管308源极的电流感测电阻器两端的电压的电平。这允许完全重构电机电流 的波形和相位，从而给予交流信号以直流偏置。当电流感测电压在低侧开关晶体管308的 “导通”时间期间被采样时，差分放大器332被配置为电平移动差分放大器。当低侧开关晶 体管308 “截止”时，差分放大器332被重新配置为以上述取平均的感测电压作为输入的单 位增益缓冲器。该偏置是差分放大器332的输出，以获得最优输出电压以使下一前沿样本 的稳定时间最少。在“截止”期间，差分放大器332的输入与外部增益设置电阻器断开，以 防止过高的电压施加在差分放大器332的输入端。在“截止”周期期间断开这些电阻器还 允许使用低额定功率电阻器。通过移动低侧开关晶体管308处的RDSon电压两端或连接至 低侧开关晶体管308的源极的分立电阻器两端的当前感测电压的电平，输出监测波形是单 极的(没有负电压分量)。
晶体管328的漏源路径连接在放大器332的输出端与放大器332的负输入端之 间。晶体管328的栅极连接至与门322的反相输出端。放大器322的正输入端在节点331 处连接至晶体管330的漏极。晶体管330的漏源路径连接在节点331与节点380之间。晶 体管330的栅极连接至与门332的反相输出端。与门320的输出端连接至晶体管324，该晶 体管324的漏源路径连接在节点331与集成电路300的+CS输出端之间。与门320的输出 端连接至晶体管326，该晶体管326的漏源路径连接在1. 25V源与集成电路300的Vkef引脚 之间。低侧开关晶体管308的源极连接至节点303，且通过电阻器376连接至集成电路300 的-CS引脚。电阻器374连接在V。s引脚与-CS引脚之间。低侧开关晶体管308的漏极在 节点301处连接至晶体管370，该晶体管370连接至集成电路300的+CS引脚。电阻器372 连接在集成电路300的+CS引脚与Vkef引脚之间。现在，将关于图3提供图3所示电流监测电路系统的操作的更详细描述。图3示 出用于再现如图1所示的全桥负载结构的电流波形的电路系统。驱动电路302的输出通过 电阻器306驱动低侧外开关MOSFET 308处的栅极。集成电路100的LG输入307感测低侧 开关FET 308的栅极电压，该栅极电压通过驱动电路314启动IOOns定时器延时电路312。 该IOOns定时器312用于消隐高侧M0SFET(未示出)体二极管的前沿反向恢复电流。LO引脚316是低侧驱动晶体管308的输出端。LG引脚307以及LS引脚309用于 监测低侧开关晶体管308的栅源电压。当低侧开关晶体管308两端的栅源电压达到VDD的 约75%时，在将低侧MOSFET的RDSon两端的电压(VDS)与Rm上的基准电压作比较之前， 经由前沿消隐电路312发生IOOns的消隐延时。LS引脚是低侧驱动器输出端的专用偏置供 电返回。该引脚直接连接至低侧桥式开关晶体管308的源极。在IOOns消隐时间之后，LO引脚处的节点316和前沿消隐电路312的输出端处的 节点318为高，从而使与门320和322的输出端变成逻辑“高”电平。与门320发出逻辑高 信号，从而使晶体管324和326导通。与门322发出逻辑“低”信号，该信号使晶体管328 和330截止。响应于晶体管324到330的状态，放大器332被配置为电平移动差分放大器。 在差分放大器332的稳定时间已经流逝之后，差分放大器332的输出包括低侧开关晶体管 308被放大1. 25V的RDSon电压。
在100ns已经流逝以允许差分放大器332的输出稳定之后，与100ns延时电路336 相对的节点324变成逻辑“高”电平，从而启动25ns单触发延时电路338。该单触发延时电 路338通过与门342启用取样和保持电路340。取样和保持电路340的输出包括低侧开关 晶体管308的导通周期的前沿样本。响应于节点334变成逻辑“高”电平，取决于触发器346的当前状态，与门342或 者与门344的输出变成逻辑“高”电平。假定与门342变成逻辑“高”电平且触发器344为 低，取样和保持电路348开始对差分放大器332的输出取样。然而，与在25ns后终止的取 样和保持电路340不同，取样和保持电路348的取样时间在触发器346被节点316翻转成 逻辑“低”电平以使低侧开关FET 308截止时终止。这是低侧开关FET 308的导通周期的 后沿样本。为防止由于会在25ns之前终止采集时间的非常短的“导通”周期引起的低侧 MOSFET电流的无效样本，触发器350以及或门352迫使“导通”周期在采集到有效样本之前 不终止。当节点354转变成逻辑高电平时，该信号以最小延时通过或门352传输至节点316。 同时，节点354处的上升沿翻转触发器350，从而在或门352的第二输入端上引起逻辑“高” 电平，从而将节点316有效地锁存为高。最终，节点316上的“高”状态传播至节点324，且 在25ns (最小采集时间)之后，节点356转变成逻辑“高”信号，从而使触发器350清零，这 使MOSFET 308截止。注意，该脉冲拉伸仅出现约225ns或更短的短“导通”周期。
当触发器336被节点316上的下降沿信号翻转时，模拟多路复用器358切换信道。 如果取样和保持电路348是活动电路，则节点360为高且节点362为低。当取样和保持电 路348在对差分放大器电压取样时，模拟多路复用器358连接至取样和保持电路364的输 出端。当取样和保持电路358的取样时间结束时，节点362变为高，从而通过模拟多路复用 器358断开取样和保持电路364并将取样和保持电路348连接至单位增益缓冲放大器366。取样和保持电路340以及取样和保持电路348或364的输出被单位增益放大器 368取平均并缓冲。Ifl^是监测到的通过晶体管308的电流。Ifl^在Ifl^引脚处从单位增益 放大器368的输出提供。来自单位增益放大器368的输出的Ifl^与如取样和保持电路340 以及取样和保持电路348所取样的平均电流成正比，且保持恒定直到下一取样和保持电路 340测量。在采集到新的取样和保持电路340测量之后，且在取样和保持电路364进行下 一次测量之前，IfM现在是新取样和保持电路340值与旧取样和保持电路348值的平均值。 下一后沿样本现在由取样和保持电路363采集，而不是由取样和保持电路348采集，因为触 发器346之前被翻转。用取样和保持电路340以及取样和保持电路364对新的平均值现求 和。然后该循环重复。对低侧开关MOSFET 308两端的导通电压的监测必须在其截止前结束。当节点316 变“低”时，与门320以及与门322的输出变成逻辑“低”电平，从而使晶体管324和326截 止且使晶体管328和330导通。差分放大器332现在被配置为以取样和保持电路的平均输 出If^作为输入的单位增益放大器。因此，单位增益放大器332现在被保持于最优电压，以 使低侧M0SFET308的下一导通循环的稳定时间最少。当324和328截止时，防止了晶体管 370和372中过度的散热，从而允许使用低功率电阻器。电阻器374和376未关断，因为它 们接地，且在MOSFET 308导通时不耗散大量功率。在诸如图1中所示的全桥式结构中，低侧开关MOSFET 308中感测到的电流仅有一半循环。第二差分放大器378用于重构全电流波形。从全桥式结构的另一侧的一个集成电 路向该桥的这一侧的输入端馈送IfM电流于是从这一侧减去另一侧的If_。在图4中 更完整地示出了该结构。因此，从这一侧的Ifl^减去来自另一侧的Ifl^的1.25V偏置。为 保持Im为单极输出，信号电平被移动2. 5V。还应注意，两个结果的差分放大器增益在2. 5V 偏置下具有从O到5V直流变化的满程输出。对于Im的该定标用于适应通常使用的AD转 换器。用于诸如图2中所示的三相应用的Im以与图1中所示的全桥式应用相似的方式 起作用。在三相情况下，流向低侧MOSFET的电流是完整波形，且不需要如全桥式应用的情 况一样与其他集成电路的输出组合。一个集成电路的Ifli入对于另一集成电路是作为未使用 引脚的NC(未连接)。该集成电路的Imw输出在2. 5V偏置下从0到5V变化。 现参照图5，示出了在用于驱动如图1所示的全桥式结构或如关于图2所描述的三 相结构中的开关晶体管的集成电路300中实现的图3的电路系统。现参照图6a_6b，其中示出描述图3的电流监测电路系统上的操作的流程图。一旦 该过程启动，询问步骤502确定低侧开关晶体管301是处于“导通”状态还是“截止”状态。 如果该晶体管处于“导通”状态，则运算放大器332被配置为电平移动差分放大器。在步骤 506，当运算放大器332被配置为电平移动差分放大器时，流过低侧开关晶体管308的前沿 瞬时电流被取样。接着，在步骤508，流过低侧开关晶体管308的后沿瞬时电流被取样。然 后在步骤510，对前沿和后沿样本取平均来确定平均电流，以提供“导通”周期期间的平均电 流。如果询问步骤502确定低侧开关晶体管308处于“截止”状态，则在步骤512，运算 放大器332被配置为单位增益缓冲器，且外部增益设置电阻器与放大器的输入端断开以防 止向放大器332的输入端施加过高的电压。在“截止”周期期间断开这些电阻器还允许使 用低额定功率电阻器。在步骤518，瞬时电流的后沿样本被取样，且在步骤516，该后沿瞬时 电流之后的前沿电流被取样。在步骤518，这些样本被求平均，以确定“截止”状态期间的平 均电流。控制从步骤518和510返回询问步骤502，以确定低侧开关晶体管308的状态。现参照图7a_7c，如上所述，由于利用低侧开关晶体管的RDSon，本文中所描述的 电路系统被最优化。然而，相同的电流监测器也可用于如图7所示地更准确地测量流过精 密电流电阻器的电流。在这种情况下，输入-CS和+CS连接在精密电流感测电阻器702两 端，而不是低侧开关晶体管两端。通过利用上述的电流监测结构，获得了优于现有电路系统的多个优点。先前的方 法需要许多外部零件和复杂的电路系统以感测电机电流，而本结构使这些因素最少。通过 将电流监测功能引入半桥式、全桥式或三相桥式驱动集成电路中，电流监测器功能的所有 控制输入可设置在单个封装中。使用取样和保持方法基于每个循环重建平均电流提供了 准确的波形电流输出。用于感测电流感测电压的电平移动差分放大器322允许使用开关 FET308的RDSon，或者当需要更高准确度时，可使用连接至开关FET 308的源极的分立电阻 器。由电流感测RDSon或外部电阻器中的跳电流波形的滤波引起的电流监测交流波形相对 于实际电机电流的相移通过本文中描述的取样和保持技术得以避免。最后，因为当开关低 侧开关晶体管308截止时，差分放大器与DVS电压断开，所以在差分放大器的输出未被驱动 至饱和的情况下，偏置电阻器中的损耗最小。所有这些提供优于现有电流监测结构的显著优点。
获益于本发明的本领域技术人员将能理解，使用低侧桥式FET的RDSon的这种波 形电流监测器提供改善的电流监测。应当理解的是，本文中的附图和详细描述应被认为是 说明性而不是限制方式的，而且不旨在受限于所公开的特定形式和示例。反之，如所附权利 要求所限定地，在不背离本发明的精神和范围的情况下，包括对本领域普通技术人员而言 明显的任何进一步修改、变化、重新排列、替换、替代物、设计选择以及实施例。因此，旨在使 所附权利要求被解释为包含所有这些进一步修改、变化、重新排列、替换、替代物、设计选择 以及实施例。
权利要求
一种用于监测包括至少高侧和低侧开关晶体管的电机驱动电路的电流的装置，包括驱动电路，所述驱动电路用于驱动低侧开关晶体管的栅极；第一电路系统，所述第一电路系统用于测量所述低侧开关晶体管两端的漏源电压，并产生电压输出；第二电路系统，所述第二电路系统具有第一工作状态和第二工作状态，所述第一工作状态用于在所述低侧开关晶体管导通时对所述第一电路系统的电压输出取样，所述第二工作状态用于在所述低侧开关晶体管截止时对所述第一电路系统的电压输出取样，其中所述第二电路系统响应于所取样的电压输出进一步产生监测输出电流。
2.如权利要求1所述的装置，其特征在于，所述第一电路系统进一步包括 差分放大器；以及开关电路系统，所述开关电路系统用于在所述第一工作状态下将所述差分放大器配置 为电平移动差分放大器，且在所述第二工作状态下将所述差分放大器配置为单位增益缓冲ο
3.如权利要求1所述的装置，其特征在于，所述第二电路系统进一步包括第一取样电路系统，所述第一取样电路系统用于对所述电压输出取样以产生前沿样本；第二和第三取样电路系统，所述第二和第三取样电路系统用于对所述电压输出取样以 产生后沿样本；以及单位增益放大器，所述单位增益放大器用于对所述前沿样本和所述后沿样本取平均， 以产生与流过所述低侧开关晶体管的电流成正比的监测输出电流。
4.如权利要求3所述的装置，其特征在于，进一步包括脉冲拉伸电路系统，所述脉冲拉 伸电路系统用于保持所述低侧开关晶体管的导通时间达到足够的时长，以使所述第一取样 电路系统能产生前沿样本。
5.如权利要求3所述的装置，其特征在于，进一步包括差分放大器，所述差分放大器用 于产生电平经移动的输出电流，所述输出电流与被移动预定电平的流过所述低侧开关晶体 管的电流成正比。
6.一种桥式电机驱动电路，包括驱动电路系统，所述驱动电路系统用于控制附连电机的工作；与所述驱动电路系统相关联的接口引脚，所述接口引脚用于提供与至少低侧开关晶体 管的连接；驱动电路，所述驱动电路用于驱动低侧开关晶体管的栅极；第一电路系统，所述第一电路系统用于测量所述低侧开关晶体管两端的漏源电压，并 产生电压输出；第二电路系统，所述第二电路系统具有第一工作状态和第二工作状态，所述第一工作 状态用于在所述低侧开关晶体管导通时对所述第一电路系统的电压输出取样，所述第二工 作状态用于在所述低侧开关晶体管截止时对所述第一电路系统的电压输出取样，其中所述 第二电路系统响应于所取样的电压输出进一步产生监测输出电流。
7.如权利要求6所述的装置，其特征在于，所述第一电路系统进一步包括差分放大器；以及开关电路系统，所述开关电路系统用于在所述第一工作状态下将所述差分放大器配置 为电平移动差分放大器，且在所述第二工作状态下将所述差分放大器配置
8.如权利要求6所述的装置，其特征在于，所述第二电路系统进一步包括第一取样电路系统，所述第一取样电路系统用于对所述电压输出取样以产生前沿样本；第二和第三取样电路系统，所述第二和第三取样电路系统用于对所述电压输出取样以 产生后沿样本；以及单位增益放大器，所述单位增益放大器用于对所述前沿样本和所述后沿样本取平均， 以产生与流过所述低侧开关晶体管的电流成正比的监测输出电流。
9.如权利要求8所述的装置，其特征在于，进一步包括脉冲拉伸电路系统，所述脉冲拉 伸电路系统用于保持所述低侧开关晶体管的导通时间达到足够的时长，以使所述第一取样 电路系统能产生前沿样本。
10.如权利要求8所述的装置，其特征在于，进一步包括差分放大器，所述差分放大器 用于产生电平经移动的输出电流，所述输出电流与被移动预定电平的流过所述低侧开关晶 体管的电流成正比。
11.一种用于产生与流过与电机相关联的低侧开关晶体管的监测电流成正比的电流的 方法，包括以下步骤将所述低侧开关晶体管的栅极驱动成关联的导通和截止状态； 测量所述低侧开关晶体管两端的漏源电压； 响应于测得的漏源电压产生电压输出；在第一工作状态下当所述低侧开关晶体管导通时对所述电压输出取样； 在第二工作状态下当所述低侧开关晶体管截止时对所述电压输出取样； 响应于所述第一和第二状态下所取样的电压输出，产生流过所述低侧开关晶体管的监 测输出电流。
12.如权利要求11所述的方法，其特征在于，所述测量漏源电压的步骤还包括以下步骤确定所述低侧开关晶体管是处于所述第一工作状态还是第二工作状态； 在所述第一工作状态下，将测量所述漏源电压的差分放大器配置成作为电平移动差分 放大器工作；利用所述电平移动差分放大器测量所述漏源电压；在所述第二工作状态下，将测量所述漏源电压的所述差分放大器配置成作为单位增益 缓冲器工作；以及利用所述单位增益缓冲器测量所述漏源电压。
13.如权利要求12所述的方法，其特征在于，所述将差分放大器配置为单位增益缓冲 器的步骤包括将外部增益电阻器与所述差分放大器断开的步骤。
14.如权利要求11所述的方法，其特征在于，所述在第一状态中取样电压输出的步骤 还包括以下步骤取样所述电压输出以产生前沿样本； 取样所述电压输出以产生后沿样本；以及对所述前沿样本和所述后沿样本取平均，以产生与流过所述低侧开关晶体管的电流成 正比的输出电流。
15.如权利要求14所述的方法，其特征在于，进一步包括保持所述低侧开关晶体管的 导通时间达到足够的时长以使得能产生前沿样本的步骤。
16.如权利要求14所述的方法，其特征在于，进一步包括产生电平经移动的输出电流 的步骤，所述输出电流与被移动预定电平的流过所述低侧开关晶体管的电流成正比。
全文摘要
用于监测包括至少高侧和低侧开关晶体管的电机驱动电路的电流的装置包括用于驱动低侧开关晶体管的栅极的驱动电路。第一电路系统测量该低侧开关晶体管两端的漏源电压，并响应于该测量产生电压输出。第二电路具有第一工作状态和第二工作状态，第一工作状态在低侧开关晶体管导通时对第一电路系统的电压输出取样，第二工作状态在低侧开关晶体管截止时对第一电路系统的电压输出取样。第二电路系统响应于所取样的电压输出进一步产生监测输出电流。
文档编号G01R19/22GK101971038SQ200980109859
公开日2011年2月9日 申请日期2009年1月21日 优先权日2008年2月15日
发明者R·R·加西亚 申请人:英特赛尔美国股份有限公司