专利名称：数字存储示波器中一种峰值检测的方法及系统的制作方法
数字存储示波器中一种峰值检测的方法及系统技术领域
本发明属于数字存储示波器(DSO)领域，涉及一种数字存储示波器的峰值检测方法。
背景技术：
在正常模式下，由于输入信号与数字存储示波器ADC的采集时钟间没有内在关系，当采样时钟频率不够高时，示波器很难捕捉到高频噪声和信号毛刺。
为了解决这一问题，数字存储示波器普遍设有峰值检测模式。在峰值检测模式下， 示波器工作在最高采样率，将预设的时间片段中检测到的最大最小值存入存储器。这使得示波器可以有效捕捉到波形中的高频信号。
传统的峰值检测实现方法存在两个缺点。其一，由于将信号分为了多个时间段，各时间段检测得到最大最小值有可能跳变，在示波器显示模式下会出现断开的波形，后期需要软件进行修正，降低了系统的实时性。其二，采样时钟和存储时钟是不同频时钟，跨时钟域数据传输可能影响到系统性能和稳定性。为了解决这些问题，必须对传统的峰值检测方法进行改进。发明内容
本发明的目的是为数字存储示波器提供一种新的峰值检测的方法。
本发明的上述目的是通过以下的技术方案予以实现的。
数字存储示波器的一种峰值检测方法，其步骤包括。
1)初始化中间寄存器。
2)每当时钟上升沿到来，输入寄存器中的数据与中间寄存器中的数据进行比较， 将其中的较大值/较小值再次存入中间寄存器。
3)等到检测结束标志有效时，输出寄存器锁存中间寄存器的当前值。
4)中间寄存器较大值与中间寄存器较小值交换，以备下一次检测。
数字存储示波器的一种峰值检测系统，其特征在于包括一峰值检测模块，该峰值检测模块与数字存储示波器的ADC采样模块相连。所述峰值检测模块输出比较得到的最大最小值。所述峰值检测模块包括级联的三级寄存器。
进一步还包括一个时基控制模块，所述时基控制模块提供峰值检测模块和存储模块的时钟，所述时基控制模块根据当前时基档位每隔一个显示样点间隔时间产生一个时钟周期宽度的峰值检测结束标志。
并，包括一存储模块。所述存储模块与权利要求所述的峰值检测模块相连，所述存储模块存放权利要求所述的峰值检测模块的输出结果。
所述的峰值检测系统集成在FPGA中。
本发明技术优点如下。
本发明提供了一种数字存储示波器的峰值检测方法，通过引入一个时钟周期宽度的峰值检测结束标志，使采样时钟和存储时钟成为同频时钟，解决了跨时钟域数据传输影响到的系统性能和稳定性；同时在每次检测结束时将较大值和较小值交换，使下一次检测得到的最小值不大于本次检测得到的最大值，并且下一次检测得到的最大值不小于本次检测得到的最小值，从而保证波形显示时的点是连续的，取消了软件修正的环节，提高了系统的效率。且本发明数字存储示波器的峰值检测系统成本低廉，性价比高。
图1是本发明数字存储示波器峰值检测系统框图。图2是峰值检测模块示意图。图3是峰值检测模块流程图。
具体实施例方式参考图1，本发明数字存储示波器峰值检测系统包括峰值检测模块、时基控制模块、存储模块等模块，其中。峰值检测模块如图2所示，它由三级寄存器级联组成，第一级寄存器用于存储从输入数据中分离出的大值和小值，可称为输入寄存器；第二级寄存器用于暂存当前检测过程中找到的最大/最小值，可称为中间寄存器；第三级寄存器用于存储检测过程结束时用于输出的数据，可称为输出寄存器。参考图3，峰值检测模块的工作原理是先初始化寄存器，在中间寄存器中分别加载初始值，然后每当时钟上升沿到来，输入寄存器中的数据与中间寄存器中的数据进行比较， 将其中的较大值/较小值存入中间寄存器。等到检测结束标志有效时，输出寄存器锁存中间寄存器的当前值，同时中间寄存器较大值与中间寄存器较小值交换，以备下一次检测。
权利要求
1.数字存储示波器的一种峰值检测方法，其步骤包括1)初始化中间寄存器；2)每当时钟上升沿到来，输入寄存器中的数据与中间寄存器中的数据进行比较，将其中的较大值/较小值再次存入中间寄存器；3)等到检测结束标志有效时，输出寄存器锁存中间寄存器的当前值；4)中间寄存器较大值与中间寄存器较小值交换，以备下一次检测。
2.如权利要求1所述的数字存储示波器的一种峰值检测方法，其特征在于所述中间寄存器较大值与中间寄存器较小值交换，可使下一次检测得到的最小值不大于本次检测得到的最大值，并且下一次检测得到的最大值不小于本次检查得到的最小值，从而保证波形显示时的点是连续的。
3.数字存储示波器的一种峰值检测系统，其特征在于包括一峰值检测模块，该峰值检测模块与数字存储示波器的ADC采样模块相连。
4.所述峰值检测模块输出比较得到的最大最小值。
5.所述峰值检测模块包括级联的三级寄存器。
6.如权利要求3所述的数字存储示波器的一种峰值检测系统，其特征在于还包括一时基控制模块，所述时基控制模块提供峰值检测模块和存储模块的时钟，所述时基控制模块根据当前时基档位每隔一个显示样点间隔时间产生一个时钟周期宽度的峰值检测结束标志ο
7.如权利要求3所述的数字存储示波器的一种峰值检测系统，其特征在于还包括一存储模块。
8.所述存储模块与权利要求所述的峰值检测模块相连，所述存储模块存放权利要求所述的峰值检测模块的输出结果。
9.如权利要求3所述的数字存储示波器的一种峰值检测系统，其特征在于所述峰值检测系统集成在FPGA中。
全文摘要
本发明提供一种数字存储示波器的峰值检测方法及系统，属于数字存储示波器(DSO)领域。该方法包括初始化中间寄存器；每当时钟上升沿到来，输入寄存器中的数据与中间寄存器中的数据进行比较，将其中的较大值/较小值再次存入中间寄存器；等到检测结束标志有效时，输出寄存器锁存中间寄存器的当前值；中间寄存器较大值与中间寄存器较小值交换，以备下一次检测。采用本发明，可以保证波形显示时的点是连续的，提高系统性能和稳定性。
文档编号G01R13/02GK102520228SQ20111043104
公开日2012年6月27日 申请日期2011年12月21日 优先权日2011年12月21日
发明者王子斌, 王鹏天, 赖小红, 邓罡, 金卫 申请人:王子斌, 王鹏天, 赖小红, 邓罡, 金卫