专利名称：基于测试系统的fpga多重实时重配置适配器的制作方法
技术领域：
基于测试系统的FPGA多重实时重配置适配器本实用新型涉及测试技术领域，特别是关于测试系统的现场可编程门阵列 FPGA (Field Programmable Gate Array，简称 FPGA)多重实时重配置适配器。现有的大规模集成电路测试系统(如Verigy公司生产的93000系列大规模集成电路测试系统)上的SRAM (Static Random Access Memory静态随机存储器)型FPGA具有掉电易失特性，在对FPGA进行测试之前需要对FPGA内部的资源进行逻辑功能电路配置，通过生产商配套的开发软件对器件进行编程和配置程序下载，编程和下载都是在Windows操作系统下完成，而V93000测试设备的工作站是Linux操作系统，软件环境的操作都与系统硬件有对应关系，不能运行FPGA的开发软件对FPGA进行配置下载，单纯的测试子板已经不能进行FPGA的测试，由于FPGA内部不同组成部分的测试需要不同的配置逻辑电路，每测试一种逻辑资源或一个交/直流参数都需要一次测试前编程配置，所以要对FPGA进行完整的测试，就需要对FPGA进行多次反复编程、配置，使得配置时间和测试时间都比较长，降低了测试效率。本实用新型的目的在于提供一种解决上述问题的基于测试系统的FPGA多重实时重配置适配器，其实现了 SRAM型现场可编程门阵列FPGA在线多重实时重配置的适配器设计，具有配置时间短、减低测试时间、提高测试效率的优点。本实用新型提供的基于测试系统的现场可编程门阵列FPGA多重实时重配置适配器，包括电子设计自动化EDA开发支持板和与所测FPGA相配合的配置测试板两部分，EDA 开发支持板根据所测FPGA可编程逻辑资源进行编程设计生成EDA代码配置文件，其包括配置存储器切换单元；配置测试板包括配置存储器阵列、多路选择器阵列和供所测FPGA 连接的FPGA插座；其中配置存储器阵列由多组存储器构成，其存储EDA开发支持板生成的 EDA代码配置文件；配置存储器阵列连接于多路选择器阵列和FPGA插座之间；配置存储器切换单元在调试EDA代码配置文件、下载EDA代码配置文件到配置测试板的配置存储器时， 通过国际标准测试协议端口传递切换信号到配置测试板的多路选择器阵列，多路选择器阵列根据切换信号选择配置测试板上的配置存储器组工作。其中，所述的EDA开发支持板的配置存储器切换单元一个为四位拨码开关，该四位拨码分别是信号OEB、OEA、Sl和S0，四位拨码信号通过国际标准测试协议端口传递到配置测试板的多路选择器阵列，由多路选择器阵列控制配置存储器阵列的存储器组工作，当 OEB为高且OEA为低时，配置存储器阵列中其中一组中的存储器芯片工作，OEB为低且OEA 为高时，配置存储器阵列中的另一组中的存储器芯片工作，S1、S0可在各配置存储器芯片组内完成四片配置存储器的切换。其中，所述EDA开发支持板还包括电源信号单元、复位信号按键、重配置信号按键、独立时钟信号模块，其中接入电源信号单元通过电压转换模块产生配置测试板需要的电压，转换后的电源信号通过国际标准测试协议端口送到配置测试板上的各个器件；复位信号按键为FPGA工作提供复位信号；通过重配置信号按键控制FPGA重新配置；独立时钟信号单元为所测的FPGA工作提供全局时钟信号。其中，多路选择器阵列包括十个双四路选择器，配置存储器阵列包括八个XCFxxS 配置存储器，配置时有 TDO、TDI、TMS、TCK、/CEO, DO、CLK、/CF, OE/RESET、/CE 共十路信号， 每个双四路选择器可实现四片配置存储器的两路信号的选择，每5片双四路选择器实现4 片配置存储器的切换重配置信号及复位信号通过测试系统的普通数字通道施加，实现电路的重配置及复位。其中，所述电源信号单元通过电压转换模块产生需要的电压有FPGA的工作核电压VCCINT、IO端口电压VCC0、配置端口电压VCCAUX、多路选择器工作电压、配置存储器工作电压，相同的电压使用同一个源。其中，EDA开发支持板外接5V/3A的直流电源。其中，EDA开发支持板还包括调试扩展单元，其包括部分上拉电阻网及发光二极管指示灯，用于在适配器调试或EDA代码配置文件验证时，给FPGA输入信号或FPGA输出信号的直观显示，所述的直观显示信号通过国际标准测试协议端口传递。其中，配置测试板还包括第一下载接口和第二下载接口，第一下载接口和第二下载接口符合国际标准测试协议，在调试验证EDA代码时，由EDA开发支持板供电，第一下载接口只与被测FPGA形成国际标准测试协议链，直接将EDA代码配置文件下载到FPGA中， 掉电即失；第二下载接口与被测FPGA、配置存储器阵列中存储器芯片组成一个国际标准测试协议链，将EDA代码配置文件下载到配置存储器阵列中，掉电不易失，当配置测试板脱离 EDA开发支持板，在测试系统上测试FPGA时，由测试系统供电，数据通过国际标准测试协议链从配置存储器芯片下载到FPGA中。其中，配置测试板还包括与测试系统的母板连接的地址信息系统GIS连接器，其将测试系统的电源、数字信号引到配置测试板上，通过PCB布线连接到板上各器件。其中，所述EDA开发支持板与配置测试板一侧边相连，EDA开发支持板将对FPGA可编程逻辑资源进行编程设计后生成的EDA代码配置文件通过国际标准测试协议接口下载到配置测试板中的配置存储器中，为配置测试板提供电源、时钟输入信号、配置控制信号， 支持配置测试板的配置存储器程序下载；配置测试板在完成EDA代码配置文件下载后，与 EDA开发支持板脱离，直接安装在测试系统上，由测试系统给子板供电，由测试向量通过测试通道驱动FPGA器件进行实时配置，并检测FPGA的输出是否符合预期值。本实用新型由于适配器上集中了很多配置存储器，重配置速度快、效率高，大大缩短了 FPGA的测试时间，自动配置也节省了人力成本。同时本实用新型通过接口 Jl、J2，突破了测试系统与FPGA开发环境不兼容导致不能配置的难题，可在测试系统上实现FPGA的测试前配置，并且是多重的实时配置，通过拓展可以灵活增加FPGA的测试项目和配置存储器的个数，可以对FPGA进行更全面的测试。本实用新型在大规模集成电路测试系统V93000上实现了 SRAM型现场可编程门阵列FPGA(Field Programmable Gate Array)在线多重实时重配置的适配器设计。通过对 FPGA测试适配器的改进解决了测试系统上FPGA的多重实时重配置问题，也大大减少了配
5置时间、测试时间，提高测试效率。 [
]图1为本实用新型的基于测试系统的FPGA多重实时重配置适配器功能模块框图。 [具体实施方式
]为更进一步阐述本发明为达成预定目的所采取的技术手段及功效，
以下结合附图及较佳实施例，对依据本实用新型提出的基于测试系统的FPGA多重实时重配置适配器，其具体实施方式
、结构、特征及其功效，说明如后。本实用新型提供的基于测试系统的FPGA多重实时重配置适配器包括 EDA (Electronic Design Automation，电子设计自动化)开发支持板100和配置测试板200 两部分。EDA开发支持板100的主要功能将对FPGA可编程逻辑资源进行逻辑功能编程设计后，生成的EDA代码(配置文件)从微机通过JTAG接口(Joint Test Action Group ；联合测试行动小组，是一种国际标准测试协议)下载到配置测试板中的配置存储器中时，EDA 开发支持板100与配置测试板200 —侧边相连，为配置测试板提供电源、时钟输入信号、配置控制信号、FPGA输出信号观测指示等，支持配置测试板200的配置存储器程序下载。配置测试板200的主要功能完成EDA代码下载后，与EDA开发支持板100脱离，直接安装在测试系统上，由测试系统给子板供电，由测试向量通过测试通道驱动FPGA器件进行实时配置，并检测FPGA的输出是否符合预期值。整体结构如图1所示。EDA开发支持板100包括电源信号单元101、复位信号按键102、重配置信号按键 103、独立时钟信号模块104、调试扩展单元106和配置存储器切换单元105以及多个国际标准测试协议端口。配置测试板200包括GIS (Geographic Information System地址信息系统)连接器201、配置存储器阵列202、多路选择器阵列203和FPGA插座204以及与EDA开发支持板100相配合的国际标准测试协议端口。其中配置存储器阵列202连接于多路选择器阵列203和FPGA插座204之间。符合国际标准测试协议端口的Jl、J2下载接口。配置存储器阵列202包括多组存储器，用于存储配置文件。其中EDA开发支持板100外接5V/3A的直流电源，接入电源信号单元101，通过电压转换模块(图未示)产生需要的电压，有FPGA的工作核电压VCCINT、I0端口电压VCC0、 配置端口电压VCCAUX、多路选择器工作电压、配置ROM工作电压，相同的电压可以使用同一个源，电源信号数量根据不同型号的FPGA、配置存储器而不同，转换后的电源信号通过国际标准测试协议端口 JP4端传递到国际标准测试协议端口 JPl端，最后送到配置测试板 200上的各个器件；复位信号(Reset)按键102，为FPGA工作提供复位信号；重配置信号 (ReConfig)按键103，手动控制FPGA重新配置；独立时钟信号单元104 (方波)为FPGA工作提供全局时钟信号；调试扩展单元105包括部分上拉电阻网(图未示)及发光二极管LED 指示灯(图未示)等，用于在适配器调试或EDA代码验证时，给FPGA输入信号或FPGA输出信号的直观显示，通过国际标准测试协议端口 JP5、JP3接口传递信号；配置存储器切换单元105是1个4位拨码开关，用于在调试EDA代码、下载EDA代码到配置存储器时手动或自动选择配置测试板上的配置存储器芯片，分别是信号0ΕΒ、0ΕΑ、Sl和S0，4位信号通过拨码开关设置，通过国际标准测试协议端口 JP6、JP2接口传递到配置测试板200的多路选择器阵列203，OEB为高且OEA为低时，配置存储器阵列202中其中一组中的芯片工作，OEB为低且OEA为高时，配置存储器阵列202中的另一组中的芯片工作，S1、S0可在各配置芯片组内完成4片配置存储器的切换。配置测试板200中的GIS连接器201与测试系统的母板连接，将测试系统的电源、 数字信号引到配置测试板上，通过PCB布线连接到板上各器件。下载接口 Jl接口、J2接口， 在调试验证EDA代码时，由EDA开发支持板100供电，下载Jl接口只与被测FPGA形成JTAG 链，直接将EDA代码下载到FPGA中，掉电即失；下载J2接口与被测FPGA、配置存储器阵列 202中芯片组成一个JTAG链，可将EDA代码下载到配置存储器阵列202中，掉电不易失，当配置测试板脱离EDA开发支持板100，在测试系统上测试FPGA时，由测试系统供电，数据通过JTAG链从配置芯片下载到FPGA中。多路选择器阵列203包括MUXO、MUXl、MUX2、MUX3、 MUX4、MUX5、MUX6、MUX7、MUX8、MUX9共10个双4路选择器，配置存储器阵列202包括R0M0、 ROMl、R0M2、R0M3、R0M4、R0M5、R0M6、R0M7 共 8 个 XCFxxS 配置存储器，配置时有 TDO、TDI、 TMS、TCK、/CEO、DO、CLK、/CF、OE/RESET、/CE共10路信号，每个双4路选择器可实现4片配置存储器的2路信号的选择，故每5片双4路选择器可实现4片配置存储器的切换，8片配置存储器需要10片双4路选择器进行实时重配置切换。重配置信号及复位信号通过测试系统的普通数字通道施加，实现电路的重配置及复位。本图为8片配置芯片的典型示范，如果要增加FPGA测试项目后，需要更多的配置存储器，可通过扩展多路选择器阵列的个数及配置芯片切换控制信号的个数实现。本实用新型在测试系统上实现了 FPGA多重实时重配置适配器的设计，由于适配器上集中了很多配置存储器，重配置速度快、效率高，大大缩短了 FPGA的测试时间，自动配置也节省了人力成本。本实用新型的新颖性在于它突破了测试系统与FPGA开发环境不兼容导致不能配置的难题，可在测试系统上实现FPGA的测试前配置，并且是多重的实时配置，通过拓展可以灵活增加FPGA的测试项目和配置存储器的个数，可以对FPGA进行更全面的测试。在此说明书中，本发明已参照其特定的实施例作了描述，但是，很显然仍可以做出各种修改和变换而不背离本发明的精神和范围。因此，本发明的说明书和附图被认为是说明性的而非限制性的。
权利要求1.一种基于测试系统的现场可编程门阵列FPGA多重实时重配置适配器，其特征在于， 包括电子设计自动化EDA开发支持板和与所测FPGA相配合的配置测试板两部分，EDA开发支持板根据所测FPGA可编程逻辑资源进行编程设计生成EDA代码配置文件，其包括配置存储器切换单元；配置测试板包括配置存储器阵列、多路选择器阵列和供所测FPGA连接的FPGA插座；其中配置存储器阵列由多组存储器构成，其存储EDA开发支持板生成的EDA 代码配置文件；配置存储器阵列连接于多路选择器阵列和FPGA插座之间；配置存储器切换单元在调试EDA代码配置文件、下载EDA代码配置文件到配置测试板的配置存储器时，通过国际标准测试协议端口传递切换信号到配置测试板的多路选择器阵列，多路选择器阵列根据切换信号选择配置测试板上的配置存储器组工作。
2.如权利要求1所述的基于测试系统的现场可编程门阵列FPGA多重实时重配置适配器，其特征在于，所述的EDA开发支持板的配置存储器切换单元一个为四位拨码开关，该四位拨码分别是信号OEB、OEA、Sl和S0，四位拨码信号通过国际标准测试协议端口传递到配置测试板的多路选择器阵列，由多路选择器阵列控制配置存储器阵列的存储器组工作，当 OEB为高且OEA为低时，配置存储器阵列中其中一组中的存储器芯片工作，OEB为低且OEA 为高时，配置存储器阵列中的另一组中的存储器芯片工作，S1、S0可在各配置存储器芯片组内完成四片配置存储器的切换。
3.如权利要求1所述的基于测试系统的现场可编程门阵列FPGA多重实时重配置适配器，其特征在于，EDA开发支持板还包括电源信号单元、复位信号按键、重配置信号按键、独立时钟信号模块，其中接入电源信号单元通过电压转换模块产生配置测试板需要的电压， 转换后的电源信号通过国际标准测试协议端口送到配置测试板上的各个器件；复位信号按键为FPGA工作提供复位信号；通过重配置信号按键控制FPGA重新配置；独立时钟信号单元为所测的FPGA工作提供全局时钟信号。
4.如权利要求3所述的基于测试系统的现场可编程门阵列FPGA多重实时重配置适配器，其特征在于，多路选择器阵列包括十个双四路选择器，配置存储器阵列包括八个XCFxxS 配置存储器，配置时有 TDO、TDI、TMS、TCK、/CEO, DO、CLK、/CF, OE/RESET、/CE 共十路信号， 每个双四路选择器可实现四片配置存储器的两路信号的选择，每5片双四路选择器实现4 片配置存储器的切换重配置信号及复位信号通过测试系统的普通数字通道施加，实现电路的重配置及复位。
5.如权利要求4所述的基于测试系统的现场可编程门阵列FPGA多重实时重配置适配器，其特征在于，所述电源信号单元通过电压转换模块产生需要的电压有FPGA的工作核电压VCCINT、IO端口电压VCC0、配置端口压VCCAUX、多路选择器工作电压、配置存储器工作电压，相同的电压使用同一个源。
6.如权利要求5所述的基于测试系统的现场可编程门阵列FPGA多重实时重配置适配器，其特征在于，EDA开发支持板外接5V/3A的直流电源。
7.如权利要求5所述的基于测试系统的现场可编程门阵列FPGA多重实时重配置适配器，其特征在于，EDA开发支持板还包括调试扩展单元，其包括部分上拉电阻网及发光二极管指示灯，用于在适配器调试或EDA代码配置文件验证时，给FPGA输入信号或FPGA输出信号的直观显示，所述的直观显示信号通过国际标准测试协议端口传递。
8.如权利要求1所述的基于测试系统的现场可编程门阵列FPGA多重实时重配置适配器，其特征在于，配置测试板还包括第一下载接口和第二下载接口，第一下载接口和第二下载接口符合国际标准测试协议，在调试验证EDA代码时，由EDA开发支持板供电，第一下载接口只与被测FPGA形成国际标准测试协议链，直接将EDA代码配置文件下载到FPGA中， 掉电即失；第二下载接口与被测FPGA、配置存储器阵列中存储器芯片组成一个国际标准测试协议链，将EDA代码配置文件下载到配置存储器阵列中，掉电不易失，当配置测试板脱离 EDA开发支持板，在测试系统上测试FPGA时，由测试系统供电，数据通过国际标准测试协议链从配置存储器芯片下载到FPGA中。
9.如权利要求8所述的基于测试系统的现场可编程门阵列FPGA多重实时重配置适配器，其特征在于，配置测试板还包括与测试系统的母板连接的地址信息系统GIS连接器，其将测试系统的电源、数字信号引到配置测试板上，通过PCB布线连接到板上各器件。
10.如权利要求1-8中任一项所述的基于测试系统的现场可编程门阵列FPGA多重实时重配置适配器，其特征在于，所述EDA开发支持板与配置测试板一侧边相连，EDA开发支持板将对FPGA可编程逻辑资源进行编程设计后生成的EDA代码配置文件通过国际标准测试协议接口下载到配置测试板中的配置存储器中，为配置测试板提供电源、时钟输入信号、配置控制信号，支持配置测试板的配置存储器程序下载；配置测试板在完成EDA代码配置文件下载后，与EDA开发支持板脱离，直接安装在测试系统上，由测试系统给子板供电，由测试向量通过测试通道驱动FPGA器件进行实时配置，并检测FPGA的输出是否符合预期值。
专利摘要本实用新型提供的基于测试系统的FPGA多重实时重配置适配器，包括电子设计自动化EDA开发支持板和与所测FPGA相配合的配置测试板两部分，EDA开发支持板根据所测FPGA可编程逻辑资源进行编程设计生成EDA代码配置文件，其包括配置存储器切换单元；配置测试板包括配置存储器阵列、多路选择器阵列和供所测FPGA连接的FPGA插座；其中配置存储器阵列由多组存储器构成，其存储EDA开发支持板生成的EDA代码配置文件；配置存储器阵列连接于多路选择器阵列和FPGA插座之间；配置存储器切换单元在调试EDA代码配置文件、下载EDA代码配置文件到配置测试板的配置存储器时，通过国际标准测试协议端口传递切换信号到配置测试板的多路选择器阵列，多路选择器阵列根据切换信号选择配置测试板上的配置存储器组工作。
文档编号G01R31/3185GK202189124SQ20112026039
公开日2012年4月11日 申请日期2011年7月22日 优先权日2011年7月22日
发明者石雪梅, 顾颖 申请人:航天科工防御技术研究试验中心