专利名称：一种多路开关量信号跳变检测与精确计时系统的制作方法
技术领域：
本发明属于数据采集领域，具体涉及一种多路开关量信号跳变检测与精确计时系统。
背景技术：
在现代工业生产和科学研究过程中，常常需要检测在生产和研究过程中开关量信号变化，然后根据各个开关量信号变化关系(常常是时间关系)，判定生产过程或科学研究过程中影响因素、异常因素等信息。目前市面的一些数据采集卡可以实现基本的开关量信号测量需求，但在开关量信号跳变计时方面没有专门的应用。特别是在现代工业生产中或科学研究过程中，需要同时记录多路(多达几十路甚至上百路)的开关量信号，并要求开关量信号与后端处理电路完全隔离时，目前未见有解决方案。
发明内容
为了解决多路开关量信号跳变检测与计时问题，本发明旨在提供一种多路开关量信号跳变检测与精确计时系统。为实现上述发明目的，本发明所采用的技术方案是:
本发明的多路开关量信号跳变检测与精确计时系统，包括通过PCI接口或PC104P1US接口与计算机连接的至少一块多路开关量信号跳变检测与精确计时板卡，所述至少一块多路开关量信号跳变检测与精确计时板卡包括顺序连接的信号调理电路、信号隔离电路、信号采集模块、信号检测模块和PCI协议实现电路。优选的，所述信号调理电路与信号输入端口连接。进一步的，所述信号调理电路采用RC低通滤波电路和稳压电路组成，具有过流保护、浪涌保护、对输入信号滤波去毛刺干扰、调整信号幅度满足后端电路处理等功能。优选的，所述信号隔离电路包括光耦隔离器件，用于完全隔离输入信号和后端信号采集电路，其响应速度快，可以确保输入信号的保真度。进一步的，在信号的采集速度在40kHz的情况下，选择带宽在IMHz以上的光耦器件，对信号的延时在IOus以下。优选的，所述信号采集模块中包含的采集电路可采用专用芯片实现，也可选择用FPGA的IP核等方式实现，且在采集后先对光耦输出的信号进行缓冲。进一步的，在选择处理器实现方式中，可以选择DSP作为主处理器，也可
以选择FPGA作为主处理芯片，且在FPGA内实现与PCI协议实现电路的无缝接口，实现中信号的采集利用FPGA的通用I/O 口以并行方式进行，并将采集到的信号缓存入FPGA内部所设计的FIFO模块。优选的，所 述PCI协议实现电路可以采用专用芯片实现，也可以利用FPGA的IP核实现，PC104Plus接口也选择PCI协议进行通信。相对于现有技术，本发明的多路开关量信号跳变检测与精确计时系统，具有以下有益的技术效果:
1.本发明提出一种多路开关量信号跳变检测与精确计时板卡，该板卡可采用PCI接口与现有的计算机构成多达上百路的开关量信号跳变检测与精确计时系统，也可采用PC104P1US接口与单板计算机共同构成便携式多路开关量信号跳变检测与精确计时系统，该系统最多可以同时4块板卡同时工作，合计可以同时采集上百路开关量信号。2.实现多路开关信号的并行采集与跳变检测功能，并且对检测到的跳变信息进行精确计时，可用于工业生产或科学研究中影响因素与异常因素分析。3.该板卡支持PCI接口和PC104Plus接口两种模式，其中采用PC104Plus接口模式可以和单板机配合构成便携式的多路开关信号跳变检测与计时系统。4.具有多块板卡协同工作能力，用于超过单板32路开关信号检测的领域。其中采用PC104P1US接口便携模式下，最多可扩展到4块共128路开关信号的实时检测。而采用PCI接口的板卡一般来说仅受PCI机主板可用的PCI插槽限制。5.该计时系统的计时精度可达0.025ms。
图1为本发明 的一种多路开关量信号跳变检测与精确计时系统的系统设计方案示意图。图2为本发明的一种多路开关量信号跳变检测与精确计时系统的单板硬件原理框图。
具体实施例方式以下结合附图详细描述本发明的多路开关量信号跳变检测与精确计时系统的体系结构，但不构成对本发明的限制。本发明的一种系统设计方案:根据开关量跳变检测和精确计时的需求，可以采用如图1所示的设计方案:单块多路开关量信号跳变检测与精确计时板卡可以根据板卡的设计面积进行采集开关量信号的路数确定，根据PCI长卡规范和PC104P1US接口板卡便携式要求，一般选择32路开关量信号进行并行处理。若需要同时进行上百路开关量信号的跳变检测和精确计时，可以采用多块板卡协同工作的模式进行系统扩展。一般来说，在采用PCI接口的多路开关信号跳变检测与计时系统中，可协同工作的板卡数目主要受其载体计算机主板PCI插槽数限制，而采用PC104P1US接口的便携式多路开关量信号跳变检测与精确计时系统中，受PC104P1US接口限制，最多只能堆叠4块板卡，即可以实现128路开关量信号跳变检测与精确计时处理。1.信号调理电路
本系统要求实现对开关量信号的正确检测，同时要求输入信号耐压达到45V,为使输入信号适合信号隔离模块的输入，必须对输入信号进行调理，使其满足隔离电路使用的TTL电平。
为消除输入信号的高频抖动，系统采用数字滤波和模拟滤波两种方式进行去抖动，在信号调理模块主要采用RC低通滤波电路来实现。因此本系统中的信号调理电路采用RC低通滤波电路和稳压电路组成，具有过流保护、浪涌保护、对输入信号滤波去毛刺干扰、调整信号幅度满足后端电路处理等功能。2.信号隔离电路
为保护后端电路以及整个系统，要求前端电路(输入信号)与后端处理电路进行隔离，因此在前端信号调理的基础上，采用隔离模块实现前后端的隔离。由于系统输入信号为开关量信号，经调理后可看作数字信号，对数字信号的隔离可采用业界常用的光耦隔离器件实现。光耦器件选择时应考虑其隔离度、输入阻抗、响应速度和带宽等性能指标，假设信号的采集速度在40kHz，则可以选择带宽在IMHz以上的光耦器件，另外对信号的延时应在IOus以下。3.信号采集模块
本系统单板主要实现对32路开关量信号的采集和处理。本系统设计中首先对光耦输出的信号进行缓冲，然后再进行采集。采集电路可采用专用芯片实现，也可选择FPGA的IP核等方式实现。在选择处理器实现方式中，可以选择DSP作为主处理器，也可以选择FPGA作为主处理芯片。FPGA由于FPGA能提供众多的IO管脚，同时FGPA具有功能定制的优势及强大的并行处理能力，因此成为多路信号处理的优选方案。4.信号检测模块
本系统单板需实现32路信号的采集和跳变检测，如上述信号采集若采用FPGA实现，从系统的集成度考虑，信号的检测也将由FPGA实现。从图2的系统结构框图可知，本系统的信号采集和检测模块的前端为光耦
隔离阵列的输出，后端为PCI协议实现电路。在使用FPGA实现信号采集和检测方案下，要求在FPGA内部实现信号的采集、缓存、滤波和检测等功能，同时要求在FPGA内实现与PCI协议实现电路的无缝接口。实现中信号的采集利用FPGA的通用I/O 口以并行方式进行，并将采集到的信号缓存入FPGA内部所设计的FIFO模块。信号滤波按照所设计的状态机对所有32路信号并行进行，采用平滑滤波技术实现对干扰的消除。FPGA内部同时设计计时模块，对各路信号的状态切换(跳变)进行精确计时，总体实现开关量信号的跳变检测与精确计时功能。同时，当发生信号跳变事件时，需实时通知主机系统，主要采用硬件中断的方式处理。5.PCI协议实现电路
该板卡可以采用专用芯片实现PCI协议通信，也可以利用FPGA的IP核等方式实现PCI协议通信，其中PC104Plus接口也选择PCI协议进行通信。结合图2的本系统的硬件结构框图所示，本系统所设计的PCI或PC104Plus 板卡将实现对跳变信号的正确检测，并消除信号跳变所产生的抖动对检测结果的影响。前端电路包括信号调理电路和信号隔离电路，其中信号转换电路将输入信号转换为TTL电平，并同时对信 号进行简单滤波，电路实现时采用稳压二级管加RC电路实现。信号隔离电路实现输入信号和后续的信号处理电路的隔离，采用光耦隔离器件实现。总线缓冲电路对光耦的输出信号进行缓冲，同时实现5V电平逻辑到3.3电平逻辑的转换。
FPGA作为系统的核心处理模块，提供总线缓冲器的接口实现信号采集，然后对采集后的信号进行缓存和检测，FPGA同时需实现与PCI总线接口的无缝对接，以实现将检测结果发送给上位机。为完成本系统任务，FPGA还需实现主控模块、内部FIFO模块、计时模块、测试模块和I2C模块等。系统中的FLASH用来实现对FPGA的代码加载。电源管理模块负责产生板卡所需的各级电源，时钟模块为系统提供时钟信号。同时单板也支持外部时钟输入接口，以便于协调多块板卡工作。本发明的一种系统的软件软件系统总体设计方案:
测试系统的软件设计以模块化设计为基础，分为板卡信号跳变检测与精确计时程序、板卡驱动程序、测试软件程序这三个组成部分，三者之间协同工作。板卡采集32路开关信号后，进行跳变状态判决，然后将处理结果通知驱动程序。驱动程序监视板卡信息，并实时的通知测试程序。测试程序检测驱动的通知，读取跳变信号记录和计时信息。因此，软件的总体设计过程可划分为信号跳变检测与精确计时程序设计、板卡驱动程序设计、测试程序设计三个部分。注意:系统支持多板卡协同工作方式，可以同时对上百路开关信号进行检测。1.信号跳变检测与精确计时方案:
32路开关量信号经I/O接口输入，FPGA进行数字信号采集。每路开关量信号采集后进行跳变判决。如果有跳变发生，将存储跳变信息并向驱动发送中断。系统同时通过PCI总线协议与主机进行命令和信息交互，系统实时监听主机的命令。系统监听的主机命令如下:
1)停止采集命令，将使板卡停止采集工作；
2)系统参数配置命令， 用于配置系统工作的参数，如有效信号宽度等； 3)启动开关量采集命令，即使板卡进入需求的工作状态。系统若采用40KHz进行采样，计时精度达到0.025ms。2.板卡驱动设计方案:
板卡的Windows驱动程序将基于WDM模型进行开发，实现对板卡的加载、初始化、板卡的控制、中断响应、数据获取等功能。驱动主要实现的是PCI总线通信。驱动工作后，检测板卡中断，如果有板卡中断发生时，读取数据，并采用中断方式通知上层测试程序。3.测试软件设计方案:
上层应用程序主要有以下功能:
I)枚举板卡功能，当系统中有多块板卡协同工作时，该应用程序需要对板卡进行枚举，获取所有板卡的操作句柄。2)板卡配置功能，用于配置板卡的工作条件，如有效信号的宽度等。3)启动板卡跳变检测功能，并实时获取板卡检测到的跳变信息，并显示于软件界面上。4)停止板卡检测的功能。上述实施例只是为了说明本发明的技术构思及特点，其目的是在于让本领域内的普通技术人员能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡是根据本发明内容的实质所作出的等效的变化或修饰，都应涵盖在本发明的保护范围内。
权利要求
1.一种多路开关量信号跳变检测与精确计时系统，其特征在于，包括通过PCI接口或PC104P1US接口与计算机连接的至少一块多路开关量信号跳变检测与精确计时板卡，所述至少一块多路开关量信号跳变检测与精确计时板卡包括顺序连接的信号调理电路、信号隔离电路、信号采集模块、信号检测模块和PCI协议实现电路。
2.根据权利要求1所述的多路开关量信号跳变检测与精确计时系统，其特征在于，所述信号调理电路与信号输入端口连接，信号调理电路采用RC低通滤波电路和稳压电路组成。
3.根据权利要求1所述的多路开关量信号跳变检测与精确计时系统，其特征在于，所述信号隔离电路包括光耦隔离器件，用于隔离输入信号和后端信号采集电路。
4.根据权利要求3所述的多路开关量信号跳变检测与精确计时系统，其 特征在于，在信号的采 集速度在40kHz的情况下，选择带宽在IMHz以上的光耦器件，对信号的延时在IOus以下。
5.根据权利要求1所述的多路开关量信号跳变检测与精确计时系统，其特征在于，所述信号采集模块中包含的采集电路可采用专用芯片实现，也可选择用FPGA的IP核实现，且在采集后先对光耦输出的信号进行缓冲。
6.根据权利要求5所述的多路开关量信号跳变检测与精确计时系统，其特征在于，在选择专用芯片实现方式中，可以选择DSP作为主处理器，也可以选择FPGA作为主处理芯片，且在FPGA内实现与PCI协议实现电路的无缝接口，实现中信号的采集利用FPGA的通用I/O 口以并行方式进行，并将采集到的信号缓存入FPGA内部所设计的FIFO模块。
7.根据权利要求1所述的多路开关量信号跳变检测与精确计时系统，其特征在于，所述PCI协议实现电路可以采用专用芯片实现，也可以采用FPGA的IP核实现，PC104P1US接口选择PCI协议进行通信。
全文摘要
本发明提出了一种多路开关量信号跳变检测与精确计时系统，包括通过PCI接口或PC104Plus接口与计算机连接的至少一块多路开关量信号跳变检测与精确计时板卡，所述至少一块多路开关量信号跳变检测与精确计时板卡包括顺序连接的信号调理电路、信号隔离电路、信号采集模块、信号检测模块和PCI协议实现电路。本发明的多路开关量信号跳变检测与精确计时系统，可用于工业生产或科学研究中影响因素与异常因素分析，实现多路开关信号的并行采集与跳变检测功能，并且对检测到的跳变信息进行精确计时；具有多块板卡协同工作能力，用于超过单板32路开关信号检测的领域，计时精度可达0.025ms。
文档编号G01R31/00GK103235205SQ20121029494
公开日2013年8月7日 申请日期2012年8月20日 优先权日2012年8月20日
发明者胡剑凌, 曹洪龙, 徐昕 申请人:苏州大学