基于cpld与51单片机的数字频率计系统的制作方法
【专利摘要】一种基于CPLD与51单片机的数字频率计系统，其由STC89LE52单片机，MAX—II—EPM570一CPLD及数字频率计前级电路组成，数字频率计前级电路包括信号调理电路及边沿选择电路；信号调理电路依次由缓冲器、放大器及电压比较器组成。本实用新型基于CPLD与51单片机，具有成本低、体积小、测量功能齐备、测量范围宽、精度高、操作简便优点。
【专利说明】基于CPLD与51单片机的数字频率计系统
【技术领域】
[0001]本实用新型涉及一种数字频率计系统，具体涉及一种基于CPLD与51单片机的数字频率计系统。
【背景技术】
[0002]数字频率计是计算机、通信设备等科研生产领域不可缺少的测量设备。目前市场上的数字频率计产品比较多，但均存在一定的不足:测量功能齐全、精度高的测量设备价格昂贵且体积较大；价格便宜的其测量功能、测量精度又不令人满意。
[0003]数字式测频的方法比较多，如直接法、直接与间接测量结合法、锁相法等等。前2种测量方法均是基于主闸门与计数器的结构来实现测量的，它们在一定程度上存在着不足。例如直接测量法，虽然其结构简单，但是由于计数器存在±1的量化误差，从而使测量精度受到很大影响，有时甚至会造成100%的误差。直接与间接测量结合法虽然在测量精度上比直接法有所改善，但是从根本上来说没有解决量化误差的问题，且结构也更为繁琐。为了克服上述问题，设计的数字频率计采用多周期同步测量法进行等精度测频、测周期、测脉宽和占空比，它从根本上消除了计数器量化误差，极大提高了测量精度。
【发明内容】
[0004]本实用新型提供一种基于CPLD与51单片机的数字频率计系统，其基于CPLD与51单片机，具有成本低、体积小、测量功能齐备、测量范围宽、精度高、操作简便优点。
[0005]本实用新型的技术解决方案是:
[0006]一种基于CPLD与51单片机的数字频率计系统，其由STC89LE52单片机，MAX—II—EPM570 一 CPLD及数字频率计前级电路组成，其特征在于:所述数字频率计前级电路包括信号调理电路及边沿选择电路；所述信号调理电路依次由缓冲器、放大器及电压比较器组成。
[0007]上述边沿选择电路采用数字式微分电路，通过此微分电路，并根据测量项目的选择，电路将会提取到待测信号的上升沿脉冲和下降沿脉冲。
[0008]上述CPLD内部功能电路是数字频率计测量的核心电路，它通过与单片机进行功能选择控制及数据的交互，实现了对频率、周期的测量。
[0009]上述CPLD通过JTAG进行硬件程序的下载和调试；所述单片机是通过RS232串口进行程序的下载和调试。
[0010]本实用新型的优点在于:基于CPLD与51单片机，具有成本低、体积小、测量功能齐备、测量范围宽、精度高、操作简便优点。
【专利附图】
【附图说明】
[0011]图1为本实用新型结构示意框图。【具体实施方式】
[0012]参见图1，一种基于CPLD与51单片机的数字频率计系统，其由STC89LE52单片机，MAX—II—EPM570 一 CPLD及数字频率计前级电路组成，所述数字频率计前级电路包括信号调理电路及边沿选择电路；所述信号调理电路依次由缓冲器、放大器及电压比较器组成。
[0013]边沿选择电路采用数字式微分电路，通过此微分电路，并根据测量项目的选择，电路将会提取到待测信号的上升沿脉冲和下降沿脉冲。
[0014]CPLD内部功能电路是数字频率计测量的核心电路，它通过与单片机进行功能选择控制及数据的交互，实现了对频率、周期的测量。
[0015]CPLD通过JTAG进行硬件程序的下载和调试；所述单片机是通过RS232串口进行程序的下载和调试。
[0016]硬件核心部件采用STC89LE52单片机及MAX— II一EPM570 — CPLD,数字频率计前级电路由信号调理电路及边沿选择电路组成，信号调理电路依次由缓冲器、放大器及电压比较器组成。待测信号经过信号调理电路后将被整形成同频率的TTL信号。整形后的7r IIL信号再经过A、B两个通道分别进入到CPLD中的边沿选择电路。边沿选择电路采用数字式微分电路，通过此微分电路，并根据测量项目的选择，电路将会提取到待测信号的上升沿脉冲和下降沿脉冲。
[0017]CPLD内部功能电路是数字频率计测量的核心电路。通过与单片机进行功能选择控制及数据的交互，实现了对频率、周期等的测量。功能性指示灯、数码管显示电路和按键接口为用户提供了人机交互通道。用户通过该通道完成测量项目选择，闸门时间选择等命令的输入，并能查看例如当前测量项目、闸门时间及测量结果等相关信息。CPLD通过JTAG进行硬件程序的下载和调试。同样，单片机是通过RS232串口进行程序的下载和调试的。
[0018]CPLD数字电路设计
[0019]数字电路CPLD采用Verilog HDL硬件描述语言进行设计。所设计的电路可以直接在CPLD上实现，编程调试方便。包括:
[0020]I)数字微分电路；
[0021]2)闸门时间选择计数器及其指示驱动电路；
[0022]3)闸门灯驱动电路；
[0023]4)按键接口电路；
[0024]5)通道条件输入接口电路；
[0025]6)时间计数器与事件计数器及其与单片机的
[0026]接口逻辑；
[0027]7)数码管显示驱动；
[0028]8)单/双通道选择逻辑；
[0029]9) I MHz时标信号及I Hz脉冲发生器。
[0030]在设计CPLD与单片机的通信接口时，由于考虑到单片机控制信号较多，与CPLD数据通信频繁，又由于单片机I / O较少，所以单片机与CPLD的通信采取总线方式。
【权利要求】
1.一种基于CPLD与51单片机的数字频率计系统，其由STC89LE52单片机，MAX— II一EPM570 一 CPLD及数字频率计前级电路组成，其特征在于:所述数字频率计前级电路包括信号调理电路及边沿选择电路；所述信号调理电路依次由缓冲器、放大器及电压比较器组成。
2.根据权利要求1所述基于CPLD与51单片机的数字频率计系统，其特征在于:所述边沿选择电路采用数字式微分电路，通过此微分电路，并根据测量项目的选择，电路将会提取到待测信号的上升沿脉冲和下降沿脉冲。
3.根据权利要求1或2所述基于CPLD与51单片机的数字频率计系统，其特征在于:所述CPLD内部功能电路是数字频率计测量的核心电路，它通过与单片机进行功能选择控制及数据的交互，实现了对频率、周期的测量。
4.根据权利要求3所述基于CPLD与51单片机的数字频率计系统，其特征在于:所述CPLD通过JTAG进行硬件程序的下载和调试；所述单片机是通过RS232串口进行程序的下载和调试。
【文档编号】G01R23/02GK203587691SQ201320667317
【公开日】2014年5月7日 申请日期:2013年10月28日 优先权日:2013年10月28日
【发明者】王耀斌 申请人:陕西高新实业有限公司