一种非线性网络导纳测试仪的制作方法
【专利摘要】本实用新型涉及一种非线性网络导纳测试仪，系统激励端通过DDS信号生成模块实现DDS信号输出，经信号调理模块进行功率放大后，作为无源非线性端口网络的激励信号。将激励产生的电流信号经I/U变换模块转换后得到相应的激励电流信号，分别送入第一有效值检波器和整形模块，最后由第一ADC12采集模块采集检波后的信号幅度；将激励产生的电压信号送入第二有效值检波器，最后由第二ADC12采集模块采集检波后的信号幅度，从而得到非线性端口网络的导纳值数据。系统运行过程中利用FPGA相位差计数模块测量整形后电压信号的相位差，以得到非线性端口网络的导纳角数据，并通过液晶显示模块显示无源非线性端口网络的导纳值与导纳角。
【专利说明】一种非线性网络导纳测试仪
【技术领域】
[0001]本实用新型涉及一种网络导纳测试仪，尤其涉及一种非线性网络导纳测试仪。
【背景技术】
[0002]科学技术发展促使高技术产业迅速崛起，创造了极高的商业价值和巨大的经济效益，产品中的科技含量越来越高。各种鉴别和测试用的科学仪器，也是保障国家持续发展的先决条件之一。目前，市场还是较少存在针对无源非线性端口网络的导纳测量的电子测量仪器，而针对无源非线性端口网络的导纳测量的电子测量仪器在医学应用上对于细胞的膜电容和膜电阻的测量有较大的实际应用前景。测量无源非线性端口网络中的导纳值在医学、生物学、工学各个领域都不可被忽视，占据了重要的研究地位。在工程应用方面，对于测量分析一个无源非线性端口网络的导纳值、导纳角，可将复杂的端口网络进行建模，对研究复杂端口网络起到了深远的意义。在实际生产和科研中，测量无源非线性端口网络中的导纳值也可提升生产效率，降低生产成本，促进了研究方式的灵活化，意义重大。但是目前市场上尚未见能够实现对无源非线性端口网络的导纳值进行测量的设备。
实用新型内容
[0003]本实用新型要解决的技术问题是提供一种能实现对非线性端口网络的导纳值与导纳角进行测量的非线性网络导纳测试仪。
[0004]实现本实用新型目的的技术方案是提供一种非线性网络导纳测试仪，包括I/U变换模块、第一有效值检波器、第一 ADC12采集模块、MSP430微控制器、FPGA相位差计数模块、DDS信号生成模块、信号调理模块、第二有效值检波器、第二 ADC12采集模块、液晶显示模块、RS232通信模块、逻辑功能控制按键模块、电源模块和整形模块。
[0005]I/U变换模块与第一有效值检波器电连接、第一有效值检波器与第一 ADC12米集模块电连接、第一 ADC12采集模块与MSP430微控制器电连接，第二有效值检波器与第二ADC12采集模块电连接、第二 ADC12采集模块与MSP430微控制器电连接，MSP430微控制器还与液晶显示模块、RS232通信模块、逻辑功能控制按键模块、DDS信号生成模块均电连接，DDS信号生成模块与信号调理模块电连接。I/U变换模块还与整形模块电连接，整形模块与FPGA相位差计数模块电连接。I/U变换模块还与MSP430微控制器电连接。上述各模块通过电源模块供电。
[0006]进一步的，上述的信号调理模块采用0P37减法电路和AD811功率放大电路。
[0007]更进一步的，上述的DDS信号生成模块为基于AD9850设计的直接数字频率合成器。
[0008]更进一步的，上述的第一有效值检波器和第二有效值检波器均为采用集成化有效值检波芯片AD637设计的有效值检波器电路。
[0009]进一步的，上述的FPGA相位差计数模块采用顶层化VHDL语言结构设计，包括分频模块、控制信号模块、计数模块和数据输出模块。[0010]进一步的，上述的FPGA相位差计数模块与MSP430微控制器之间的数据通信连接是通过8根I/O 口数据线和3根控制线连接，从而实现FPGA相位差计数模块通过分时复用的方式传输测量数据，分为3个字节长度。
[0011]进一步的，上述的整形模块14为采用LM339电压比较器芯片设计的整形电路。
[0012]进一步的，上述的逻辑功能控制按键模块为矩阵键盘。
[0013]本实用新型具有积极的效果:(I)本实用新型的非线性网络导纳测试仪的在功能电路上全部是电子电路技术设计，对非线性端口网络的导纳测量具有非常高的灵敏度与精确度；微控制器部分选择了低功耗的MSP430系列单片机，在系统更新换代的时候，只需要增加很少的硬件电路，甚至仅仅删改系统控制程序就能够实现。
[0014](2)本实用新型的非线性网络导纳测试仪改变了传统测量仪器的设计思路，实现了导纳测试的低功耗设计，创新了一种可在低功耗MCU和逻辑编程器FPGA之间协调工作的功能化解决方案，方便于各种复杂网络环境下导纳的测量。
[0015](3)本实用新型的非线性网络导纳测试仪具有成本低廉、精度较高、低功耗和自动化测量的功能等特点，便于实现对一无源非线性端口网络的测量，在医学及工程学方面具有较好的实践应用前景。
【专利附图】
【附图说明】
[0016]图1为本实用新型的电路结构框图。
[0017]上述附图中的标记如下:
[0018]I/U变换模块1，第一有效值检波器2，第一 ADC12采集模块3，MSP430微控制器4，FPGA相位差计数模块5，DDS信号生成模块6，信号调理模块7，第二有效值检波器8，第二ADC12采集模块9，液晶显示模块10，RS232通信模块11，逻辑功能控制按键模块12，电源模块13，整形模块14。
【具体实施方式】
[0019](实施例1)
[0020]见图1，本实施例的非线性网络导纳测试仪包括I/U变换模块1、第一有效值检波器2、第一 ADC12采集模块3、MSP430微控制器4、FPGA相位差计数模块5、DDS信号生成模块6、信号调理模块7、第二有效值检波器8、第二 ADCl2采集模块9、液晶显示模块10、RS232通信模块11、逻辑功能控制按键模块12、电源模块13和整形模块14。其中，I/U变换模块I与第一有效值检波器2电连接、第一有效值检波器2与第一 ADC12采集模块3电连接、第一 ADC12采集模块3与MSP430微控制器4电连接，第二有效值检波器8与第二 ADC12采集模块9电连接、第二 ADC12采集模块9与MSP430微控制器4电连接，MSP430微控制器4还与液晶显示模块10、RS232通信模块11、逻辑功能控制按键模块12、DDS信号生成模块6均电连接，DDS信号生成模块6与信号调理模块7电连接；I/U变换模块I还与整形模块14电连接，整形模块14与FPGA相位差计数模块5电连接；I/U变换模块I还与MSP430微控制器4电连接。所述各模块通过电源模块13供电。
[0021]所述的信号调理模块7采用0P37减法电路和AD811功率放大电路，信号通过信号调理模块7进行电流放大后，获得较大功率的激励非线性网络负载。[0022]所述的DDS信号生成模块6为基于AD9850设计的直接数字频率合成器，具有可控的数字化频率调节功能，能够实现频率步进、扫频信号输出。
[0023]所述的第一有效值检波器2和第二有效值检波器8均为采用集成化有效值检波芯片AD637设计的有效值检波器电路,可实现对任意交直流混合的正弦波、三角波、方波信号进行有效值检波，输出对应的直流电平信号。通过对AD637进行外围的补偿电路设计、滤波电容的设计，实现AD637的有效值检波器功能。
[0024]所述的整形模块14为采用LM339电压比较器芯片设计的整形电路。
[0025]所述的FPGA相位差计数模块5采用顶层化VHDL语言结构设计，包括分频模块、控制信号模块、计数模块和数据输出模块。所述的FPGA相位差计数模块5与MSP430微控制器4之间的数据通信连接是通过8根I/O 口数据线和3根控制线连接，从而实现FPGA相位差计数模块5通过分时复用的方式传输测量数据，分为3个字节长度。
[0026]所述的逻辑功能控制按键模块12为矩阵键盘。
[0027]所述的I/U变换模块I的采样电阻通过MSP430微控制器4控制实现量程档位的选择。
[0028]所述的RS232通信模块11用于与上位机的通讯测试连接。
[0029]本实施例的非线性网络导纳测试仪使用时，操作逻辑功能控制按键模块12操作，系统激励端通过DDS信号生成模块6实现DDS信号输出，经信号调理模块7进行功率放大后，作为无源非线性端口网络的激励信号。将激励产生的电流信号经I/U变换模块I转换后得到相应的激励电流信号，分别送入第一有效值检波器2和整形模块14，最后由第一 ADC12采集模块3采集检波后的信号幅度；将激励产生的电压信号送入第二有效值检波器8，最后由第二 ADC12采集模块9采集检波后的信号幅度，从而得到非线性端口网络的导纳值数据。系统运行过程中利用FPGA相位差计数模块5测量整形后电压信号的相位差，以得到非线性端口网络的导纳角数据，并通过液晶显示模块10显示无源非线性端口网络的导纳值与导纳角。本实施例的非线性网络导纳测试仪测量方便、操作简单、使用灵活，并可实现无源非线性端口网络的幅频特性曲线和相频特性曲线的测量与绘制。
[0030]本实施例的非线性网络导纳测试仪的主要技术指标为:
[0031](I)模拟频带宽度(TlMHz ；
[0032](2)最高实时采样率 lMsps/12Bits ；
[0033](3)取样缓冲器深度:4096点；
[0034](4)扫频步进带宽:100Hz?2MHz ；
[0035](5) ADC 采样范围:0V?3.3V ；
[0036](6)输入阻抗:>500kΩ 最高输入电压:20Vpp ;
[0037](7)具有IOOHz?IMHz范围的DDS (直接数字频合成)信号生成能力；
[0038](8)可自动计算测量导纳值、导纳角、阻抗值、阻抗角、幅频特性衰减点、相频特性衰减点等6种参量；
[0039](9)具有手动的按键校准功能，并可自动计算其出差值。
【权利要求】
1.一种非线性网络导纳测试仪，其特征在于:包括I/U变换模块(I)、第一有效值检波器(2)、第一 ADCl2采集模块(3)、MSP430微控制器(4)、FPGA相位差计数模块(5)、DDS信号生成模块(6)、信号调理模块(7)、第二有效值检波器(8)、第二 ADC12采集模块(9)、液晶显示模块(10)、RS232通信模块(11 )、逻辑功能控制按键模块(12)、电源模块(13)和整形模块(14)； I/U变换模块(I)与第一有效值检波器(2 )电连接、第一有效值检波器(2 )与第一 ADC12采集模块(3)电连接、第一 ADC12采集模块(3)与MSP430微控制器(4)电连接，第二有效值检波器(8)与第二 ADC12采集模块(9)电连接、第二 ADC12采集模块(9)与MSP430微控制器(4)电连接，MSP430微控制器(4)还与液晶显示模块(10)、RS232通信模块(11)、逻辑功能控制按键模块(12)、DDS信号生成模块(6)均电连接，DDS信号生成模块(6)与信号调理模块(7)电连接；I/U变换模块(I)还与整形模块(14)电连接，整形模块(14)与FPGA相位差计数模块(5)电连接；I/U变换模块(I)还与MSP430微控制器(4)电连接；所述各模块通过电源模块(13)供电。
2.根据权利要求1所述的非线性网络导纳测试仪，其特征在于:所述的信号调理模块(7)采用0P37减法电路和AD811功率放大电路。
3.根据权利要求2所述的非线性网络导纳测试仪，其特征在于:所述的DDS信号生成模块(6)为基于AD9850设计的直接数字频率合成器。
4.根据权利要求2所述的非线性网络导纳测试仪，其特征在于:所述的第一有效值检波器(2)和第二有效值检波器(8)均为采用集成化有效值检波芯片AD637设计的有效值检波器电路。
5.根据权利要求1所述的非线性网络导纳测试仪，其特征在于:所述的FPGA相位差计数模块(5)采用顶层化VHDL语言结构设计，包括分频模块、控制信号模块、计数模块和数据输出模块。
6.根据权利要求1所述的非线性网络导纳测试仪，其特征在于:所述的FPGA相位差计数模块(5)与MSP430微控制器(4)之间的数据通信连接是通过8根I/O 口数据线和3根控制线连接，从而实现FPGA相位差计数模块(5)通过分时复用的方式传输测量数据，分为3个字节长度。
7.根据权利要求1所述的非线性网络导纳测试仪，其特征在于:所述的整形模块14为采用LM339电压比较器芯片设计的整形电路。
8.根据权利要求1所述的非线性网络导纳测试仪，其特征在于:所述的逻辑功能控制按键模块(12)为矩阵键盘。
【文档编号】G01R27/02GK203759123SQ201420117453
【公开日】2014年8月6日 申请日期:2014年3月14日 优先权日:2014年3月14日
【发明者】潘瑜, 陆毅, 罗印升, 刘波, 沈琳, 乔晓华, 钱志文, 朱幼莲, 陆旭明, 朱小芹, 刘晓杰, 吴玉平, 张贵祥, 诸一琦, 卢丹 申请人:江苏理工学院