卫星导航源多频时延测量基带处理电路的制作方法
【专利摘要】本实用新型公开了一种卫星导航源多频时延测量基带处理电路，由差分电路1、差分电路2、差分电路3、AD转换电路、FPGA电路、DSP处理器组成；差分电路1的相应输入端分别输入卫星导航信号1和卫星导航信号2，其输出端接所述AD转换电路的相应输入端；差分电路2的相应输入端分别输入卫星导航信号3和参考信号，其输出端接AD转换电路的相应输入端；差分电路3的相应输入端接FPGA电路的相应输出端；AD转换电路的相应输入端接FPGA电路的相应输出端，其输出端接FPGA电路的相应输入端；FPGA电路与DSP处理器通过数据总线连接。它实现了一种卫星导航源多频时延测量基带处理电路，保证了多频点信号间硬件温度变化一致，可长期连续测试，获取卫星导航源多频时延的长期值和频点间相对变化值。
【专利说明】卫星导航源多频时延测量基带处理电路
【技术领域】
[0001]本实用新型涉及一种卫星导航源时延测量基带处理电路，尤其是一种卫星导航源多频时延测量基带处理电路，属于卫星导航测试【技术领域】。
【背景技术】
[0002]卫星导航源，如卫星导航载荷、卫星导航模拟器等，其硬件时延性能直接影响接收用户的定位、授时、时间同步等性能。该类设备的硬件时延均需要进行标定。
[0003]向用户提供多频点服务信号，是卫星导航系统趋势发展之一，如北斗、GPS和GALILEO系统均提供了三个频点的卫星导航信号。卫星导航模拟器作为卫星导航系统的模拟设备，也随之响应。
[0004]卫星导航源的硬件时延值与温度相关，随温度变化而变化。如何有效获取卫星导航源硬件时延随温度变化和长期稳定性的数值是重要问题，基带硬件设计是关键因素之
O
[0005]魏海涛等的论文“卫星导航设备时延精密标定方法与测试技术研究”，发表于第一届中国卫星导航学术年会(CSNC2010)，2010，5，P623-627.崔小准等的论文“基于数字包络检波的RNSS通道时延标定方法”，发表于飞行器测控学报，2012，06，P420-45.这两篇论文所公开的时延测量方法均采用射频采样和软件无线电的方法进行精密硬件时延测量，但无法进行多频点和频点间时延的长期连续性测试。
[0006]采用卫星导航接收机接收信号进行处理，可实现连续性测试。但伪距等观测量的提取应由卫星导航源的秒脉冲信号触发，以实现时延测量。商用卫星导航接收机的观测量提取信号来自接收机内部，不具备该功能。
[0007]目前的硬件时延测试方法主要是针对卫星导航单个频点信号的硬件时延测量，多频点之间的硬件时延相对变化采用单频点测试设备叠加方法，测试设备体积大，不利于方便实施。
[0008]为解决卫星导航源多个频点信号硬件时延长期和稳定性测试，可采用多个接收电路板分别处理测试的方法，并集中放置一个机箱内。但机箱体积大，保证接收电路板之间温度完全一致的技术难度大。但若不能保证接收电路板之间温度完全一致，则会影响卫星导航源频点间时延差测量的准确性。
[0009]针对上述问题，本实用新型设计了一种卫星导航源多频时延测量基带处理电路，在基带处理电路上，硬件统一集中接收卫星导航源多频信号和一路参考基准信号，实现了多频点信号间温度变化一致，可长期连续测试，从而获取卫星导航源多频时延的长期值和频点间相对变化值。
实用新型内容
[0010]本实用新型要解决的技术问题是提供一种卫星导航源多频时延测量基带处理电路。
[0011]为解决上述技术问题，本发明所采取的技术方案是:
[0012]一种卫星导航源多频时延测量基带处理电路，由差分电路1、差分电路2、差分电路3、AD转换电路、FPGA电路、DSP处理器组成；所述差分电路I的相应输入端分别输入卫星导航信号I和卫星导航信号2，其输出端接所述AD转换电路的相应输入端；所述差分电路2的相应输入端分别输入卫星导航信号3和参考信，其输出端接所述AD转换电路的相应输入端；所述差分电路3的相应输入端接FPGA电路的相应输出端；所述AD转换电路的相应输入端接FPGA电路的相应输出端，其输出端接FPGA电路的相应输入端；FPGA电路与所述DSP处理器通过数据总线连接。
[0013]所述差分电路I和差分电路2结构相同；所述差分电路I由结构相同的卫星导航信号I接收电路和卫星导航信号2接收电路组成；所述卫星导航信号I接收电路的输入端接收卫星导航信号1，其1_1+输出端和1_1_输出端分别接所述AD转换电路的1_1+输出端和1_1_输出端；所述卫星导航信号2接收电路的输入端接收卫星导航信号2，其1_2+输出端和1_2_输出端分别接所述AD转换电路的1_2+输出端和1_2_输出端；所述差分电路2由结构相同的卫星导航信号3接收电路和参考信号接收电路组成；所述卫星导航信号3接收电路的输入端接收卫星导航信号3，其1_3+输出端和1_3_输出端分别接所述AD转换电路的1_3+输出端和1_3_输出端；所述参考信号接收电路的输入端接收参考信号，其1_3+输出端和1_3_输出端分别接所述AD转换电路的1_4+输出端和1_4_输出端；
[0014]所述卫星导航信号I接收电路包括射频变压器A1-A2、电阻R1、R3、R5、电容C1、C3、C5、C7、C9、C11、C13和电感LI ;所述射频变压器Al的I脚依次经电感L1、电阻Rl接地，其2脚经电容C3接地，其3脚接地，其4脚依次经电阻R5、电容C9接地，其6脚依次经电阻R3、电容C7接地；电容Cl 一端接电感LI和电阻Rl间的结点，其另一端作为所述卫星导航信号I接收电路的输入端；电阻R3和电容C7间的结点作为所述卫星导航信号I接收电路的1_1+输出端；电阻R5、电容C9间的结点作为所述卫星导航信号I接收电路的1_1-输出端；电容C5接在所述卫星导航信号I接收电路的1_1+输出端和1_1_输出端之间。
[0015]所述差分电路3包括射频变压器A5、电阻R13-16、电容C21-24 ;其I脚依次经电阻R14、电容C21、电阻R13接地，其2脚经电容C22接地，其3脚接地，其4脚经电阻R16、电容C24接所述AD转换电路的AD_CLK-输出端，其6脚经电阻R15、电容C23接所述AD转换电路的AD_CLK+输出端；电容C21和电阻R13间的结点作为所述AD转换电路的AD_CLK输入端。
[0016]所述AD转换电路包括AD转换器A6 ;所述FPGA电路包括FPGA芯片A7 ;所述FPGA芯片A7的M8脚、M9脚、ABlO脚、ABll脚经排阻A8分别接所述AD转换器的D0_A+脚、D0_A-脚、D1_A+脚、D1_A-脚，其P7脚、AB6脚、V9脚、AB5脚经排阻A9分别接所述AD转换器的D0_B+脚、D0_B-脚、D1_B+脚、D1_B_脚，其VlO脚、P8脚、AA7脚、N8脚经排阻AlO分别接所述AD转换器的D0_C+脚、D0_C-脚、D1_C+脚、D1_C_脚，其AB7脚、AA8脚、T9脚、AB8脚经排阻All分别接所述AD转换器的D0_D+脚、D0_D-脚、D1_D+脚、D1_D_脚，其P12脚、RlO脚、Rll脚、AA12脚分别接所述AD转换器A6的ADSCLK脚、AD_SD10脚、AD_CSB脚、AD_SYNC 脚。
[0017]采用上述技术方案所产生的有益效果在于:
[0018]1、本实用新型采用多通道AD转换电路、低成本大容量FPGA电路和DSP处理器，实现了一种卫星导航源多频时延测量基带处理电路，保证了多频点信号间硬件温度变化一致，可长期连续测试，获取卫星导航源多频时延的长期值和频点间相对变化值。
[0019]2、本实用新型将参考信号和卫星导航源信号统一接收，实现了基准信号与被测试信号的同一硬件器件测试，避免了温度差异影响。
[0020]3、本实用新型选用高采样速率AD转换电路，可适应射频下变频器的多种模拟中频频点，从而实现多种卫星导航系统信号源的时延测试。
【专利附图】
【附图说明】
[0021]图1是本实用新型的原理框图；
[0022]图2是本实用新型实施例1差分电路I的电路原理图；
[0023]图3是本实用新型实施例1差分电路2的电路原理图；
[0024]图4是本实用新型实施例1差分电路3的电路原理图；
[0025]图5本实用新型实施例1AD转换电路和FPGA电路的电路原理图。
【具体实施方式】
[0026]下面结合图1至图5和【具体实施方式】对本发明作进一步详细的说明。
[0027]实施例1:
[0028]一种卫星导航源多频时延测量基带处理电路，由差分电路1、差分电路2、差分电路3、AD转换电路、FPGA电路、DSP处理器组成；所述差分电路I的相应输入端分别输入卫星导航信号I和卫星导航信号2，其输出端接所述AD转换电路的相应输入端；所述差分电路2的相应输入端分别输入卫星导航信号3和参考信，其输出端接所述AD转换电路的相应输入端；所述差分电路3的相应输入端接FPGA电路的相应输出端；所述AD转换电路的相应输入端接FPGA电路的相应输出端，其输出端接FPGA电路的相应输入端；FPGA电路与所述DSP处理器通过数据总线连接。
[0029]所述差分电路I和差分电路2结构相同；所述差分电路I由结构相同的卫星导航信号I接收电路和卫星导航信号2接收电路组成；所述卫星导航信号I接收电路的输入端接收卫星导航信号1，其1_1+输出端和1_1_输出端分别接所述AD转换电路的1_1+输出端和1_1_输出端；所述卫星导航信号2接收电路的输入端接收卫星导航信号2，其1_2+输出端和1_2_输出端分别接所述AD转换电路的1_2+输出端和1_2_输出端；所述差分电路2由结构相同的卫星导航信号3接收电路和参考信号接收电路组成；所述卫星导航信号3接收电路的输入端接收卫星导航信号3，其1_3+输出端和1_3_输出端分别接所述AD转换电路的1_3+输出端和1_3_输出端；所述参考信号接收电路的输入端接收参考信号，其1_3+输出端和1_3_输出端分别接所述AD转换电路的1_4+输出端和1_4_输出端；
[0030]所述卫星导航信号I接收电路包括射频变压器A1-A2、电阻R1、R3、R5、电容C1、C3、C5、C7、C9、C11、C13和电感LI ;所述射频变压器Al的I脚依次经电感L1、电阻Rl接地，其2脚经电容C3接地，其3脚接地，其4脚依次经电阻R5、电容C9接地，其6脚依次经电阻R3、电容C7接地；电容Cl 一端接电感LI和电阻Rl间的结点，其另一端作为所述卫星导航信号I接收电路的输入端；电阻R3和电容C7间的结点作为所述卫星导航信号I接收电路的1_1+输出端；电阻R5、电容C9间的结点作为所述卫星导航信号I接收电路的1_1-输出端；电容C5接在所述卫星导航信号I接收电路的1_1+输出端和1_1_输出端之间。
[0031]所述差分电路3包括射频变压器A5、电阻R13-16、电容C21-24 ;其I脚依次经电阻R14、电容C21、电阻R13接地，其2脚经电容C22接地，其3脚接地，其4脚经电阻R16、电容C24接所述AD转换电路的AD_CLK-输出端，其6脚经电阻R15、电容C23接所述AD转换电路的AD_CLK+输出端；电容C21和电阻R13间的结点作为所述AD转换电路的AD_CLK输入端。
[0032]所述AD转换电路包括AD转换器A6 ;所述FPGA电路包括FPGA芯片A7 ;所述FPGA芯片A7的M8脚、M9脚、ABlO脚、ABll脚经排阻A8分别接所述AD转换器的D0_A+脚、D0_A-脚、D1_A+脚、D1_A-脚，其P7脚、AB6脚、V9脚、AB5脚经排阻A9分别接所述AD转换器的D0_B+脚、D0_B-脚、D1_B+脚、D1_B_脚，其VlO脚、P8脚、AA7脚、N8脚经排阻AlO分别接所述AD转换器的D0_C+脚、D0_C-脚、D1_C+脚、D1_C_脚，其AB7脚、AA8脚、T9脚、AB8脚经排阻All分别接所述AD转换器的D0_D+脚、D0_D-脚、D1_D+脚、D1_D_脚，其P12脚、RlO脚、Rll脚、AA12脚分别接所述AD转换器A6的ADSCLK脚、AD_SD10脚、AD_CSB脚、AD_SYNC 脚。
[0033]在本实施例中，射频变压器A1-A5均采用MIN1-circuits公司的ADT1-1WT芯片。AD转换器A6选用AD公司的AD9253芯片，最高采样速率为125MSPS。依照采样定理和射频下变频模块情况，可适应射频下变频器的多种模拟中频频点。FPGA芯片A7选用ALTERA公司的5CEFA9芯片。DSP处理器选用TI公司的TI6747芯片。
[0034]本实用新型可接收单个卫星导航系统的三个频点的射频下变频信号，以及一路参考信号的射频下变频信号。这四路模拟下变频的射频信号，经差分电路1、差分电路2送入AD转换电路。FPGA电路将送出的时钟信号输入到AD转换电路的ADC_CLK输入端，经过差分电路3，转换成差分时钟，由其AD_CLK+输出端和AD_CLK-输出端输出。
[0035]FPGA获取AD9253送出的4路数字信号，实现信号捕获、跟踪通道及观测量提取等功能。外部送入的1MHz时钟，在FPGA内部的锁相环控制下，生成FPGA内部逻辑工作时钟和AD转换器的工作时钟。外部送入卫星导航信号源的秒脉冲信号，即IPPS信号，用于观测量提取的触发信号。
[0036]DSP处理器选用TI公司的TI6747芯片，实现FPGA的任务管理、工作流程控制、时延测量计算等功能，将测量的时延值通过数据总线送给FPGA，经由FPGA内部生成的串口送出。
[0037]FPGA电路与DSP处理器之间通过数据总线接口连接，其中包括:32位数据总线、I位地址总线、RS、CS、WE控制信号，实现数据交换，DSP处理器控制FPGA电路执行相应的工作流程。FPGA芯片A7的引脚E12、K9为串口接口，将时延等测量数据送出。
[0038]本实用新型在基带处理电路上，由硬件统一集中接收卫星导航源多频信号和一路参考基准信号，实现了多频点信号间温度变化一致，可长期连续测试，获取卫星导航源多频时延的长期值和频点间相对变化值。
【权利要求】
1.一种卫星导航源多频时延测量基带处理电路，其特征在于:由差分电路1、差分电路2、差分电路3、AD转换电路、FPGA电路、DSP处理器组成；所述差分电路I的相应输入端分别输入卫星导航信号I和卫星导航信号2，其输出端接所述AD转换电路的相应输入端；所述差分电路2的相应输入端分别输入卫星导航信号3和参考信号，其输出端接所述AD转换电路的相应输入端；所述差分电路3的相应输入端接FPGA电路的相应输出端；所述AD转换电路的相应输入端接FPGA电路的相应输出端，其输出端接FPGA电路的相应输入端；FPGA电路与所述DSP处理器通过数据总线连接。
2.根据权利要求1所述的卫星导航源多频时延测量基带处理电路，其特征在于:所述差分电路I和差分电路2结构相同；所述差分电路I由结构相同的卫星导航信号I接收电路和卫星导航信号2接收电路组成；所述卫星导航信号I接收电路的输入端接收卫星导航信号1，其1_1+输出端和1_1_输出端分别接所述AD转换电路的1_1+输出端和1_1_输出端；所述卫星导航信号2接收电路的输入端接收卫星导航信号2，其1_2+输出端和1_2_输出端分别接所述AD转换电路的1_2+输出端和1_2_输出端；所述差分电路2由结构相同的卫星导航信号3接收电路和参考信号接收电路组成；所述卫星导航信号3接收电路的输入端接收卫星导航信号3，其1_3+输出端和1_3_输出端分别接所述AD转换电路的1_3+输出端和1_3_输出端；所述参考信号接收电路的输入端接收参考信号，其1_3+输出端和1_3-输出端分别接所述AD转换电路的1_4+输出端和1_4_输出端； 所述卫星导航信号I接收电路包括射频变压器A1-A2、电阻R1、R3、R5、电容C1、C3、C5、C7、C9、C11、C13和电感LI ;所述射频变压器Al的I脚依次经电感L1、电阻Rl接地，其2脚经电容C3接地，其3脚接地，其4脚依次经电阻R5、电容C9接地，其6脚依次经电阻R3、电容C7接地；电容Cl 一端接电感LI和电阻Rl间的结点，其另一端作为所述卫星导航信号I接收电路的输入端；电阻R3和电容C7间的结点作为所述卫星导航信号I接收电路的1_1+输出端；电阻R5、电容C9间的结点作为所述卫星导航信号I接收电路的1_1_输出端；电容C5接在所述卫星导航信号I接收电路的1_1+输出端和1_1_输出端之间。
3.根据权利要求1所述的卫星导航源多频时延测量基带处理电路，其特征在于:所述差分电路3包括射频变压器A5、电阻R13-16、电容C21-24 ;其I脚依次经电阻R14、电容C21、电阻R13接地，其2脚经电容C22接地，其3脚接地，其4脚经电阻R16、电容C24接所述AD转换电路的AD_CLK-输出端，其6脚经电阻R15、电容C23接所述AD转换电路的AD_CLK+输出端；电容C21和电阻R13间的结点作为所述AD转换电路的AD_CLK输入端。
4.根据权利要求1所述的卫星导航源多频时延测量基带处理电路，其特征在于:所述AD转换电路包括AD转换器A6 ;所述FPGA电路包括FPGA芯片A7 ;所述FPGA芯片A7的M8脚、M9脚、ABlO脚、ABll脚经排阻A8分别接所述AD转换器的D0_A+脚、D0_A-脚、D1_A+脚、D1_A-脚，其P7脚、AB6脚、V9脚、AB5脚经排阻A9分别接所述AD转换器的D0_B+脚、D0_B-脚、D1_B+脚、D1_B-脚，其VlO脚、P8脚、AA7脚、N8脚经排阻AlO分别接所述AD转换器的D0_C+脚、D0_C-脚、D 1_C+脚、D 1_C-脚，其AB7脚、AA8脚、T9脚、AB8脚经排阻A11分别接所述AD转换器的D0_D+脚、D0_D-脚、D1_D+脚、D1_D_脚，其P12脚、RlO脚、RlI脚、AA12脚分别接所述AD转换器A6的ADSCLK脚、AD_SD1脚、AD_CSB脚、AD_SYNC脚。
【文档编号】G01S19/23GK204256171SQ201420758814
【公开日】2015年4月8日 申请日期:2014年12月5日 优先权日:2014年12月5日
【发明者】邢兆栋, 刘朕, 赵精博, 刘春晓 申请人:中国电子科技集团公司第五十四研究所