本发明具体涉及一种模拟数字混合式脉冲幅度分析器及其分析技术。
背景技术：
目前，由于我国正处在核能、核技术应用的蓬勃发展之中，加之大批老旧核仪器亟需更新换代，因此，我国对高性能核仪器的需求量日益增大；虽然可以利用商业化途径以高昂代价进口一些先进设备，但是研制具有自主知识产权的核仪器，对我国在核科学与技术领域的进步有重要意义。
多道是核技术研究与应用中的基础仪器之一，自20世纪 50 年代多道技术诞生以来，多道在工业、生物医学、地质勘探、电子学测量等众多领域扮演了非常重要的角色；特别是在核物理研究和核工程应用领域，多道更是发挥了巨大作用，其作为核辐射能谱测量过程中不可或缺的重要组件，它的性能的高低不仅对能谱测量产生直接影响，而且决定着其应用范围和商业价值。
传统的模拟多道由于处理速度慢、能量分辨率低、死时间大等局限，已经越来越不能满足现在各行业的应用，加上高性能模数转换器的出现和数字电路的发展促使了多道由模拟转向数字的变革；数字多道性能较优越，功能多，已经成为发展趋势，然而，数字多道存在成本高、功耗大，谱线噪声较差等缺陷，在使用场合上会受到一定的限制；因此，设计并实现一个可实用的综合模拟多道和数字多道各自优点的混合型多道很有必要。
技术实现要素：
针对现有技术中的上述不足，本发明提供的模拟数字混合式脉冲幅度分析器及其分析技术兼备有处理速度快、死时间小和功耗低、计数率高等优点。
为了达到上述发明目的，本发明采用的技术方案为：提供一种模拟数字混合式脉冲幅度分析器，其包括探测器，用于探测并输出核脉冲信号；快通道电路，通过微分电路与探测器输出端连接，对微分电路输出的指数信号进行放大比较，产生矩形脉冲信号；慢通道电路，通过积分电路与探测器输出端连接，对积分电路输出的高斯信号进行分路处理，采集核脉冲信号的基线值；FPGA，与快通道电路和慢通道电路连接，用于控制快通道电路和慢通道电路的工作时序；并测量两个矩形脉冲信号之间的时间间隔，根据该时间间隔，确定最佳基线值和判断是否发生信号堆积；若发生信号堆积，通过计数率校正，消除信号堆积带来的计数率损失。
进一步地，慢通道电路包括模拟开关、峰值保持器、第一比较器、模拟切换开关和高速ADC，峰值保持器与模拟切换开关的连接线路上连接有第一比较器；第一比较器分别与积分电路和FPGA连接，模拟开关分别与积分电路和峰值保持器连接，模拟切换开关分别与积分电路和高速ADC连接，高速ADC与FPGA连接。
进一步地，快通道电路包括放大器、第二比较器和比较值设定电路；第二比较器分别与放大器、比较值设定电路和FPGA连接，放大器与微分电路连接。
进一步地，对高斯信号进行分路处理时，分为三路；其中，第一路模拟切换开关接高速ADC，用于高速ADC的不处于峰值采样阶段，自动测量基线值；第二路模拟切换开关接峰值保持器，用于高速ADC的脉冲幅值采集阶段；第三路接比较器，用于与峰值保持器的波形比较，产生矩形脉冲控制高速ADC采集峰值。
进一步地，高速ADC的采样率为4~5M。
进一步地，信号堆积的判断方法为，将两个矩形脉冲信号的时间间隔与核脉冲信号下降沿时间比较，当两个矩形脉冲信号的时间间隔大于等于或者远大于核脉冲信号下降沿时间时，则判断此期间采集的基线值有效，反之无效，即发生信号堆积。
一种模拟数字混合式脉冲幅度分析技术，其包括如下步骤，
S1：探测核辐射射线，得到核脉冲信号，并将其分为两路传输；
S2：对第一路核脉冲信号进行处理分析，得到矩形脉冲信号；
S3：对第二路核脉冲信号进行分路处理，得到核脉冲信号的基线值；
S4：测量每两个矩形脉冲信号之间的时间间隔，根据时间间隔和矩形脉冲信号，分析判断基线值是否有效和是否发生信号堆积；
S5：若发生信号堆积，通过计数率校正，消除信号堆积带来的计数率损失。
进一步地，步骤S2具体包括：对第一路核脉冲信号进行微分处理，得到指数信号，再对指数信号进行放大，将放大后的信号与设定阀值进行比较，输出小于设定阀值的信号，得到矩形脉冲信号。
进一步地，步骤S3具体包括：对第二路核脉冲信号进行积分处理，得到高斯信号，将高斯信号分为三路；其中，采样第一路高斯信号的峰值，采样第二路高斯信号的脉冲幅值，将第三路高斯信号与设定波形进行比较，得到矩形脉冲，通过矩形脉冲控制峰值采样的采样率。
本发明的有益效果为：该模拟数字混合式脉冲幅度分析器结构新颖、兼具模拟多道与数字多道的优点；其集成了快通道电路和慢通道电路，实现了对核脉冲信号的峰值采样保持与自动基线采样功能，计数率高，功耗低；通过FPGA控制快通道电路和慢通道电路的工作时序，具有时序控制快、准确的优点，消除了传统控制器对峰值采样保持器时序控制时中断处理速度慢，从而带来死时间增大的缺陷。
附图说明
图1为模拟数字混合式脉冲幅度分析器的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一种实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明的保护范围。
为简单起见，以下内容中省略了该技术领域技术人员所公知的技术常识。
如图1所示，该模拟数字混合式脉冲幅度分析器包括探测器，用于探测核辐射射线，并输出探测到的核脉冲信号；快通道电路，通过微分电路与探测器输出端连接，对微分电路输出的指数信号进行放大比较，产生矩形脉冲信号；慢通道电路，通过积分电路与探测器输出端连接，对积分电路输出的高斯信号进行分路处理，采集核脉冲信号的基线值。
FPGA，与快通道电路和慢通道电路连接，用于控制快通道电路和慢通道电路的工作时序；并测量两个矩形脉冲信号之间的时间间隔，根据该时间间隔，确定最佳基线值和判断是否发生信号堆积；若发生信号堆积，通过计数率校正，消除信号堆积带来的计数率损失。
其中，信号堆积的判断方法为，将两个矩形脉冲信号的时间间隔与核脉冲信号下降沿时间比较，当两个矩形脉冲信号的时间间隔大于等于或者远大于核脉冲信号下降沿时间时，则判断此期间采集的基线值有效，反之无效，即发生信号堆积，从而具备数字脉冲处理器才具备的基线自动估计与恢复功能。
在具体实施中，从探测器输出的核脉冲信号分两路，一路经积分电路流入慢通道电路，一路经微分电路流入快通道电路；其中，核脉冲信号经过积分电路成形放大为后级电路所能处理的高斯信号，核脉冲信号经过微分电路被处理成宽度更窄下降沿更快的指数信号。
该模拟数字混合式脉冲幅度分析器的慢通道电路包括模拟开关、峰值保持器、第一比较器、模拟切换开关和高速ADC，峰值保持器与模拟切换开关的连接线路上连接有第一比较器；第一比较器分别与积分电路和FPGA连接，模拟开关分别与积分电路和峰值保持器连接，模拟切换开关分别与积分电路和高速ADC连接，高速ADC与FPGA连接。
在具体实施中，对高斯信号进行分路处理时，其分为三路；第一路模拟切换开关接高速ADC，用于高速ADC的不处于峰值采样阶段，自动测量基线值；第二路模拟切换开关接峰值保持器，用于高速ADC的脉冲幅值采集阶段；第三路接比较器，用于与峰值保持器的波形比较，产生矩形脉冲控制高速ADC采集峰值；且优选高速ADC的采样率为4~5M。
该模拟数字混合式脉冲幅度分析器的快通道电路包括放大器、第二比较器和比较值设定电路；第二比较器分别与放大器、比较值设定电路和FPGA连接，放大器与微分电路连接。
在具体实施中，由于采用快通道电路和慢通道电路这一并行的双通道模式，因此，探测器输出的核脉冲信号经过积分电路和微分电路后的输出信号几乎同步；由于微分电路将核脉冲信号宽度变窄，因此可通过快通道电路产生的矩形脉冲信号来控制慢通道电路各路信号工作过程。
如图1所示，在具体实施中表现为，核脉冲信号经微分电路后，通过放大比较输出矩形脉冲信号，在矩形脉冲信号上升延时，FPGA输出控制信号启动峰值保持器，即模拟开关闭合；模拟开关闭合后，峰值保持器开始工作，并通过第一比较器产生矩形脉冲，在该矩形脉冲上升沿时，FPGA控制模拟切换开关切换至引脚2，通过高速ADC采核脉冲信号的峰值。
峰值采集完成后，FPGA控制模拟切换开关切换至引脚1，此时，高速ADC采集基线值；同时FPGA测量两个矩形脉冲信号之间的时间间隔，根据该时间间隔和采集到的基线值，确定最佳基线值和判断是否发生信号堆积。
其中，信号堆积的判断方法为，将两个矩形脉冲信号的时间间隔与核脉冲信号下降沿时间比较，当两个矩形脉冲信号的时间间隔大于等于或者远大于核脉冲信号下降沿时间时，则判断此期间采集的基线值有效，反之无效，即发生信号堆积；此时，丢弃发生堆积的脉冲，并在通过计数率校正方式，消除信号堆积带来的计数率损失问题。
在具体实施中，核脉冲信号通过微分电路将脉冲处理成为宽度窄，下降沿快的指数信号，并经过放大比较产生矩形脉冲信号；在实际操作中，矩形脉冲信号作用有二，一是根据两个矩形脉冲信号的时间间隔确定最佳基线值和判断是否发生堆积，并通过计数率校正方式，消除堆积带来的计数率损失问题，从而具备数字脉冲处理器才具备的基线自动估计与恢复功能；二是用作于控制启动峰值保持器前的模拟开关接通状态信号。
综上所述，该模拟数字混合式脉冲幅度分析器结构新颖、计数率高，集成快通道电路和慢通道电路，采用双通道这一模式，实现对核脉冲信号的峰值采样保持与自动基线采样功能，功耗低；通过FPGA控制快通道电路和慢通道电路的工作时序，具有时序控制快、准确的优点，消除了传统控制器对峰值采样保持器时序控制时中断处理速度慢，从而带来死时间增大的缺陷。
本发明还提供了一种模拟数字混合式脉冲幅度分析技术，其包括如下步骤，
S1：探测核辐射射线，得到核脉冲信号，并将其分为两路传输；
S2：对第一路核脉冲信号进行处理分析，得到矩形脉冲信号；在具体实施中，对第一路核脉冲信号进行微分处理，得到指数信号，再对指数信号进行放大，将放大后的信号与设定阀值进行比较，输出小于设定阀值的信号，得到矩形脉冲信号。
S3：对第二路核脉冲信号进行分路处理，得到核脉冲信号的基线值；在具体实施中，对第二路核脉冲信号进行积分处理，得到高斯信号，将高斯信号分为三路；其中，采样第一路高斯信号的峰值，采样第二路高斯信号的脉冲幅值，将第三路高斯信号与设定波形进行比较，得到矩形脉冲，通过矩形脉冲控制峰值采样的采样率。
S4：测量每两个矩形脉冲信号之间的时间间隔，根据时间间隔和矩形脉冲信号，分析判断基线值是否有效和是否发生信号堆积；
S5：若发生信号堆积，通过计数率校正，消除信号堆积带来的计数率损失。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将使显而易见的，本文所定义的一般原理可以在不脱离发明的精神或范围的情况下，在其他实施例中实现。因此，本发明将不会被限制与本文所示的这些实施例，而是要符合与本文所公开的原理和新颖性特点相一致的最宽的范围。