1.一种与绝对值编码器通信的方法，其特征在于：包括以下步骤：
S1：主控芯片生成使能模块、数据发送模块、数据接收模块、数据接收时钟模块和数据发送时钟模块；
S2：使能模块生成触发信号tx_int和数据收发使能信号en；
S3：数据发送模块接收到触发信号tx_int后，生成数据发送时钟模块的使能信号bps_start2；
S3：数据发送时钟模块生成波特率为F的数据发送点clk_bps2；
S4：数据发送模块按照clk_bps2依次向绝对值编码器发送命令数据，发送完毕后关闭bps_start2；
S5：绝对值编码器向数据接收模块发送数据；
S6：数据接收模块生成数据接收时钟模块的使能信号bps_start1；
S7：数据接收时钟模块生成波特率为F的数据接收点clk_bps1，并发送给数据接收模块；
S8：数据接收模块按照clk_bps1依次接收绝对值编码器发送的N字节数据,并对N字节数据的前N-1字节数据进行CRC运算，得出CRC校验码；
S9：比较CRC校验码与接收到的第N字节数据是否一致。
2.根据权利要求1所述的一种与绝对值编码器通信的方法，其特征在于：所述的主控芯片为FPGA芯片。
3.根据权利要求2所述的一种与绝对值编码器通信的方法，其特征在于：该方法还包括SN75176芯片，所述SN75176芯片一方面用于接收数据收发使能信号en、与FPGA芯片通信，另一方面用于与绝对值编码器通信。
4.根据权利要求3所述的一种与绝对值编码器通信的方法，其特征在于：数据收发使能信号en的发送周期为T，其中T为FPGA芯片与绝对值编码器通讯一次的总时间；SN75176芯片的数据发送使能信号的的发送周期T1；SN75176芯片的数据接收使能信号的发送周期T2；其中T等于T1+T2。
5.根据权利要求1所述的一种与绝对值编码器通信的方法，其特征在于：该方法还包括接收数据存储器，所述数据存储器用于存储校验正确的编码器数据。
6.根据权利要求1所述的一种与绝对值编码器通信的方法，其特征在于：数据发送时钟模块和数据接收时钟模块分别包括波特率生成模块。