一种虚拟荧光示波器的制作方法

本实用新型涉及一种虚拟荧光示波器，不仅能够实现传统示波器的功能，并且具有存储、再现、分析和处理波形等特点。

背景技术：

虚拟仪器的出现，彻底改变了传统仪器的结构固定、功能单一、价格昂贵、可扩展性差等不足，并且具有的灵活方便的功能扩展、美观友好的人机界面、得心应手的操作、优良的性能价格比和用户可自行定义仪器功能等一系列优点。虚拟仪器将计算机和测量系统融合于一体，用计算机软件代替传统仪器的某些硬件的功能，用计算机的显示器代替传统仪器物理面板。虚拟仪器对于传统仪器的最大优势是“传统的独立仪器由制造商来定义它的功能，而虚拟仪器完全由用户定义仪器的功能”。

虚拟示波器是虚拟仪器的一种，它不仅可以实现传统示波器的功能，并且具 有存储、再现、分析、处理波形等特点，而且体积小，耗电少。虚拟示波器使用功能强大的微型计算机来完成信号的处理和波形的显示，利用软件技术在屏幕上设计出方便、逼真的仪器面板，进行各种信号的处理、加工和分析，用各种不同的方式（如数据、图形、图表等）表示测量结果，完成各种规模的测量任务。

现在的测量领域需要更高准确度和灵敏度等，荧光技术可以满足这些需求。但是现在市场上实际销售和使用的虚拟示波器还没有实现这种荧光功能，不能满足实现荧光效果及大存储的需求。

技术实现要素：

本实用新型的目的就是提供一种虚拟荧光示波器，以解决现有技术存在的不能满足实现荧光效果及大存储需求的问题。

本实用新型的技术方案是：一种虚拟荧光示波器，其特征在于，包括模拟信号处理模块、FPGA模块、电脑存储器和计算机，模拟信号处理模块与FPGA模块的各接口连接，FPGA模块还分别连接有电脑存储器和计算机。

本实用新型具有以下优点：

1. 高采样率：单通道的最高实时采样速率为1GSPS；

2. 带宽最高达到250MHz；

3. 多个（四个）测量通道；

4. 灵敏度范围大，从0.5mV/div～10V/div 共14个档位；

5. 支持USB2.0/1.1通讯；

6. 预留接口：能实现产品拓展；

7. 预留软件升级功能模块：可实现产品的二次开发及优化升级；

8. 支持热插拔；

9. 由于优化了一部分功能模块降低了硬件成本，实现产品高性价比；

10.具有荧光效果及大存储能力；

11.既支持荧光模式虚拟示波器的单独工作,也可以作为普通数字大存储模式虚拟示波器单独工作。

附图说明

图1是本实用新型的整体工作原理结构框图；

图2是本实用新型的模拟信号处理模块的结构框图；

图3是本实用新型的继电器控制电路的构成框图；

图4是本实用新型的位移控制电路的构成框图；

图5是本实用新型的VGA控制电路的构成框图；

图6是本实用新型的ADC及时钟电路的构成框图。

具体实施方式

参见图1，本实用新型一种虚拟荧光示波器，包括模拟信号处理模块4、FPGA（现场可编程门阵列）模块3、DDR3（电脑存储器）5、SDRAM（同步动态随机存储器）6和计算机（PC）1，模拟信号处理模块4与FPGA模块3的各接口连接，FPGA模块3分别连接有DDR3（电脑存储器）5和SDRAM（同步动态随机存储器）6(SDRAM的具体型号与DDR3对应），FPGA模块3还通过USBIC接口电路2与计算机（PC）1建立USB通讯连接。

所述的模拟信号处理模块4的主要控制电路包括：继电器控制电路41、位移控制电路42、VGA控制电路43和ADC及时钟电路44，数据传输主要由I/O来完成。其中继电器控制电路41分别从FPGA模块3的SPI#1接口连接，分别获取数据输出时钟信号、串行数据和数据位移时钟信号；位移控制电路42与FPGA模块3的PWM1-PWM4输出接口连接；VGA控制电路43分别从FPGA模块3的SPI接口连接，分别获取FPGA模块3的数据输出时钟信号、串行数据和CS1-CS4信号；ADC及时钟电路44的输出端通过数据及时钟总线与FPGA模块3的I/O接口连接，ADC及时钟电路44还分别获取FPGA模块3的SPI#1接口输出的数据输出时钟信号、串行数据和CS5-CS6信号。

参见图2，本实用新型的模拟信号处理模块4的继电器控制电路41、位移控制电路42和VGA控制电路43并列设置四路，分别说明如下。

（1）继电器控制电路41结构：

第一路继电器控制电路41由依次串联的第一级继电器1控制衰减电路1-1、第二级继电器控制衰减电路1-2和一级继电器控制AC/DC转换（耦合）电路1组成。第一级继电器控制衰减电路1-1的输入端与输入模拟信号“CH1输入”连接。

其他三路继电器控制电路41组成与第一路相同，各级的继电器和电路编号顺序增加。

该实施例的继电器控制电路41是选用美国TI公司生产的4片74HC595芯片进行设计，其组成的数据位宽为32Bit。设计目的是利用4片HC595芯片将FPGA传送到的32Bit串行数据转换成并行数据输出以控制相应的继电器控制电路（参见图3）。

（2）位移控制电路42结构：

第一路位移控制电路42由信号放大器1组成，该信号放大器1从FPGA模块3的PWM1接口获取对应的位移电压信号；该信号放大器1的输入端与所述的继电器控制AC/DC转换（耦合）电路1的输出端连接。其他三路位移控制电路42组成与第一路相同，各级的信号放大器的编号顺序增加，分别由FPGA模块3的PWM2-PWM4提供位移电压。

该位移控制电路42由FPGA模块3的4路普通I/O输出频率固定占空比变化的脉冲波经过积分电路转化为直流；然后再经过跟随及放大后，叠加在前通道采集的信号上面做为偏移电压使用。PWM积分电路不仅实现了DAC的功能作用，还实现了降低成本的作用（参见图4）。

（3）VGA控制电路43（参见图5）：

每一路VGA控制电路43由依次串联的电压/电流转换电路（1-4）、VGA1-VGA4模块和差分放大器1-差分放大器4组成，该VGA（1-4）模块分别从FPGA模块3的PWM5-PWM8接口获取对应的20M带宽限制信号；该电压/电流转换电路1-4的输入端与对应的信号放大器1-4的输出端连接；每一路该电压/电流转换电路的输出端均与所述的ADC及时钟电路44的输入端连接。

由FPGA模块3（SPI#1）的时钟及数据线、其他普通I/O及595信号线来实现VGA的打开关断、粗调细调、放大倍数改变等功能，来实现信号的调理。

此部分电路实现了粗调细调，单端转差分，信号放大整理及带宽限制等的功能。

（4）ADC及时钟电路44（参见图6）：

ADC:由FPGA模块3（SPI#1）的时钟及数据线及其他普通I/O作为片选信号线来实现档位及通道模式的选择,和其他此类功能模块相比，原来需要很多芯片实现的功能，这次只用一块此类ADC芯片就实现了功能需求，使硬件设计显得优化、简约。

ADC的时钟：由ADF4360及其周围电路提供一个中心频率为1GHz的差分时钟信号供给ADC采样时钟使用。可以通过其外围器件及软件的设置来实现中心频率的改变。

本实用新型的主要特点如下:

A:FPGA模块3与现有示波器相比，不需要再外接一个工作时钟芯片；FPGA模块3的工作时钟有其他模块提供。

B: 由于增加了DDR3(5)及SDRAM(6)，本设计能实现更大的存储深度及更快的处理速度。

C:由于模拟电路模块4的继电器控制电路41、位移控制电路42、VGA控制电路43和ADC及时钟电路44的电路设计的优势，实现了如下功能：

a．高采样率：单通道的最高实时采样速率为1GSPS。

b．本台虚拟数字存储示波器为4通道，数字示波器探头设在×10衰减倍数时，示波器带宽为BW= 250MHz，即：输入信号的带宽为DC～ 250MHz，输入信号的幅度为5mV～1000V（VDC+VAC）VP-P；在×1衰减倍数时，示波器的带宽被限制为6.0MHz，即：输入信号的带宽为DC～6.0MHz，输入信号的幅度为0.5mV～100V（VDC+VAC）VP-P。

c．输入阻抗为25pF±3pF时为1MΩ±2.0%。

d．调节探头衰减比例。为了配合探头的衰减倍数，需要在通道操作菜单相应调整探头比例衰减系数。探头衰减系数为×1、×10、×100和×1000。

e．示波器的最大实时采样速率为1GSPS，即单通道最大实时采样速率只为250MSPS（信号通道切换由ADC及VGA来实现。

f．本示波器探头为×1时，灵敏度范围从0.5mV～10V，以1-2-5方式步进，共分为14档，即0.5mV、1mV、2mV、5mV、10mV、20mV、50mV、100mV、200mV、500mV、1.0V、2.0 V、5.0V、10.0V。

g．设置通道带宽限制。具有20MHz信号带宽限制，目的是为了限制带宽，以便减小显示噪声和多余的高频分量信号；

20MHz信号带宽限制：是指对20MHz频率点的信号幅度衰减3dB。

h．探头补偿信号为1KHz±1.0%，2V±1.0%。

i．设置通道耦合。具有交流（AC）、直流（DC）及接地输入信号耦合，与MCU之间采用并口接口等等；

AC耦合：是指衰减10Hz以下的信号和直流；

DC耦合：通过所有的信号，包括直流和满带宽的信号；

GND耦合：断开输入信号，目的是为了测试屏幕显示是否有直流偏移量，以检测0伏电平是否显示正确。

D:由于USB IC(2)与FPGA模块（3）采用了特殊的工作模式；对仪器整体性能的可靠性等有了很大提高改善，也满足了荧光这种工作模式所需要的通讯速度要求。

E:由于上面提到的速度和深度等的提升，再加上特殊的算法，进而实现了荧光功能。

F:由于USB IC(2)与FPGA模块（3）采用了特殊的工作模式，本电路的软件升级性能更方便，数据存储更安全可靠。