静电放电保护的半导体光电倍增器的制作方法

本公开涉及光子检测器。特别地，本公开涉及诸如半导体光电倍增器的高灵敏度光子检测器。特别但非排他地，本公开涉及诸如正电子发射断层扫描[pet](包括飞行时间pet[tof-pet]、激光测距[lidar]应用、生物发光和高能物理[hep]探测器)等领域中的半导体光电倍增器(sipm或spm)。

背景技术：

sipm是半导体光子敏感器件，其由诸如硅的半导体衬底上的非常小的盖革模式雪崩光电二极管(apd)单元的阵列组成。在附图的图1中示出了示例10×10微单元阵列。每个单元相互连接以形成具有一个信号输出的一个更大的器件。整个器件的尺寸可以小至1×1mm或更大。

apd单元的尺寸取决于所使用的掩模而从10微米变化到100微米，并且密度可以高达3000个微单元/平方毫米。雪崩二极管也可以取决于期望的特性由除硅以外的其他半导体制成。硅在可见光和近红外范围内进行检测，且倍增噪声(过量噪声)低。锗(ge)检测到波长1.7μm的红外线，但是具有高的倍增噪声。ingaas(砷化铟镓)检测最大波长1.6μm，并且倍增噪声比ge少。ingaas通常用于异质结构二极管的倍增区域，与使用光纤的高速电信兼容，并且可以达到大于gbit/s的速度。氮化镓在紫外线下操作。hgcdte(碲化汞镉)在红外线、约14μm的最大波长下操作，需要冷却以减少暗电流，并且可以实现非常低水平的过量噪声。

硅雪崩二极管通常可以在20至500v的击穿电压下起作用。当施加高的反向偏置电压(硅中大约20-200v，取决于结中的掺杂分布)时，由于碰撞电离或雪崩效应，apd表现出约100-1000的内部电流增益效应。通过使用在大于击穿电压的反向电压下操作的盖革模式apd，并且通过将暗计数事件率保持在足够低的水平，硅光电倍增器或sipm可以实现105至106的增益。雪崩事件生成的电流必须通过适当的限流方案来淬灭，以使器件在雪崩事件后可以恢复并复位。

许多spm[硅光电倍增器]应用要求快速的光电流响应，其量级为1ns或甚至更短的时间常数。改进的时间响应将有益于诸如时间分辨光谱、lidar、tof[飞行时间]、pet[正电子发射断层扫描]等应用。在美国专利号9,029,772中描述了一种此类spm，该专利转让给本申请人并且其内容通过引用并入本文。美国专利号9,029,772包括快速输出端子布置，其如本申请图3所示。

ic对静电放电(esd)的稳健性是重要的考虑因素，这由其对esd事件期间生成的高电流脉冲进行安全放电，而不会产生可以损坏ic上的器件的过量电压电平或发热的能力决定。

因此，需要提供一种解决现有技术的至少一些缺点的半导体光电倍增器。

技术实现要素：

因此，提供了一种半导体光电倍增器，该半导体光电倍增器包括：

一个或多个微单元，该一个或多个微单元位于衬底上并具有至少一个端子；和

至少一个esd保护元件，该至少一个esd保护元件可操作地耦接到至少一个端子。

在一方面，至少一个esd保护元件不是光敏的。

在另一方面，微单元中的至少一个是光敏的。

在进一步的方面，微单元中的大部分是光敏的。

在一个示例性方面，微单元中的至少一些是伪微单元。

在进一步的示例性方面，微单元中的大部分是伪微单元。

在另一方面，微单元中的小部分是光敏的。

在一方面，微单元被布置为两个或更多个离散阵列，每个阵列具有独立的端子。

在进一步的方面，每个端子可操作地耦接到对应的esd保护元件。

在一方面，至少一个esd保护元件被定位成使得其不接收光。

在进一步的方面，至少一个esd保护元件被不透明材料或不透明涂层覆盖。

在另一方面，至少一个esd保护元件被金属材料覆盖。

在一方面，至少一个esd保护元件位于接合焊盘的下方。

在进一步的方面，至少一个esd保护元件是二极管。

在示例性方面，至少一个esd保护元件耦接到电容性负载。

在另一示例性方面，设置两个或更多个esd保护元件。

在一方面，微单元中的至少一些包括光电探测器二极管。

在另一方面，光电探测器二极管的击穿电压基本上等于与esd保护二极管相关联的击穿电压。

在另一方面，esd保护二极管的击穿电压被配置为低于光电探测器二极管的击穿电压。

在一方面，esd保护二极管的击穿电压被配置为高于光电探测器二极管的击穿电压。

在另一方面，esd保护二极管的有源区域小于光电探测器二极管的有源区域。

在一方面，esd保护二极管是雪崩二极管。

在进一步的方面，esd保护二极管可操作地串联耦接到电阻器。

在一方面，esd保护二极管被正向偏置。

在另一方面，esd保护二极管被反向偏置。

在一个示例性方面，esd保护二极管的击穿电压在10伏至150伏的范围内。

在另一示例性方面，esd保护二极管的击穿电压在20伏至70伏的范围内。

在进一步的方面，esd保护二极管的击穿电压在24伏至40伏的范围内。

在一方面，至少一个esd保护二极管和光电探测器二极管是相同类型。

在另一方面，至少一个esd保护二极管为第一类型，而光电探测器二极管为第二类型。

在进一步的方面，第一类型具有第一尺寸的有源区域；并且第二类型具有第二尺寸的有源区域。

在示例性方面，第一尺寸小于所述第二尺寸。

在一方面，第一尺寸的区域使得esd保护二极管的击穿电压高于每个微单元的最大工作电压。

在另一方面，第一尺寸的区域使得esd保护二极管的击穿电压低于每个微单元的最大工作电压。

在一方面，esd保护二极管的有源区域的掺杂分布不同于光电探测器二极管的有源区域的掺杂分布，使得esd保护二极管的击穿电压高于光电探测器二极管的击穿电压。

在进一步的方面，esd保护二极管的有源区域的掺杂分布不同于光电探测器二极管的有源区域的掺杂分布，使得esd保护二极管的击穿电压低于光电探测器二极管的击穿电压。

在一方面，esd保护二极管具有比光电探测器二极管的结限定更高曲率的结。

本公开还涉及一种半导体衬底，该半导体衬底包括：

一个或多个微单元，该一个或多个微单元具有至少一个端子；和

至少一个esd保护元件，该至少一个esd保护元件可操作地耦接到至少一个端子。

此外，本教导涉及一种制造半导体光电倍增器的方法，该方法包括：

在衬底上提供具有至少一个端子的一个或多个微单元；以及

提供可操作地耦接到至少一个端子的至少一个esd保护元件。

参照以下被提供以帮助理解本教导的附图，将更好地理解这些和其他特征。

附图说明

现在将参照附图描述本教导，其中：

图1示出了半导体光电倍增器的示例性结构。

图2是示例性半导体光电倍增器的示意性电路图。

图3是示例性半导体光电倍增器的示意性电路图。

图4a至图4d是示例性esd保护的半导体光电倍增器的示意性电路图。

图5a至图5h是根据本教导的可以用于esd保护的半导体光电倍增器中的微单元的示意性电路图。

图6是半导体光电倍增器的示例性布局配置。

图7a和图7b示出了建模微单元的典型电流与电压特性。

图8示出了用于n-on-p工艺sipm的示例性电路模型。

图9a和图9b示出了图8的电路模型的典型电流与电压特性。

图10示出了包括esd保护二极管的n-on-p工艺sipm的示例性电路模型。

图11a和图11b示出了图10的电路模型的典型电流与电压特性。

图12是在阳极上使用负偏置以及在阴极上使用接地的sipm模型的负偏置配置。

图13a、图13b和图13c示出了图12的电路模型的典型电流与电压特性。

图14是根据本教导的sipm的替代配置。

图15a和图15b示出了图14的电路模型的示例性电流与电压特性。

图16示出了esd保护二极管的电压与光电探测器二极管的电压的对比。

图17是光电探测器二极管的示例性布局。

图18是esd保护二极管的示例性布局。

具体实施方式

现在将参照一些示例性半导体光电倍增器来描述本公开。将理解，提供示例性半导体光电倍增器以帮助理解教导，并且不应以任何方式解释为限制性的。此外，在不脱离本教导的精神的情况下，参照任何一个附图描述的电路元件或部件可以与其他附图的电路元件或部件或其他等效电路元件互换。将理解，为了图示的简单和清楚起见，在认为适当的情况下，可以在附图之间重复附图标记以指示对应或相似的元件。

最初参照图1，示出了包括盖革模式光电二极管的阵列的半导体光电倍增器100。该阵列使用本领域技术人员已知的并且可以包括例如但不限于沉积、植入、扩散、图案化、掺杂和蚀刻的半导体工艺形成在半导体衬底150上。导电材料、绝缘材料和半导体的掺杂区域的图案化层形成光电二极管的结构。如图所示，邻近于每个光电二极管设置有可以用来限制雪崩电流的淬火电阻器。光电二极管通过铝或类似的导电迹线电连接到公共偏置电极和接地电极。

在图2中示出了用于半导体光电倍增器200的常规实现方式的等效电路示意图，其中光电探测器二极管155的阵列的阳极连接到公共接地电极，并且阵列的阴极经由限流电阻器160连接到公共偏置电极以用于在二极管两端施加偏置电压。

半导体光电倍增器100由称为微单元125的重复结构的阵列组成。每当微单元125经历盖革击穿时，每个微单元125生成高度均匀且量化的量的电荷。微单元125(以及因此的探测器)的增益被定义为输出电荷与电子上的电荷之比。可以根据过电压和微单元电容来计算输出电荷。

其中：

g是微单元的增益；

c是微单元的电容；

δv是过电压；并且

q是电子的电荷。

图3示出了如美国专利号9,029,772所描述的半导体光电倍增器300，该专利被转让给本申请人，并且其内容通过引用并入本文。半导体光电倍增器300包括快速输出端子310，该输出端子电容性地耦合到每个光电二极管阴极，以快速读出来自光电探测器二极管155的雪崩信号。当光电二极管发出电流脉冲时，阴极处所产生的电压变化的一部分将经由互电容耦合到快速输出端子310中。使用快速输出端子310进行读出避免了由于与偏置电路相关联的相对较大的rc时间常数而导致受损的瞬态性能。半导体光电倍增器300的每个微单元325包括光电探测器二极管155、限流电阻器160以及耦接到快速输出端子310的电容器320。

电容性地耦合到每个微单元325中的淬灭电阻器160的快速输出端子310允许快速的小信号输出以指示光子检测。然而，由于受快速输出端子310和淬灭电阻器160之间的介电强度的限制，此布置遭受不良的esd性能。静电放电(esd)事件可以在集成电路(ic)的处理或处置的任何阶段发生。

参照图4a，示出了根据本教导的esd保护的半导体光电倍增器400a。esd保护的半导体光电倍增器400a类似于半导体光电倍增器300，并且相似的元件由相似的附图标记表示。主要区别在于，esd保护的半导体光电倍增器400a包括可操作地耦接到快速输出端子310的esd保护元件。在示例性布置中，esd保护元件是esd保护二极管410。esd保护二极管410耦接至快速输出端子310的节点420浮动至接近于零的电势，从而向快速输出端子310添加少量电容。然而，在快速输出端子310处发生esd事件的情况下，esd保护二极管410或者通过对衬底150的碰撞电离使esd电荷反向偏置并耗散，或者通过对衬底150正向偏置注入使esd电荷正向偏置并耗散。由于构成esd事件的电荷通过esd保护二极管410耗散，因此可以保护快速电容器电介质免受高压。

参照图4b，示出了也根据本教导的另一esd保护的半导体光电倍增器400b。esd保护的半导体光电倍增器400b类似于半导体光电倍增器200，并且相似的元件由相似的附图标记表示。主要区别在于，esd保护的半导体光电倍增器400b包括可操作地耦接到输出端子312的esd保护元件。在输出端子312处发生esd事件的情况下，esd保护二极管410通过对衬底150的碰撞电离使esd电荷反向偏置并耗散，或者通过对衬底150进行正向偏置注入使esd电荷正向偏置并耗散。

参照图4c，示出了也根据本教导的另一esd保护的半导体光电倍增器400c。esd保护的半导体光电倍增器400c基本上类似于esd保护的半导体光电倍增器400b。主要区别在于esd保护的半导体光电倍增器400c包括微单元125的两个离散阵列425a、425b，每个离散阵列425a、425b具有独立的输出端子312a、312b。每个输出端子312a、312b可操作地耦接到对应的esd保护二极管410。在示例性实施方案中，至少一个esd保护二极管410被定位成使得其不接收光。例如，至少一个esd保护二极管410可以被不透明材料或不透明涂层覆盖。在一种示例性布置中，至少一个esd保护二极管被金属材料覆盖。

参照图4d，示出了也根据本教导的另一esd保护的半导体光电倍增器400d。esd保护的半导体光电倍增器400d基本上类似于esd保护的半导体光电倍增器400b，并且相似的元件由相似的附图标记表示。主要区别在于esd保护的半导体光电倍增器400d包括伪微单元430a、430b。esd保护的半导体光电倍增器400d包括多个互连的光敏微单元125。本领域普通技术人员将理解，为方便起见，在图4d中仅示出了esd保护的半导体光电倍增器400d的区段。邻近于阵列设置有dcr抑制元件(无效的伪微单元430a、430b)。dcr抑制元件抑制相邻的光敏微单元125的暗计数率。在该示例性布置中，dcr抑制元件是未供电的伪微单元430a、430b。有源微单元125电耦接在阴极功率迹线和阳极功率迹线之间。相反，伪微单元430a、430b不电耦接至阴极功率迹线或阳极功率迹线。因此，伪微单元430a、430b与有源微单元125电隔离。将理解，半导体光电倍增器400d包括在衬底150上的多个互连的微单元125，微单元具有至少一个输出端子312以及可操作地耦接到至少一个输出端子312的至少一个esd保护元件410。大部分互连的微单元125是光敏的。然而，微单元中的至少一些可以是伪微单元。设想在替代布置中，大部分微单元是伪微单元430a、430b，而小部分微单元125是光敏的。

参照图5a至图5h，示出了多个不同的微单元配置125a-125h，它们可以用于形成esd保护的半导体光电倍增器400a-400d中的阵列微单元。图5a示出了n-on-psipm微单元125a，其由p型衬底上的n掺杂雪崩光电二极管以及执行无源淬灭的电阻器组成。每个微单元具有电容耦合，从而能够导出“快速输出”脉冲，该脉冲具有纳秒级的窄脉冲宽度。优化此过程以检测ir区域中更长波长的光，这在汽车lidar应用中特别感兴趣。

图5b示出了p-on-nsipm微单元125b，其由p型衬底上的n掺杂雪崩光电二极管以及执行无源淬灭的电阻器组成。每个微单元具有电容耦合，从而能够导出“快速输出”脉冲，该脉冲具有纳秒级的窄脉冲宽度。例如，针对在生物医学扫描区域中经常使用的较短波长的蓝色检测，优化了此过程。图5c和图5d示出了具有电阻性淬灭电阻器的sipm微单元125c、125d。这是标准类型的微单元，该微单元由连接到无源淬灭电阻器但无快速电容器耦合的p-on-n或n-on-p器件组成。图5e示出了仅由雪崩光电二极管(apd)组成的sipm微单元125e。在这种情况下，淬灭将在芯片外有源地或无源地进行。图5f示出了用混合apdcmos工艺形成的微单元125f。apd可以形成在具有cmos晶体管的衬底上，这为微单元的设计提供了许多可能性。图5g示出了包括cmos晶体管淬灭的微单元125g。电阻性淬灭电阻器由cmos电阻性淬灭电路代替。调节晶体管上的vbias栅极电压以提供特定的有效淬灭电阻。图5h示出了微单元125h，其包括具有附加cmos读出电路的cmos晶体管淬灭。可以将附加cmos读出电路放置在apd晶体管结的输出上，以执行信号调理并与外部电路进行接口连接。在这种微单元配置中，apd通过将信号反馈给淬灭晶体管来有源淬灭，并且时间延迟小于无源淬灭时间。有源淬灭电路可以或可以不跟随更多的片上电路(例如缓冲器)。

本领域技术人员将理解，spm包括如图6所示的主总线线路655和副总线线路657。副总线线路657直接连接到微单元125的输出。然后将副总线线路657耦接到主总线线路655，该主总线线路连接到与读出端子(诸如快速输出端子310)相关联的接合焊盘658。通常，副总线线路657在微单元125的列之间竖直地延伸；而主总线线路655在微单元125的外排附近水平地延伸。esd保护二极管410可以位于金属焊盘158下方，因为它不需要是光敏感的。以这种方式，包括esd保护的元件不会对探测器的效率产生负面影响。由于esd保护元件可能位于金属迹线或接合焊盘下方，因此探测器微单元的有源区域的覆盖面积被最大化以检测光。esd保护元件不会阻止光传输到探测器微单元的有源区域。

当esd保护二极管410被正向偏置在大约0.5v时，esd保护二极管410开始传导电流，从而提供低阻抗路径以释放来自esd事件的能量。esd保护二极管410限制了可以在快速输出端子310两端建立的电压。图7a和图7b示出了图4a的esd保护的半导体光电倍增器400a的典型电流与电压特性。曲线表明，电流在高于0.5v正向偏置阈值时迅速增加。当向esd保护二极管410施加反向电压时，存在皮安区域中的少量电流，直到达到反向击穿电压。对于sipm，击穿电压通常在24v至40v的区域内。为该图建模的esd保护二极管410的反向击穿电压为30v。

参照图8，其示出了n-on-p工艺sipm的模型，该模型并入了外部偏置电源v1、50欧姆电阻器r2上的快速输出读出以及寄生封装级部件c1、c2、l1、l2、l3和r1。偏置电压v1通常比击穿电压高5到10v，即35到40v。c1和c2是由阴极的引线接合焊盘形成的寄生电容器，并且快速输出到阳极连接到的硅的p型衬底。典型的引线接合电容约为270ff量级。l1、l2和l3表示寄生电感，这是由于从硅的顶表面上的sipm接合焊盘到封装引脚的引线接合连接以及封装引脚本身的电感。引线接合电感建模为500ph，与150pf的焊盘电感串联。r1代表从sipm的p型硅衬底到阳极引线接合焊盘的平行过孔和迹线电阻，并且还包括衬底的电阻率的分量。模型中使用的值为10欧姆。d1包含sipm的集总模型。

在图9a和图9b中示出了对光的脉冲的示例性响应。在图9a中，示出了对10％的微单元触发的响应。输出脉冲为负向，并且幅度大约为-25mv，并且半波高全宽为纳秒级。图9b示出了击发sipm中所有微单元的响应。在这种情况下，幅度增加到大约-250mv，同时保持相似的脉冲宽度。在sipm内部，快速输出与微单元中的apd具有电容耦合。由于外部负载电阻器r2参考接地，并且快速输出电容性耦合，因此输出是具有接地平均值的ac信号。在最初的尖脉冲之后，存在正向过冲，该过冲慢慢衰减回到接地电平。

参照图10，示出了具有正偏置配置的图4a的esd保护的微单元的等效模型。如果快速输出端子310悬空，则可能在输出上积累电荷，并可能产生静电损坏。esd保护二极管d2可以用于使快速输出端子310放电。可以通过与微单元325中的光电探测器二极管155相同的工艺来制造二极管d2，并将二极管放置在快速输出端子310上的引线接合焊盘158附近。对于图11a和图11b所示的情况，快速输出端子310总是小于二极管的正向导通电压，因此输出特性不应受到包含d2的明显影响。图11a和图11b分别示出了在快速输出端子310上使用esd保护二极管d2击发的10％和100％的微单元的脉冲响应脉冲模拟。通过将这些图与图9a和图9b中所示的等效模拟进行比较，可以看出，在这些情况下，包括esd保护二极管d2并没有明显的影响。

参照图12，示出了具有负偏置配置的图4a的esd保护的微单元的等效模型。从可靠性的角度，负偏压配置有吸引力，因为在静态条件下，快速输出电容器两端的电压为零伏，这是因为阴极保持接地，而阳极处于–vbias，这与图8和图10所示的先前配置的偏置电压相反。然而，在这种情况下，esd保护二极管d2存在问题。d2的击穿电压与sipm的微单元相似，并且可能导致二极管d2置于盖革模式，因为它在其自身的阳极和sipm处具有–vbias，并且d2的阴极经由l3和r2接地。环境光或暗噪声事件将导致d2击穿，并且由于负载r2的值在50欧姆时非常低，所以二极管将无法适当淬灭。通常，淬灭电阻器要高几个大小量级。这样做的净效果是d2会持续汲取电流，从而在快速输出端子310处放置电压偏移。在图13a和图13b中示出了这种情况的模拟。在模拟中会击发100％的微单元。流过d2的电流如图13a所示。模拟示出了，155ma的dc静态电流流过d2。由于dc静态电流流过d2和r2，因此在快速输出处产生约-7.74v的电压偏移，如图13b所示。当d1击发时，sipm的输出尝试将d2的阴极拉到更偏负，从而减小d2两端的偏置和流过其的电流，从而在快速输出端子310上产生正向脉冲。

在待机状况下，保护二极管可能耗散大量功率(vbias-7.74v*0.155a≈5w)，并且其可能会很快熔断。对于所示的模拟，该问题的解决方案是将esd保护二极管410的击穿电压增加到高于用于sipm的偏置电压，即高于40v。但是，这样的缺点是，esd二极管的制造工艺需要与微单元中的二极管不同。图13c中快速输出在负偏置配置中使用esd保护二极管(击穿电压为50v，100％的微单元击发)的模拟结果表明，在这种情况下，增加d2不会影响快速输出。

替代方法是将电阻器r3与d2串联(d2具有与sipm微单元相同的击穿电压)，如图14所示。如果电阻器r3的值约为几百千欧姆，则有助于淬灭任何雪崩事件并降低dc偏置电流。对流过d2的电流的模拟示出了，当所有微单元都击发时，没有电阻器进行模拟时，静态电流将从0.155a大幅降低至19.4ua。该电流大约为(vbias-vbr)/500kohms＝(40v–30v)/500kohms＝20ua。现在，快速输出几乎不受包含esd保护二极管d2的影响。但是，在-1mv的50欧姆负载两端有小的负dc偏移电压(20ua*50ohm＝1mv)。可以通过与负载并联放置外部电容器来消除偏移。

如参照图12的负偏置配置所详述，如果esd微单元具有与探测器微单元相同的击穿性能，则esd保护二极管两端施加与形成探测器本身的微单元相同的电压会导致探测器快速输出的性能失真。为了避免这种不希望的行为，可以修改esd保护二极管410。与光电探测器二极管155的有源区域720相比，其有源区域710可以减小，如图16所示，这具有增大固有平面击穿开始的电压的效应。有源区域710被减小到足以将esd保护二极管410l提升到高于光电探测器二极管155本身的最大工作电压。进一步地，修改限定层的结730以增加其曲率，以便增加在其处esd保护二极管410开始在敏感的硅-二氧化硅界面处表现出非分布(即局部)边缘击穿的电压。这为esd保护二极管410打开了操作窗口，在该窗口中它可以允许esd事件通过它耗散而不会影响正常操作中的探测器。图16提供了光电探测器二极管155和esd保护二极管410的示例性工作电压范围的图示。即使增加了esd保护二极管，该布置也允许使负偏置方案保持不受影响。图17示出了标准光电探测器二极管155的布局，而图18示出了示例性esd保护二极管410的布局。esd保护二极管的有源区域710具有均匀分布的多个触点/过孔750，以确保esd事件有效地耗散到地。

本领域普通技术人员将理解，可以使用常规的半导体处理技术在衬底上制造硅光电倍增器，并且可以包括例如但不限于沉积、植入、扩散、图案化、掺杂和蚀刻。导电材料、绝缘材料和半导体的掺杂区域的图案化层形成微单元的结构。该制造方法可以包括提供互连的光敏微单元阵列的步骤；其中该阵列至少包括具有第一几何形状的第一结区域的第一类型的微单元；具有第二几何形状的第二结区域的第二类型的微单元。至少一个esd保护元件可以定位为使得其不接收光。例如，至少一个esd保护元件可以被不透明材料或不透明涂层覆盖。在另一示例中，至少一个esd保护元件被金属材料覆盖。在示例性实施方案中，至少一个esd保护元件位于接合焊盘下方。

将理解，光电探测器二极管的击穿电压可以基本上等于与esd二极管相关联的击穿电压。另选地，esd保护二极管的击穿电压被配置为低于光电探测器二极管的击穿电压。在另一布置中，esd保护二极管的击穿电压被配置为高于光电探测器二极管的击穿电压。

如图18所示，esd保护二极管的有源区域小于光电探测器二极管155的有源区域。至少一个esd保护二极管是如图18所示的第一类型，而光电探测器二极管155是如图17所示的第二类型。第一类型具有第一尺寸的有源区域；第二类型具有第二尺寸的有源区域。第一尺寸可以小于第二尺寸。esd保护二极管410的击穿电压可以在10伏至150伏的范围内。另选地，esd保护二极管410的击穿电压在20伏至70伏的范围内。在另一布置中，esd保护二极管的击穿电压在24伏至40伏的范围内。esd保护二极管410的有源区域的掺杂分布可以与光电探测器二极管155的有源区域的掺杂分布不同，使得esd保护二极管410的击穿电压高于光电探测器二极管的击穿电压。另选地，esd保护二极管410的有源区域的掺杂分布与光电探测器二极管155的有源区域的掺杂分布不同，使得esd保护二极管的击穿电压低于光电探测器二极管的击穿电压。

esd保护二极管410理想地定位为尽可能靠近输出焊盘/端子。例如，它可以位于输出焊盘处或其下方。另选地，它可以位于输出焊盘和光敏sipm微单元之间。在一个示例中，它可以比光敏sipm微单元更靠近输出焊盘。在另一示例中，在硅通孔(tsv)型器件的情况下(其中输出焊盘位于通过tsv和底侧金属化连接到顶部有源侧的衬底的下侧)，在有源顶部侧靠近tsv中的一个或多个以及在tsv和光敏sipm微单元之间。取决于微单元的尺寸和sipm的尺寸和类型，输出焊盘可位于距有源光敏sipm微单元大约10至50微米的距离。esd保护应比该最小距离更靠近输出焊盘，以试图确保电荷由esd保护二极管而不是有源微单元耗散。

本领域技术人员将理解，可以在不脱离本发明的范围的情况下对上述实施方案进行各种修改。以此方式，将理解，仅在根据所附权利要求认为必要的情况下，才对本教导进行限制。术语半导体光电倍增器旨在涵盖任何固态光电倍增器器件，诸如硅光电倍增器[sipm]、微像素光子计数器[mppc]、微像素雪崩光电二极管[mapd]，但不限于此。术语“端子”旨在涵盖用于在器件外部进行连接的电气连接。例如，阳极端子、阴极端子、快速输出端子用于在sipm器件外部进行连接。

类似地，当在说明书中使用时，词语包括/包含用于指定所述特征、整数、步骤或部件的存在，但不排除一个或多个附加特征、整数、步骤、部件或其组的存在或增加。