具备多通道同步功能的任意波形发生器的制作方法

本发明涉及集成电路测试领域，尤其是涉及需要应用波形扫描，通过特写波形对芯片进行阈值测试或同步数模混合测试的环境下的具备多通道同步功能的任意波形发生器。

背景技术：

传统集成电路测试过程中，当模拟电压电流源（vi源）需要使用渐进变化或特殊扫描波形对被测芯片（dut）进行测试时，需要设置多段输出，由于pc或其他控制器在延时上面的差异，对输出波形产生影响，不能得到均匀一致的波形，并且效率方面，因为需要进行多次设置，对通信效率产生较大影响，因而传统模拟vi源在芯片测试的一致性和效率方面存在较大问题。同时，传统任意波形发生器（awg）输出只考虑单通道输出的一致性，未考虑多通道及测量的同步，当两者之一存在偏差的情况下，对测试过程将产生较大偏差，并且在数模混合芯片的测试中也存在较大限制。

中国发明专利105866482b在2016年3月公开了一种基于pxie总线的任意波形发生器。包括波形生成部分和波形调理部分，波形生成部分包括：fpga和晶振，波形调理部分包括：16位dac、运算放大器、spi程控放大器、滤波电路、spi程控dac、差分运算放大器及减法器。本发明采用pxie总线作为上位机下发波形数据的通道，在波形产生过程中，fpga不断处理上位机下发的波形数据，从而保证高频信号质量的完善性。在波形调理过程中，根据信号的频率特点及抗噪能力的不同，分别采用了贝塞尔滤波器及椭圆滤波器，满足不同种类的信号滤波要求；针对低于50mv的幅值信号设计了小信号处理支路，保证小幅值信号不被噪声淹没；信号幅值和偏置采用内外同步调节的方式，确保信号的准确性。但是其依然存在有未考虑多通道及测量的同步，当两者之一存在偏差的情况下，对测试过程将产生较大偏差，并且在数模混合芯片的测试中也存在较大限制的问题。

技术实现要素：

针对现有技术所存在的上述未考虑多通道及测量的同步，当两者之一存在偏差的情况下，对测试过程将产生较大偏差，并且在数模混合芯片的测试中也存在较大限制的技术问题，本发明提供了一种具备多通道同步功能的任意波形发生器。

为解决上述技术问题，本发明所采取的技术方案为：一种具备多通道同步功能的任意波形发生器，包括模拟资源板，所述模拟资源板上至少设置有一个awg测试模块，每个awg测试模块均包括接收同步信号的主控芯片和与主控芯片连接并存储有测试波形用的存储器，

所述awg测试模块配置为输出通道时，用于输出测试波形到dut；

所述awg测试模块配置为触发通道时，用于接收触发波形；

所述输出通道的主控芯片根据触发波形对测试波形的输出进行控制。

模拟资源板即模拟电压电流资源板，本发明使用的时候通过上位机，例如pc端，生成测试所需要的任意awg输出波形数据，并将数据通过总线传输到输出通道的主控芯片上，并由fpga控制将数据载入到存储器中，选择相应的vi源的输出或测量端接入到被测芯片dut上，并设置该通道为同步触发通道。可以对触发通道设置一定的触发值指示记录触发点的位置。

根据需要设定输出通道与触发通道的输出间隔与采样时间，当设定同步的各个通道的fpga检测到同步启动信号时，输出通道依次获取前面载入到存储器中的数据，并将其传递到该通道的数模转换器dac中，dac接收到相应数据输出设定的波形。

dac输出的过程中，所有同步通道的模数转换器adc对每个输出点进行实时同步采样，保证输出点与测量点依次有序并保持固定间隔。adc每次测量的数据均写入存储器中，并在设定了触发值的情况下与触发值持续进行对比并输出指示信号。

测试过程中，当触发通道检测到被测信号满足触发条件时，可以选择停止或继续输出。

本发明中，载入存储器中的数据可以通过上位机设定生成任意波形的数据数组，包括任意波形的组合，随机的数据点等，将不超过存储器大小的数据载入。dac输出过程中，可以根据设定的起始地址和终止地址，选择相应的波形片断进行输出，并且可以设定重复次数或无限循环。

本发明能够保持多通道模拟信号输出过程中的同步性，多通道并行处理，使用同一触发信号。并能够设定对同步信号响应的通道，其他资源板保持原有状态。

本发明能够保持输出与测量的有序一致性，测试过程中保持输出、测量、再输出、再测量的循环顺序，并且输出与测量通道可以相同也可以不同，包括在不同类型的资源板上进行。

本发明的同步启动信号可以是上位机发送过来的总线数据，也可以接收其他的脉冲信号，包括由数字板提供的脉冲信号或被测芯片（dut）的脉冲输出。

整个模块包括提供硬件输出的模拟资源板，相应的数据总线结构，以及软件及主控芯片程序等。通过软硬件的组合功能，可以在vi源上生成并测量相应的具有同步功能的任意波形。整个测试系统可以包含模拟资源板、数字资源板及接口板等。

作为优选，所述触发波形由dut产生传输至触发通道的主控芯片。

作为优选，所述触发波形由输出通道处直接接受后反馈至触发通道的主控芯片。

作为优选，若执行的测试波形不需要同步触发，则所述触发通道为空置的触发通道。

作为优选，所述同步信号由上位机通过当前模拟资源板上的总线向awg测试模块传输，或，所述同步信号由上位机通过关联模拟资源板上的总线向当前模拟资源板上的awg测试模块传输。

作为优选，所述同步信号包括dut输出脉冲在总线上的有效脉冲信号。

作为优选，所述测试波形为单次输出的测试波形、输出之后触发停止的测试波形、触发后多次输出的测试波形或无限循环输出的测试波形。

作为优选，所述输出通道主控芯片通过一个数模转换器后输出测试波形到dut，触发通道的主控芯片通过一个模数转换器接收触发波形，所述数模转换器与所述模数转换器同步采样，所述模数转化器采样后的数据在触发通道的存储器中存储。

作为优选，所述主控芯片为fpga处理器或arm处理器。

作为优选，存储器为嵌入式ram，fifo或ram独立芯片、ddr芯片。

本发明的实质性效果是：本发明能够保持多通道模拟信号输出过程中的同步性，多通道并行处理，使用同一触发信号。并能够设定对同步信号响应的通道，其他资源板保持原有状态。本发明能够保持输出与测量的有序一致性，测试过程中保持输出、测量、再输出、再测量的循环顺序，并且输出与测量通道可以相同也可以不同，包括在不同类型的资源板上进行。

附图说明

图1任意波形发生器同步功能的硬件结构框图；

图2测试程序实例1参考波形图；

图3测试程序实例2参考波形图；

图中，100、数据总线，101、主控芯片fpga，102、存储器ram，103、数模转换器dac，105、模数转换器adc，106、被测器件dut，110、模拟资源板。

具体实施方式

下面通过具体实施例，并结合附图，对本发明的具体实施方式作进一步具体说明。

一种具备多通道同步功能的任意波形发生器（参见附图1），包括模拟资源板110，与上位机之间通过数据总线100连接，所述模拟资源板上设置有若干个awg测试模块，每个awg测试模块均包括接收同步信号的主控芯片和与主控芯片连接并存储有测试波形用的存储器ram102，主控芯片上既连接有模式转换器adc也连接有数模转换器dac。模式转换器adc和数模转换器dac均可以直接与被测器件dut连接。

所述awg测试模块配置为输出通道时，用于输出测试波形到被测器件dut106；

所述awg测试模块配置为触发通道时，用于接收触发波形；

所述输出通道的主控芯片根据触发波形对测试波形的输出进行控制。

所述触发波形由dut产生传输至触发通道的主控芯片。

所述触发波形由输出通道处直接接受后反馈至触发通道的主控芯片。

若执行的测试波形不需要同步触发，则所述触发通道为空置的触发通道。

所述同步信号由上位机通过当前模拟资源板上的总线向awg测试模块传输，或，所述同步信号由上位机通过关联模拟资源板上的总线向当前模拟资源板上的awg测试模块传输。

所述同步信号可以是dut输出脉冲在总线上的有效脉冲信号。

所述测试波形为单次输出的测试波形、输出之后触发停止的测试波形、触发后多次输出的测试波形或无限循环输出的测试波形。

所述输出通道主控芯片通过一个数模转换器dac103后输出测试波形到dut，触发通道的主控芯片通过一个模数转换器adc接收触发波形，所述数模转换器与所述模数转换器同步采样，所述模数转化器采样后的数据在触发通道的存储器中存储。

所述主控芯片为主控芯片fpga101。存储器为嵌入式ram，fifo或ram独立芯片、ddr芯片。

本实施例使用的时候通过上位机，例如pc端，生成测试所需要的任意awg输出波形数据，并将数据通过总线传输到输出通道的主控芯片上，并由fpga控制将数据载入到存储器中，选择相应的vi源的输出或测量端接入到被测芯片dut上，并设置该通道为同步触发通道。可以对触发通道设置一定的触发值指示记录触发点的位置。

根据需要设定输出通道与触发通道的输出间隔与采样时间，当设定同步的各个通道的fpga检测到同步启动信号时，输出通道依次获取前面载入到存储器中的数据，并将其传递到该通道的数模转换器dac中，dac接收到相应数据输出设定的波形。

dac输出的过程中，所有同步通道的模数转换器adc对每个输出点进行实时同步采样，保证输出点与测量点依次有序并保持固定间隔。adc每次测量的数据均写入存储器中，并在设定了触发值的情况下与触发值持续进行对比并输出指示信号。

测试过程中，当触发通道检测到被测信号满足触发条件时，可以选择停止或继续输出。

本实施例中，载入存储器中的数据可以通过上位机设定生成任意波形的数据数组，包括任意波形的组合，随机的数据点等，将不超过存储器大小的数据载入。dac输出过程中，可以根据设定的起始地址和终止地址，选择相应的波形片断进行输出，并且可以设定重复次数或无限循环。能够保持多通道模拟信号输出过程中的同步性，多通道并行处理，使用同一触发信号。并能够设定对同步信号响应的通道，其他资源板保持原有状态。能够保持输出与测量的有序一致性，测试过程中保持输出、测量、再输出、再测量的循环顺序，并且输出与测量通道可以相同也可以不同，包括在不同类型的资源板上进行。本实施例同步启动信号可以是上位机发送过来的总线数据，也可以接收其他的脉冲信号，包括由数字板提供的脉冲信号或被测芯片（dut）的脉冲输出。整个模块包括提供硬件输出的模拟资源板，相应的数据总线结构，以及软件及主控芯片程序等。通过软硬件的组合功能，可以在vi源上生成并测量相应的具有同步功能的任意波形。更为具体的实施例，

被测芯片为数字输入芯片，测试芯片输入的高低阈值电平（vih或vil），如反向器等，测试波形见附图2。实例中设置1个输出通道与1个测量通道，实际应用中可以使用多个通道进行awg同步输出。

1.设置资源板1的通道0为输出通道，资源板2通道2为测量通道，两者设置为同步通道；

2.上位机生成输出波形，并将波形数据载入到通道0的存储器中；

3.设置通道0与通道2的输出间隔与采样时间，设置通道2的触发条件；

4.总线上启动同步信号进行测试；

5.测试过程中adc的采样值在fpga中与设定的触发值作比较，当满足触发条件时，选择跳出或继续输出直到波形输出结束；

6.通过通道2的触发地址获取通道0相应地址下的输出测量值，该值即为该芯片的阈值电平。

另一种具体的实施例被测芯片为数模混合芯片，模拟信号输入，数字信号输出，典型如adc芯片等。（测试波形见附图3）

1.设置模拟资源板的通道0为同步输出通道，数字资源板通道1用于测试芯片的输出数据；

2.上位机生成输出波形，并将波形数据载入到通道0的存储器中；

3.设置通道0每次触发只输出波形数据中的一个值；

4.数字资源板通道1输出同步脉冲信号，通过总线传递到模拟资源板通道0；

5.通道0输出相应模拟信号到芯片，通过其他资源板测试芯片输出；

6.重复4、5步骤，直到测试结束。

以上所述的实施例只是本发明的一种较佳的方案，并非对本发明作任何形式上的限制，在不超出权利要求所记载的技术方案的前提下还有其它的变体及改型。