一种基于独立链路的处理系统硬件自检方法与流程

本发明属于机载雷达信息处理技术领域，涉及一种基于独立链路的处理系统硬件自检方法。

背景技术：

雷达系统无论是在武器装备等军事系统还是在汽车、气象等民用领域都起到非常重要的作用。机载雷达作为飞机的眼睛，更是直接决定了飞机的安全飞行和战时的精确打击。作为一种非常复杂而又极其重要的电子系统，保证自身的安全、稳定、可靠具有重要的实用价值。

现代雷达系统已经具有了越来越多的功能和较高的性能，但雷达系统复杂程度的提高也对雷达的可靠性提出了更高的要求。在雷达设计中，除了利用各种措施保证系统各个环节的高可靠性外，还必须保证系统有良好的可维护性。雷达除了利用普通的测试仪表方便地进行人工测试外，还必须具备自检功能，必须为雷达的各级用户提供各种检测、维护手段，这样才能保证对雷达系统进行良好的检测、诊断和故障隔离，这些通称为雷达的bit功能。这些功能要通过软件对硬件系统的综合测试管理，甚至专门的测试设备、专门测试电路来实现，因此雷达的bit功能包括了以下各项内容：1)雷达的机内自检(简称机内bit)；2)雷达的维护测试(简称维护bit)；3)雷达在地面的检测维护(雷达系统的检测设备)。

雷达系统的自检技术目前已经得到了各国的极大关注，相关测试设备的研制也极大地提高了产品的生产和测试效率，较少了设备的开发和维护成本，但是，人为参与的调试测试手段也达到了相当多的数量，一方面人为的干扰容易产生不必要的错误，而且测试不够智能、具体，另一方面测试状态也不够独立，影响到雷达的正常运转，极大地降低了工作效率。

雷达系统的自检不仅要求监测内容足够全面具体，同时也要求检测方法相对独立，使得雷达的可靠性和维修性及系统的工作效率都能够得到极大地提高。

技术实现要素：

本发明的一个目的是设计一种基于独立链路的处理系统硬件自检方法，以满足机载雷达处理系统的维护与自检。

根据本发明的一个方面，提供了一种基于独立链路的处理系统硬件自检方法，所述方法包括：

将处理单元主控模块与其他所有模块通过独立链路相连接；

其中，所述独立链路为rs485总线，所述处理单元主控模块通过一路bit自检rs485总线与每个模块通过菊花链架构相连，且该链路上的rs485通信全部用于硬件自检测而不用于实现其他功能；

其中，所述主控模块包含mcu，所述mcu用于硬件自检流程的控制和命令收发以及自检结果处理与存储上报；并且

所述主控模块的mcu还接收主控模块cpu的开始和结束自检指令，并将最终测试结果上报主控模块cpu。

根据一个实施例，每个模块均包含rs485，并且各个模块的rs485的数据总线被并联后与mcu连接。

根据一个实施例，所述mcu在接收到所述主控模块cpu的开始指令后开始硬件自检测流程。

根据一个实施例，在所述自检测流程中，所述mcu向特定模块发送测试指令，并接收该模块的测试结果。

根据一个实施例，如果该模块自检超时，则置位超时标志位。

根据一个实施例，如果该模块返回测试结果，则与标准参数进行对比以确定自检参数是否正常，如果结果正常则直接存储测试结果，否则置位相应测试异常位后存储测试结果。

本发明设计处理系统硬件自检方法具有链路简单独立，效率高，测试结果精确的优点，能够提高系统的可靠性和工作效率。本发明可以应用于多种系统的硬件自检。

参考附图，根据以下对示例性是实力的描述，本发明的其他特征将变得清楚。

附图说明

图1是本发明一种基于独立链路的处理系统硬件自检方法系统拓扑框图；

图2是本发明硬件自检方法的数据处理流程框图。

具体实施方式

以下，参考附图描述根据本发明的实施例，但是应当理解，以下的描述仅仅是示例性的，并且不是要将本发明限制到以下实施例。

根据本发明的方法和设备易受许多变化的影响，为了清楚而简要的描述，方法和设备的许多描述被简化了。许多描述使用了特定标准的结构和术语。然而，所公开的方法和设备可以更广泛地应用。

本领域的技术人员将理解，结合此处公开的实施例所描述的各种示例性的逻辑框、模块、单元和算法步骤可以经常被实施为电子硬件、计算机软件或两者的结合。为了清楚地示出硬件与软件的这一互换性，以下对于各种示例性的组件、框、模块和步骤就其功能进行了整体的描述。这样的功能被实施为硬件还是软件，取决于施加在系统整体上的具体的约束。技术人员可以对于各个具体的系统以不同的方式实施所描述的功能，但这样的实施方式决策不应被解释为导致偏离本发明的范围。此外，单元、模块、框或步骤的功能分组是为了描述简单。具体的功能或步骤可以从一个单元、模块或框移出，而不偏离本发明。

提供对公开的实施方式的以下描述，以使得本领域的任何技术人员能够完成或使用本发明。对这些实施例的各种修改对于本领域的技术人员将是显然的，并且此处所描述的一般原理可以被应用于其它实施例，而不偏离本发明的精神或范围。因此，本技术不限于以下所描述的具体示例。因此，应理解此处给出的说明书和附图代表本发明目前优选的实施方式，并因此代表了由本发明广泛地构想的主题。进一步地，应理解本发明的范围充分地包含其它对本领域的技术人员可能是显然的实施方式，并且因此，本发明的范围只由所附的权利要求限制。

本发明提出了一种基于独立链路的处理系统硬件自检方法，该方案中的机载雷达处理单元主控模块与其他所有模块之间通过独立链路相连接，独立工作，不影响雷达主链路的正常运行，并能够全面进行处理单元的硬件自检测；

所述的独立链路为rs485总线，处理单元主控模块通过一路bit自检rs485总线(每个模块都包含一个rs485，其数据总线并联，总体效果为包含两根数据线)与处理单元每个模块通过菊花链架构相连，且该链路上的rs485通信全部用于硬件自检测，不用于实现其他功能；

所述的主控模块包含有一片mcu，用于硬件自检流程的控制和命令收发和自检结果处理与存储上报；

所述的主控模块的mcu还接收主控模块cpu的开始和结束自检指令，并将最终测试结果上报主控模块cpu。

以下，参考附图对根据本发明的方法进行具体的描述。

参考图1，本发明提出了一种基于独立链路的处理系统硬件自检方法，该方法将机载雷达处理单元主控模块与其他模块之间通过星型连接构成独立连路，将自检链路独立于系统功能链路以外，可靠性高，管理简单；

本实例中独立的自检链路为菊花链型rs485总线结构，主控模块通过一路自检rs485连接系统内所有其他模块；

本实例中独立的自检链路仅用于硬件自检测，不用于实现其他功能；

本实例中数据处理板设计的一片mcu用于自检指令的下发与自检结果的采集、处理、存储、上报；

本实例中数据处理板mcu接收主控模块cpu开始与结束指令的控制，并将最终自检结果上报cpu；

所述的主控模块包含一片mcu，用于硬件自检流程的控制和命令收发和自检结果处理与存储上报；

所述的主控模块mcu接收主控模块cpu的开始和结束自检指令，并将最终测试结果上报主控模块cpu。

参考图2，其示出了硬件自检方法的数据处理流程，本实例中mcu作为硬件自检的控制器完成系统自检，按照以下步骤执行：

步骤一：mcu查询是否开始测试；

步骤二：mcu开始测试，发送槽位n(针对哪个模块进行测试)测试指令；

步骤三：mcu等待接收槽位n的测试结果；

步骤四：判断槽位n是否自检超时，若自检超时则置位超时标志位；

步骤五：槽位n返回测试结果，接收测试结果，解析自检参数是否正常(与标准参数进行对比)，若是结果正常则直接存储测试结果，否则置位相应测试异常位后存储测试结果；

步骤六：进行下一槽位自检，并返回步骤一开始执行。

本发明的一个或多个实施例也可以由读出并执行在存储介质(其也可被更完整地称作‘非瞬时计算机可读存储介质’)上记录的计算机可执行指令(例如，一个或多个程序)以执行上述实施例中的一个或多个实施例的功能和/或包括用于执行上述实施例中的一个或多个实施例的功能的一个或多个电路(例如，专用集成电路(asic))的系统或装置的计算机来实现，以及通过由系统或装置的计算机例如通过读出并执行来自存储介质的计算机可执行指令以执行上述实施例中的一个或多个实施例的功能并且/或者控制一个或多个电路以执行上述实施例中的一个或多个实施例的功能来执行的方法来实现。计算机可以包括一个或多个处理器(例如，中央处理单元(cpu)、微处理单元(mpu))并且可以包括用来读出并执行计算机可执行指令的单独计算机或单独处理器的网络。计算机可执行指令可以例如从网络或者存储介质被提供给计算机。存储介质可以包括例如硬盘、随机存取存储器(ram)、只读存储器(rom)、分布式计算系统的存储装置、光盘(诸如紧凑盘(cd)、数字多用途盘(dvd)或者蓝光盘(bd)^tm)、闪存装置、存储卡等中的一个或多个。

本发明的实施例还可以通过如下的方法来实现，即，通过网络或者各种存储介质将执行上述实施例的功能的软件(程序)提供给系统或装置，该系统或装置的计算机或是中央处理单元(cpu)、微处理单元(mpu)读出并执行程序的方法。

虽然已经参考示例性实施例描述了本发明，但是应该理解，本发明不限于所公开的示例性实施例。所附权利要求的范围应被赋予最宽泛的解释以涵盖所有这些修改以及等同的结构和功能。