飞时测距装置的制作方法

本发明涉及一种测距技术，尤其涉及一种飞时测距装置。

背景技术：

一般的飞时测距装置在进行间接飞时测距的过程中，如背景光较强且背景光随着时间变化而非定值，则飞时测距装置将不易降低或消除在间接飞时测距的感测结果中的背景光的影响。虽然，一般的飞时测距装置可进行额外的背景光感测，来取得用于降低或消除在间接飞时测距的感测结果中的背景光的影响的背景信息，但由于一般的飞时测距装置进行背景光感测与进行测距感测之间的时间间隔较长，导致取到的背景信息无法有效地用于降低或消除在间接飞时测距的感测结果中的背景光的影响。此外，在背景光较强的情况下，一般的飞时测距装置会有动态范围(dynamicrange)不足的缺点。有鉴于此，以下将提出几个实施例的解决方案。

技术实现要素：

本发明是针对一种飞时测距装置适于进行间接飞时测距，可有效地感测飞时测距装置与感测目标之间的距离。

根据本发明的实施例，本发明的飞时测距装置适于进行间接飞时测距。飞时测距装置包括发光模块、第一感测像素、第二感测像素、差动读出电路以及处理电路。发光模块用以发射光脉冲至一感测目标，以使感测目标反射一反射光脉冲。第一感测像素用以分别在第一图框期间中的第一周期以及第二图框期间中的第二周期进行感测，以分别产生第一感测信号以及第二感测信号。第二感测像素用以分别在第一图框期间中的第三周期以及该第二图框期间中的第四周期进行感测，以分别产生第三感测信号以及第四感测信号。差动读出电路耦接第一感测像素以及第二感测像素。差动读出电路用以在第一图框期间依据第一感测信号以及第三感测信号来产生第一数字数据，并且在第二图框期间依据第二感测信号以及第四感测信号来产生第二数字数据。处理电路耦接差动读出电路。处理电路用以依据第一数字数据以及第二数字数据来计算飞时测距装置与感测目标之间的距离。

根据本发明的实施例，本发明的飞时测距装置适于进行间接飞时测距。飞时测距装置包括发光模块、第一感测像素、第二感测像素、第三感测像素、第四感测像素、差动读出电路以及处理电路。发光模块用以发射光脉冲至感测目标，以使感测目标反射光脉冲。第一感测像素用以在一图框期间中的第一周期进行感测，以产生第一感测信号。第二感测像素用以在所述图框期间中的第二周期进行感测，以产生第二感测信号。第三感测像素用以在所述图框期间中的第三周期以进行感测，以产生第三感测信号。第四感测像素用以分别在所述图框期间中的第三周期进行感测，以产生第四感测信号。差动读出电路耦接第一至第四感测像素。差动读出电路用以在所述图框期间依据第一至第四感测信号来产生第一数字数据以及第二数字数据。处理电路耦接差动读出电路。处理电路用以依据第一数字数据以及第二数字数据来计算飞时测距装置与感测目标之间的距离。

基于上述，本发明的飞时测距装置适于进行间接飞时测距，并且可通过不同的感测像素来分别进行反射光脉冲的感测以及背景光的感测，以通过间接飞时测距的计算取得飞时测距装置与感测目标之间的距离。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。

附图说明

图1是本发明的一实施例的飞时测距装置的示意图；

图2是图1的一实施例的第一感测像素、第二感测像素以及差动读出电路的示意图；

图3a是图2实施例的第一图框期间的时序图；

图3b是图2实施例的第二图框期间的时序图；

图4是图1的另一实施例的第一感测像素、第二感测像素以及差动读出电路的示意图；

图5是本发明的一实施例的飞时测距装置的示意图；

图6是图5实施例的一个图框期间的时序图。

附图标记说明

100、500:飞时测距装置；

110、310、410、511:第一感测像素；

120、320、420、512:第二感测像素；

130、330、430:差动读出电路；

140、540:发光模块；

150、550:处理电路；

200、600:感测目标；

311、321、411、421:光电二极管；

312、322、412、422:重置开关；

313、323、413、423:读出开关；

314、324、414、424:存储电容；

315、325、415、425:重置开关；

331:差动运算电路；

332、533:模拟至数字转换电路；

416、426:二极管；

417、427:读出开关；

521:第三感测像素；

522:第四感测像素；

531:第一差动运算电路；

532:第二差动运算电路；

lp:光脉冲；

rlp:反射光脉冲；

bl:背景光；

ps:脉冲信号；

s1、s1’:第一感测信号；

s2、s2’:第二感测信号；

s3、s3’:第三感测信号；

s4、s4’:第四感测信号；

d1、d1’:第一数字数据；

d2、d2’:第二数字数据；

vf1:第一参考电压；

vf2:第二参考电压；

pw1、pw1’:第一脉冲周期；

pw2、pw2’:第二脉冲周期；

p1、p1’:第一周期；

p2、p2’:第二周期；

p3、p3’:第三周期；

p4:第四周期。

具体实施方式

现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同组件符号在附图和描述中用来表示相同或相似部分。

图1是本发明的一实施例的飞时测距装置的示意图。参考图1，飞时测距装置100包括第一感测像素110、第二感测像素120、差动读出电路130、发光模块140以及处理电路150。差动读出电路130耦接第一感测像素110、第二感测像素120以及处理电路150。处理电路150耦接发光模块140。在本实施例中，处理电路150可例如包括数字信号处理器(digitalsignalprocessor，dsp)、驱动器以及控制器等功能电路。处理电路150可输出脉冲信号ps至发光模块140，以驱动发光模块140发射光脉冲lp至感测目标200，以使感测目标200反射一反射光脉冲rlp。第一感测像素110用以进行间接飞时测距，以产生第一感测信号s1以及第二感测信号s2。第二感测像素120在第一感测像素110取得第一感测信号s1以及第二感测信号s2之后，进行感测，以依据背景光bl产生第三感测信号s3以及第四感测信号s4。

在本实施例中，差动读出电路130通过第三感测信号s3来扣除第一感测信号s1当中的背景噪声，并且通过第四感测信号s4来扣除第二感测信号s2当中的背景噪声。差动读出电路130依据第一感测信号s1以及第三感测信号s3来产生第一数字数据d1，并且依据第二感测信号s2以及第四感测信号s4来产生第二数字数据d2。处理电路150可依第一数字数据d1以及第二数字数据d2来进行间接飞时测距的计算，以取得飞时测距装置100与感测目标200之间的距离。

在本实施例中。发光模块140可包括一个或多个激光光源，并且所述一个或多个激光光源可例如是脉冲光发射器或激光二极管(laserdiode)，其中激光光源120可例如用以发射红外光(infraredradiation，ir)的光脉冲至感测目标200。在本实施例中，飞时测距装置100可包括互补式金属氧化物半导体图像传感器(cmosimagesensor，cis)，并且所述图像传感器包括像素数组，其中像素数组可由多个第一感测像素110以及多个第二感测像素120所组成。在本实施例中，第一感测像素110以及第二感测像素120可包括光电二极管(photodiode)，并且所述光电二极管用于接收或感测感测目标200所反射的红外光的反射光脉冲。

图2是图1的一实施例的第一感测像素、第二感测像素以及差动读出电路的示意图。上述图1的第一感测像素110、第二感测像素120以及差动读出电路130可如图2的第一感测像素310、第二感测像素320以及差动读出电路330。参考图2，第一感测像素310包括光电二极管311、重置开关312、读出开关313、存储电容314以及重置开关315。光电二极管311的第一端耦接第一参考电压vf1。重置开关312的第一端耦接第二参考电压vf2，并且重置开关312的第二端耦接光电二极管311的第二端。第一读出开关313的第一端耦接光电二极管311的第二端。存储电容314的第一端耦接第一参考电压vf1，并且存储电容314的第二端耦接第一读出开关313的第二端以及差动读出电路330。重置开关315的第一端耦接第二参考电压vf2，并且重置开关315的第二端耦接存储电容314的第二端。在本实施例中，存储电容314的电荷满载量(fullwell)大于光电二极管311的电荷满载量。光电二极管311的电荷满载量可例如为fw1，而存储电容314的电荷满载量可例如为fw2。在本实施例中，fw2>n×fw1，其中n为正整数。也就是说，存储电容314的电荷满载量大于光电二极管311的电荷满载量，以便进行更多次的曝光，来收集更多的电荷。换言之，由于本实施例的第一感测像素310可等效使用n倍的光电二极管311的电荷满载量，因此本实施例的飞时测距装置可得到更准确的距离测量结果。

第二感测像素320包括光电二极管321、重置开关322、第一读出开关323、存储电容324以及重置开关325。光电二极管321的第一端耦接第一参考电压vf1。重置开关322的第一端耦接第二参考电压vf2，并且重置开关322的第二端耦接光电二极管321的第二端。第一读出开关323的第一端耦接光电二极管321的第二端。存储电容324的第一端耦接第一参考电压vf1，并且存储电容324的第二端耦接第一读出开关323的第二端以及差动读出电路330。重置开关325的第一端耦接第二参考电压vf2，并且重置开关325的第二端耦接存储电容324的第二端。在本实施例中，存储电容324的电荷满载量大于光电二极管321的电荷满载量。光电二极管321的电荷满载量可例如为fw1，而存储电容324的电荷满载量可例如为fw2。在本实施例中，fw2>n×fw1，其中n为正整数。也就是说，存储电容324的电荷满载量大于光电二极管321的电荷满载量，以便进行更多次的曝光，来收集更多的电荷。换言之，由于本实施例的第二感测像素320可等效使用n倍的光电二极管321的电荷满载量，因此本实施例的飞时测距装置可得到更准确的距离测量结果。

差动读出电路330包括差动运算电路331以及模拟至数字(analogtodigital，a/d)转换电路332。差动运算电路331的第一输入端耦接第一感测像素310的存储电容314的第二端。差动运算电路331的第二输入端耦接第二感测像素320的存储电容324的第二端。模拟至数字转换电路332耦接差动运算电路331。在本实施例中，差动运算电路331可进行k次信号积分，并且可等效使用光电二极管311的电荷满载量为k×n×fw1。因此，本实施例的飞时测距装置可得到更准确的距离测量结果。需特别注意的是，对于传统单端输入的运算电路的架构而言，当传统的运算电路收到的信号含有大部分的背景噪声时，传统的运算电路的实际信号的摆幅(swing)会受到限制，进而限制运算电路的动态范围(dynamicrange)。相对于此，对于本发明的差动架构而言，本发明的差动运算电路只针对输入信号的差值来进行运算(例如积分，放大等)，因此本发明的差动运算电路可具有较大的信号摆幅，并且可得到较高的动态范围。

图3a是图2实施例的第一图框期间的时序图。图3b是图2实施例的第二图框期间的时序图。参考图2以及图3a，当发光模块发射具有光脉冲lp至感测目标，以使感测目标反射反射光脉冲rlp时，在第一图框期间，重置开关312、读出开关313以及重置开关315可被切换以使光电二极管311将接收到的反射光脉冲rlp的一部分所存储的电荷存储至存储电容314，并且经由存储电容314提供第一感测信号s1至差动运算电路331的第一输入端。本发明并不限制重置开关312、读出开关313以及重置开关315的切换时序。并且，重置开关322、读出开关323以及重置开关325可被切换以使光电二极管321将接收到的背景光所存储的电荷存储至存储电容324，并且经由存储电容324提供第三感测信号s3至差动运算电路331的第二输入端。本发明并不限制重置开关322、读出开关323以及重置开关325的切换时序。

具体而言，第一感测像素310的光电二极管311在第一图框期间中的第一周期p1进行图像积分，其中第一周期p1与光脉冲lp的第一脉冲周期pw1同步。如图3a所示，光电二极管311在第一周期p1可感测到背景光以及一部分的反射光脉冲rlp(如s1的斜线区)。因此，第一感测像素310可提供第一感测信号s1至差动运算电路331的第一输入端。接着，第二感测像素320的光电二极管321在第一图框期间中的第三周期p3进行图像积分。第一周期p1与第三周期p3具有相同的周期长度，并且第三周期p3与反射光脉冲rlp的第二脉冲周期pw2为非重叠且邻近，因此光电二极管311在第一周期p1以及第三周期p3可感测到相同或相近的背景光。因此，第二感测像素320可提供第三感测信号s3至差动运算电路331的第二输入端。第三感测信号s3为纯背景信号。

在本实施例中，差动运算电路331可将第一感测信号s1以及第三感测信号s3进行相减(电压相减)，以产生第一差动信号。差动运算电路331将第一差动信号提供至模拟至数字转换电路332，以输出第一数字信号d1。换言之，本实施例的差动读出电路330可在第一图框期间提供去除背景噪声的反射光脉冲rlp的一部分的感测值。

参考图2以及图3b，当发光模块发射具有光脉冲lp至感测目标，以使感测目标反射反射光脉冲rlp时，在第二图框期间，重置开关312、读出开关313以及重置开关315可被切换以使光电二极管311将接收到的反射光脉冲rlp的另一部分所存储的电荷存储至存储电容314，并且经由存储电容314提供第二感测信号s2至差动运算电路331的第一输入端。本发明并不限制重置开关312、读出开关313以及重置开关315的切换时序。并且，重置开关322、读出开关323以及重置开关325可被切换以使光电二极管321将接收到的背景光所存储的电荷存储至存储电容324，并且经由存储电容324提供第四感测信号s4至差动运算电路331的第二输入端。本发明并不限制重置开关322、读出开关323以及重置开关325的切换时序。

具体而言，第一感测像素310的光电二极管311在第二图框期间中的第二周期p2进行图像积分，其中第二周期p2的上升缘接续光脉冲lp的下降缘。如图3b所示，光电二极管311在第二周期p2可感测背景光以及另一部分的反射光脉冲rlp(如s2的斜线区)。因此，第一感测像素310可提供第二感测信号s2至差动运算电路331的第一输入端。接着，第二感测像素320的光电二极管321在第二图框期间中的第四周期p4进行图像积分。第二周期p2与第四周期p4具有相同的周期长度，并且第四周期p4与反射光脉冲rlp的第二脉冲周期pw2为非重叠且邻近，甚至未与第二周期p2重叠，因此光电二极管311在第二周期p2以及第四周期p4可感测到相同或相近的背景光。因此，第二感测像素320可提供第四感测信号s4至差动运算电路331的第二输入端。第四感测信号s4为纯背景信号。

在本实施例中，差动运算电路331可将第二感测信号s2以及第四感测信号s4进行相减(电压相减)，以产生第二差动信号。差动运算电路331将第二差动信号提供至模拟至数字转换电路332，以输出第二数字信号d2。换言之，本实施例的差动读出电路330可在第二图框期间提供去除背景噪声的反射光脉冲rlp的另一部分的感测值。

在本实施例中，模拟至数字转换电路332可将第一数字信号d1以及第二数字信号d2提供至后端的数字信号处理电路(如上述图1的处理电路150)，以使数字信号处理电路可依据第一数字信号d1以及第二数字信号d2进行如以下公式(1)的间接飞时测距的计算，其中d为距离，c为光速并且t为第一脉冲周期pw1的脉冲宽度。然而，本发明的间接飞时测距的计算方式，并不限于此。

因此，本实施例的差动读出电路330可有效地提供去除背景值的反射光脉冲rlp的感测结果，以使后端的数字信号处理电路可有效地计算出准确的距离。此外，本实施例的存储电容314、324的电荷满载量大于光电二极管311、321的电荷满载量。因此，相较于传统存储电容电荷满载量相等于光电二极管电荷满载量的设计，本发明的存储电容314、324可存储更多次的反射光脉冲的感测结果。此外，差动运算电路331更可进行信号积分，以提供具有大动态范围(dynamicrange)的感测结果。举例而言，m次脉冲或背景光的感测结果可对应于电荷量fw1，而存储电容314、324可存储在一个图框期间中的m×n个脉冲或m×n次背景光的感测结果所对应的电荷量n×fw1。

图4是图1的另一实施例的第一感测像素、第二感测像素以及差动读出电路的示意图。上述图1的第一感测像素110、第二感测像素120以及差动读出电路130可如图4的第一感测像素410、第二感测像素420以及差动读出电路430。参考图4，第一感测像素410包括光电二极管411、重置开关412、读出开关413、存储电容414、重置开关415、二极管416以及读出开关417。光电二极管411的第一端耦接第一参考电压vf1。重置开关412的第一端耦接第二参考电压vf2，并且读出开关417的第一端耦接光电二极管411的第二端。二极管416的第一端耦接第一参考电压vf1，并且二极管416的第二端耦接读出开关413的第一端。存储电容414的第一端耦接第一参考电压vf1，并且存储电容414的第二端耦接读出开关413的第二端以及差动读出电路430。重置开关415的第一端耦接第二参考电压vf2，并且重置开关415的第二端耦接存储电容414的第二端。在本实施例中，二极管416可作为一存储节点(storagenode)，并且二极管416的电荷满载量大于光电二极管411的电荷满载量。存储电容414的电荷满载量大于光电二极管411的电荷满载量。光电二极管411的电荷满载量可例如为fw，而存储电容414以及二极管416的电荷满载量可分别例如为fw2与fw3。在本实施例中，fw2>n×fw1，并且fw3>n×fw1，其中n为正整数。也就是说，第一感测像素410可进行更多次的曝光，以收集更多的电荷。换言之，本实施例的第一感测像素410可等效使用n倍的光电二极管411的电荷满载量，因此本实施例的飞时测距装置可得到更准确的距离测量结果。需特别注意的是，当电荷存储在二极管416时，存储电容414可以被重置而不影响二极管416。因此，本实施例的第一感测像素410可以进行真正的关联双重取样(truecorrelateddoublesampling，truecds)或双重三角取样(truedoubledeltasampling，truedds)操作。

第二感测像素420包括光电二极管421、重置开关422、读出开关423、存储电容414、重置开关425、二极管426以及读出开关427。光电二极管421的第一端耦接第一参考电压vf1。重置开关422的第一端耦接第二参考电压vf2，并且读出开关427的第一端耦接光电二极管421的第二端。二极管426的第一端耦接第一参考电压vf1，并且二极管416的第二端耦接读出开关423的第一端。存储电容424的第一端耦接第一参考电压vf1，并且存储电容424的第二端耦接读出开关423的第二端以及差动读出电路430。重置开关425的第一端耦接第二参考电压vf2，并且重置开关425的第二端耦接存储电容424的第二端。在本实施例中，二极管426可作为一存储节点，并且二极管426的电荷满载量大于光电二极管421的电荷满载量。存储电容424的电荷满载量大于光电二极管421的电荷满载量。光电二极管421的电荷满载量可例如为fw，而存储电容424以及二极管426的电荷满载量可分别例如为fw2与fw3。在本实施例中，而fw2>n×fw1，并且fw3>n×fw1，其中n为正整数。也就是说，第二感测像素420可进行更多次的曝光，以收集更多的电荷。换言之，本实施例的第二感测像素420可等效使用n倍的光电二极管421的电荷满载量，因此本实施例的飞时测距装置可得到更准确的距离测量结果。需特别注意的是，当电荷存储在二极管426时，存储电容424可以被重置而不影响二极管426。因此，本实施例的第二感测像素420可以进行真正的关联双重取样(truecorrelateddoublesampling，truecds)或双重三角取样(truedoubledeltasampling，truedds)操作。

差动读出电路430包括差动运算电路431以及模拟至数字转换电路432。差动运算电路431的第一输入端耦接第一感测像素410的存储电容414的第二端。差动运算电路431的第二输入端耦接第二感测像素420的存储电容424的第二端。模拟至数字转换电路432耦接差动运算电路431。在本实施例中，第一感测像素410、第二感测像素420以及差动读出电路430可进行上述图3a以及图3b的图像积分，以产生第一至第四感测信号s1～s4至差动读出电路430的差动运算电路431。差动运算电路431可依据第一至第四感测信号s1～s4来输出第一差动信号以及第二差动信号至模拟至数字转换电路432，以使模拟至数字转换电路432输出第一数字信号d1以及第二数字信号d1。

相较于上述图2实施例，本实施例的第一感测像素410以及第二感测像素420可通过二极管416、426来累积存储光电二极管411、421的真实感测结果，并且将其电荷累积结果提供到存储电容414、424。需特别注意的是，当存储电容414、424被重置时，二极管416、426可不受重置影响，因此第一感测像素410以及第二感测像素420可有效进行真正的关联双重取样(truecorrelateddoublesampling，truecds)或真正的双重三角取样(truedoubledeltasampling，truedds)。并且，由于第一感测像素410以及第二感测像素420可连续进行多次曝光，而且差动运算电路331可进行信号积分，因此可以提供具有更大动态范围的感测结果。举例而言，m次脉冲或背景光的感测结果可对应于电荷量fw1，而二极管416、426以及存储电容414、424可存储在一个图框期间中的n×m个脉冲或n×m次背景光的感测结果所对应的电荷量n×fw1。并且，差动运算电路331可进行k次图像积分，并且其图像积分结果所对应的电荷量可为k×n×fw1，其中k为正整数。换言之，相较于传统的架构，本发明的等效fw1变成了k×n倍。

然而，关于本实施例的各组件之间的作动关系可参考上述图1至图3实施例的说明，而可获致足够的教示、建议以及实施说明，因此在此不多加赘述。

图5是本发明的一实施例的飞时测距装置的示意图。参考图5，飞时测距装置500包括第一感测像素511、第二感测像素512、第三感测像素521、第四感测像素522、差动读出电路530、发光模块540以及处理电路550。差动读出电路530包括第一差动运算电路531、第二差动运算电路532以及模拟至数字转换电路533。差动读出电路530耦接第一感测像素511、第二感测像素512、第三感测像素521、第四感测像素522以及处理电路550。处理电路550耦接发光模块540。第一感测像素511以及第三感测像素521耦接第一差动运算电路531的第一输入端以及第二输入端。第一差动运算电路531的输出端耦接模拟至数字转换电路533。第二感测像素512以及第四感测像素522耦接第二差动运算电路532的第一输入端以及第二输入端。第二差动运算电路532的输出端耦接模拟至数字转换电路533。

值得注意的是，第二感测像素512、第四感测像素522以及第二差动运算电路532可对应如上述图2实施例的第一感测像素310、第二感测像素320以及差动运算电路331的电路或对应如上述图4实施例的第一感测像素410、第二感测像素420以及差动运算电路431的电路形式。第一感测像素511、第三感测像素521以及第一差动运算电路531可对应如上述图2实施例的第一感测像素310、第二感测像素320以及差动运算电路331的电路或对应如上述图4实施例的第一感测像素410、第二感测像素420以及差动运算电路431的电路形式。

在本实施例中，处理电路550可例如包括数字信号处理器、驱动器以及控制器等功能电路。处理电路550可输出脉冲信号ps至发光模块540，以驱动发光模块540发射光脉冲lp至感测目标600，以使感测目标600反射反射光脉冲rlp。第一感测像素511以及第二感测像素512用以进行间接飞时测距，以产生第一感测信号s1’以及第二感测信号s2’。第三感测像素521以及第四感测像素522分别在第一感测像素110以及第二感测像素512取得第一感测信号s1’以及第二感测信号s2’之后，进行感测，以依据背景光bl产生第三感测信号s3’以及第四感测信号s4’。

在本实施例中，第一差动运算电路531通过第三感测信号s3’来扣除第一感测信号s1’当中的背景噪声，并且第二差动运算电路532通过第四感测信号s4’来扣除第二感测信号s2’当中的背景噪声。第一差动运算电路531依据第一感测信号s1’以及第三感测信号s3’来产生第一数字数据d1’，并且第二差动运算电路532依据第二感测信号s2’以及第四感测信号s4’来产生第二数字数据d2’。处理电路550可依第一数字数据d1’以及第二数字数据d2’来进行间接飞时测距的计算，以取得飞时测距装置500与感测目标600之间的距离。

然而，关于本实施例的电路特征以及各组件之间的作动关系可参考上述图1至图4实施例的说明，而可获致足够的教示、建议以及实施说明，因此在此不多加赘述。

图6是图5实施例的一个图框期间的时序图。参考图5以及图6，当发光模块发射具有光脉冲lp至感测目标，以使感测目标反射一反射光脉冲rlp时，第一感测像素511的光电二极管在一图框期间中的第一周期p1’进行图像积分，其中第一周期p1’与光脉冲lp的第一脉冲周期pw1’同步。如图6所示，第一感测像素511的光电二极管在第一周期p1’可感测到背景光以及一部分的反射光脉冲rlp(如s1’的斜线区)。因此，第一感测像素511可提供第一感测信号s1’至第一差动运算电路531的第一输入端。接着，第二感测像素512的光电二极管在同一图框期间中的第二周期p2’进行图像积分，其中第二周期p2’的上升缘接续于第一周期p1’的下降缘。如图6所示，第二感测像素512的光电二极管在第二周期p2’可感测到背景光以及另一部分的反射光脉冲rlp(如s2’的斜线区)。因此，第二感测像素512可提供第二感测信号s2’至第二差动运算电路532的第一输入端。接着，第三感测像素521以及第四感测像素522的光电二极管可分别在同一图框期间中的第三周期p3’进行图像积分，以分别提供第三感测信号s3’以及第四感测信号s4’至第一差动运算电路531的第二输入端以及第二差动运算电路532的第二输入端。

在本实施例中，第一周期p1’、第二周期p2’以及第三周期p3’具有相同的周期长度。且第三周期p3’与反射光脉冲rlp的第二脉冲周期pw2’为非重叠且邻近，因此第三感测像素521以及第四感测像素522的光电二极管可在第三周期p3’可感测到相同或相近于第一感测像素511以及第二感测像素512分别在第一周期p1’以及第二周期p2’所感测到的背景光。因此，第三感测像素521以及第四感测像素522可提供第三感测信号s3’以及第四感测信号s4’至第一差动运算电路531的第二输入端以及第二差动运算电路532的第二输入端。第三感测信号s3’以及第四感测信号s4’分别为纯背景信号。

在本实施例中，第一差动运算电路531可将第一感测信号s1’以及第三感测信号s3’进行相减(电压相减)，以产生第一差动信号。第二差动运算电路532可将第二感测信号s2’以及第四感测信号s4’进行相减(电压相减)，以产生第二差动信号。第一差动运算电路531可先将第一差动信号提供至模拟至数字转换电路533，以使模拟至数字转换电路533输出第一数字信号d1’。接着，第二差动运算电路532将第二差动信号提供至模拟至数字转换电路533，以使模拟至数字转换电路533输出第二数字信号d2’。换言之，本实施例的飞时测距装置500可在一个图框期间中来同时进行测距感测以及背景光的感测，以使飞时测距装置500间接飞时测距的感测帧率(framerate)可提高。

因此，本实施例的差动读出电路530可在一个图框期间即完成一次间接飞时测距的感测，并且可有效地去除或降低背景噪声对于感测结果影响，以使后端的数字信号处理电路可有效地计算出准确的距离。然而，关于本实施例的距离的计算方式可参考上述实施例中的公式(1)的举例说明，而可获致足够的教示、建议以及实施说明，因此在此不多加赘述。

综上所述，本发明飞时测距装置可有效地进行间接飞时测距，并且可有效地去除背景噪声的影响，以依据去背景的感测信号进行计算后，而准确地取得飞时测距装置与感测目标之间的距离。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。