一种断路器分合闸线圈电流检测的无线传感器装置的制作方法

本发明属于无线传感器技术领域，具体涉及一种断路器分合闸线圈电流检测的无线传感器装置。

背景技术：

断路器分合闸线圈电流波形是高压开关智能化的重要监测参量，监测装置一般安装在高压开关柜二次室，监测数据就地存储，通过usb存储器导出数据，然后数据导入在监测平台进行分析；变电站高压开关柜数量多，工作人员需要定期逐台开关进行监测数据导出，费时费力；数据不能实时上传监测平台，不能及时反应高压开关运行状态。

技术实现要素：

为了克服上述现有技术的不足，本发明的目的提供一种断路器分合闸线圈电流检测的无线传感器装置，实现断路器分合闸线圈电流的采集、存储、分析和实时数据无线传输。

为了实现上述目的，本发明采用的技术方案是：

一种断路器分合闸线圈电流检测的无线传感器装置，包括内嵌arm9核的fpga、存储器、rtc实时时钟、usb接口、以太网接口、ad转换器、io输入接口、无线通讯模块和电源管理模块；其特征在于，内嵌arm9核的fpga双向联通存储器、rtc实时时钟、usb接口、以太网接口；电流传感器联通ad转换器；ad转换器联通内嵌arm9核的fpga；io输入接口联通内嵌arm9核的fpga；内嵌arm9核的fpga与无线通讯模块互联；无线通讯模块联通监测平台；电源管理模块为内嵌arm9核的fpga、存储器、rtc实时时钟、usb接口、以太网接口、ad转换器、io输入接口、无线通讯模块供电；

电流传感器将断路器分合闸线圈电流、储能电机电流转换为模拟电压信号，输出至ad转换器；

ad转换器将输入的多通道模拟电流/电压信号同步转化为数字信号输出至内嵌arm9核的fpga端口；

io输入接口采集断路器辅助开关的开合状态，输出至内嵌arm9核的fpga端口；

内嵌arm9核的fpga将输入的数据进行周期采集，在断路器动作期间将采集的分合闸电流数据以文件形式写入存储器，并通过串行口将数据输出至无线通讯模块；

无线通讯模块将接收到的数据加密后实时发送至监测平台；无线通讯协议可以是modbusrtu或私有协议；

rtc为无线传感器装置提供实时时钟，作为监测数据文件存储的时间数据；并通过无线通讯模块接收监测平台的校时；

无线传感器装置配置大容量的存储器，包括flash存储器、sd卡和ddr存储器，至少可存储10000组监测数据；

无线传感器装置存储的监测数据文件也可以通过usb接口导出至usb存储器，在监测平台进行导入、数据分析；

无线传感器装置还可以通过以太网接口的有线连接方式将监测数据文件发送至监测平台；

电源管理模块实现直流24v电源到±12v、5v、3.3v、1.8v、1.5v、1.0v、0.75v直流低电压的转换，为无线传感器装置内各功能模块提供工作电源；

电流传感器可以是开闭式或穿心式霍尔电流传感器；

无线传感器装置通信方式可以是lora、nbiot及其它无线接口；

该无线传感器装置也可以对主回路ct二次电流和断路器储能电机电流进行采集和数据无线传输。

所述的内嵌arm9核的fpga电路由电阻r87，电阻r88，电阻r89，电阻r90，电阻r91，电阻r92，电容c78，电容c79，电容c80，磁珠fb5，自复位开关sw1，晶振y3，电阻r68，电阻r69，电阻r70，电阻r71，电阻r72，电阻r73，电阻r74，电阻r75，电阻r76，电阻r77，电阻r78，电阻r79，电阻r80，电阻r81，发光二极管d6，磁珠fb4，芯片u16，插口j3，插口j4，插口p3，电阻r82，电阻r83，电阻r84，电阻r85和fpga芯片u15组成；其中，电阻r87、电阻r88为4.7k，电阻r89、电阻r90为1k，电阻r91为24r，电阻r92为33r，电容c78为10uf，电容c79、电容c80为0.1uf，磁珠fb5为blm18pg331sn1，晶振y3为33.333mhz，电阻r68为330r，电阻r69、电阻r70、电阻r71为4.7k，电阻r72为0r，电阻r73为27r，电阻r74为100r，电阻r75、电阻r76、电阻r77、电阻r78、电阻r79、电阻r80、电阻r81为20k，磁珠fb4为blm18pg331sn1，芯片u16为ref3012，插口j3、插口j4为3位单排针，插口p3为2*7位双排针，电阻r82、电阻r83、电阻r84为80.6r，电阻r85为4.7k，fpga芯片u15为xc7z010。

所述的存储器中flash存储器&sd卡电路由电阻r17，电阻r18，电阻r19，tf卡槽p2和nandflash存储器芯片u5组成；其中，电阻r17为4.7k，电阻r18、电阻r19为499r，nandflash存储器芯片u5为mt29f2g08。

所述的存储器中ddr存储器电路由电阻r1，电阻r2，ddr存储器芯片u1和芯片u2组成；其中，电阻r1、电阻r2为240r，ddr存储器芯片u1和芯片u2为k4b4g1646b。

所述的以太网接口电路由电阻r22，电阻r23，电阻r24，电阻r25，电阻r26，电阻r27，电容c8，电容c9，电容c10，电容c11，晶体y2，磁珠fb1，内置接口变压器和led指示灯rj45插口u8和以太网接口芯片u7组成；其中，电阻r22、电阻r23为470r，电阻r24为4.99k，电阻r25、电阻r26为49.9r，电阻r27为4.7k，电容c8为0.1uf，电容c9、电容c10为27pf，电容c11为0.1uf，晶体y2为25mhz，磁珠fb1为blm18pg331sn1，插口u8为hy911130a，以太网接口芯片u7为88e1512。

所述的usb接口电路由电阻r20，电阻r21，二极管d1，电容c5，电容c6，电容c7，晶振y1，插口usb1和usb接口芯片u6组成；其中，电阻r20为2k，电阻r21为0r，二极管d1为ll4148，电容c5为2.2uf，电容c6为0.1uf，电容c7为2.2uf，晶振y1为26mhz，usb接口芯片u6为ptusb1210。

所述的ad转换器电路由电阻r3，电阻r4，电阻r5，电阻r6，电阻r7，电阻r8，电阻r9，电阻r10,电容c1,电容c2,电容c3,电容c4,插口j1和ad转换器芯片u3组成；其中，电阻r3、电阻r4、电阻r5、电阻r6、电阻r7、电阻r8、电阻r9、电阻r10为100r，电容c1为10uf，电容c2、电容c3、电容c4为1uf，插口j1为ech762v-15，ad转换器芯片u3为ad7606。

所述的io输入接口电路由电阻r11，电阻r12，电阻r13，电阻r14，电阻r15，电阻r16，电容c76，插口j2和光耦op1组成；其中，电阻r11为10k，电阻r12、电阻r13为1k，电阻r14为470k，电阻r15为10k，电阻r16为470k，插口j2为ech762v-15，光耦op1为hcpl0731。

所述的无线通讯模块中lora无线通讯电路由sma射频天线插口p1和lora芯片u4组成；其中，sma射频天线插口p1为sma-kwe，lora芯片u4为e22-400t22s。

所述的rtc实时时钟电路由电阻r64，电阻r65，电阻r66，电阻r67，电容c76，电池bt1和rtc实时时钟芯片u14组成；其中，电阻r64、电阻r65、电阻r66、电阻r67为10k，电容c76为0.1uf，电池bt1为cr1220，rtc实时时钟芯片u14为ds3231。

所述的电源管理模块电路由电阻r28，电阻r29，电阻r30，电阻r31，电阻r32，电阻r34，电阻r36，电阻r37，电阻r38，电阻r39，电阻r41，电容cd1，电容cd2，电容cd3，电容ct1，电容ct2，电容c14，电容c15，电容c16，电容c17，电容c18，电容c19，电容c20，电容c21，电容c22，电容c32，电容c33，电容c34，电容c35，电容c36，电容c37，电容c38，电容c39，电容c40，电感l1，电感l2，电感l4，磁珠fb3，二极管d2，二极管d3，开关电源芯片u9，开关电源芯片u11，电阻r42，电阻r44，电阻r46，电阻r47，电阻r48，电阻r50，电阻r52，电阻r53，电阻r54，电容cd4，电容cd5，电容cd6，电容ct3，电容ct5，电容ct8，电容ct9，电容ct10，电容c41，电容c44，电容c45，电容c49，电容c50，电容c54，电容c55，电容c56，电容c57，电容c81，电容c82，电容c83，电容c84，电容c85，电容c86，电容c87，电感l5，电感l6，电感l8，电感l9，电感l10，二极管d4，二极管d5，开关电源芯片u10，开关电源芯片u12，电阻r55，电阻r56，电阻r57，电阻r58，电阻r59，电阻r60，电阻r61，电阻r62，电阻r63，电容cd7，电容cd8，电容ct6，电容ct7，电容c59,电容c60,电容c61,电容c62,电容c63,电容c64,电容c65,电容c66,电容c67,电容c68,电容c69,电容c70,电容c71,电容c72,电容c74,电容c75,电感l7，功率管q1，功率管q2和开关电源芯片u13组成；其中，电阻r28、电阻r29为0r，电阻r30、电阻r31为10.2k，电阻r32、电阻r34为10r，电阻r36为0r，电阻r37为8.06k，电阻r38为40.2k，电阻r39、电阻r41为0r，电容cd1为120uf，电容cd2、电容cd3为270uf，电容ct1、电容ct2为10uf，电容c14为0.1uf，电容c15、电容c16为0.047uf，电容c17、电容c18为470pf，电容c19为0.1uf，电容c20为150pf，电容c21为0.1uf，电容c22为150pf，电容c32为0.01uf，电容c33为22uf，电容c34为10uf，电容c35为0.1uf，电容c36为0.01uf，电容c37为0.1uf，电容c38为1uf，电容c39为10uf，电容c40为22uf，电感l1为18uh，电感l2为10uh，电感l3为15uh，磁珠fb3为blm18pg331sn1，二极管d2、二极管d3为b240a，开关电源芯片u9为tps54386，开关电源芯片u11为lt1763，电阻r42、电阻r44为0r，电阻r46为10r，电阻r47为10k，电阻r48为20k，电阻r50为10r，电阻r52为0r，电阻r53为1.4k，电阻r54为6.34k，电容cd4为120uf，电容cd5、电容cd6为270uf，电容ct3、电容ct5为10uf，电容ct8为100uf，电容ct9为10uf，电容ct10为100uf,电容c41为0.1uf，电容c44、电容c45为0.047uf，电容c49、电容c50为470pf，电容c54为100pf，电容c55、电容c56为0.1uf，电容c57为100pf，电容c81为0.01uf，电容c82为0.1uf，电容c83、电容c84为1uf，电容c85为0.01uf，电容c86为0.1uf，电容c87为1uf，电感l5为47uh，电感l6为33uh，电感l8、电感l9、电感l10为4.7uh，二极管d4、二极管d5为b240a，开关电源芯片u10为wra2412s-3w，开关电源芯片u12为tps54386，电阻r55为5.1r，电阻r56、电阻r57为0r，电阻r58为82r，电阻r59、电阻r60为75k，电阻r61为3r，电阻r62为4.99k，电阻r63为0.01r，电容cd7为120uf，电容cd8为270uf，电容ct6为10uf，电容ct7为47uf，电容c59为22uf，电容c60为0.1uf，电容c61、电容c62为4.7uf，电容c63为1uf，电容c64为4.7uf，电容c65为10uf，电容c66为0.1uf，电容c67为10uf，电容c68、电容c69、电容c70为0.1uf，电容c71为0.033uf，电容c72为10uf，电容c74为1000pf，电容c75为4700pf，电感l7为2.2uh，功率管q1为irf7821，功率管q2为irf7832，开关电源芯片u13为tps51116。

本发明的有益效果：

在高压开关运行状态下，通过在线方式对断路器分合闸线圈电流信号进行采集和分析，能快速、准确地从分合闸线圈电流中分析出开关分合闸各阶段的动作时间、线圈电流大小、动作速度等特征信息，实现高压开关运行状态实时监测和故障早期有效预警，满足高压开关快速、安全、便捷、有效检测的需求，解决了现有高压开关监测装置存在的不足，为高压开关安全稳定运行提供保障。装置采用无线通信方式，安装方便，不需要引线至高压开关柜外，降低了有线连接的安装风险；无线数据加密，提高数据安全性，有效防篡改。

附图说明

图1为本发明的总体组成结构示意图；

图2为本发明应用于断路器分合闸线圈电流监测时的工作原理图；

图3为本发明电路总体原理图；

图4为本发明内嵌arm9核的fpga电路图，其中包括图4a、图4b、图4c、图4d；

图5本发明存储器中flash存储器&sd卡部分电路图；

图6本发明存储器中ddr存储器部分电路图；

图7本发明以太网接口电路图；

图8本发明usb接口电路图；

图9本发明ad转换器电路图；

图10本发明io输入接口电路图；

图11本发明的无线通讯模块中lora无线通讯电路图；

图12本发明rtc实时时钟电路图；

图13本发明电源管理模块电路图，其中包括图13a、图13b、图13c。

具体实施方式

以下结合附图及实施对本发明进一步叙述。

如图1所示，一种断路器分合闸线圈电流检测的无线传感器装置，包括内嵌arm9核的fpga、存储器、rtc实时时钟、usb接口、以太网接口、ad转换器、io输入接口、无线通讯模块和电源管理模块；内嵌arm9核的fpga双向联通存储器、rtc实时时钟、usb接口、以太网接口；电流传感器联通ad转换器；ad转换器联通内嵌arm9核的fpga；io输入接口联通内嵌arm9核的fpga；内嵌arm9核的fpga与无线通讯模块互联；无线通讯模块联通监测平台；电源管理模块为内嵌arm9核的fpga、存储器、rtc实时时钟、usb接口、以太网接口、ad转换器、io输入接口、无线通讯模块供电；

电流传感器将断路器分合闸线圈电流、储能电机电流转换为模拟电压信号，输出至ad转换器；

ad转换器将输入的多通道模拟电流/电压信号同步转化为数字信号输出至内嵌arm9核的fpga端口；

io输入接口采集断路器辅助开关的开合状态，输出至内嵌arm9核的fpga端口；

内嵌arm9核的fpga将输入的数据进行周期采集，在断路器动作期间将采集的分合闸电流数据以文件形式写入存储器，并通过串行口将数据输出至无线通讯模块；

无线通讯模块将接收到的数据加密后实时发送至监测平台；无线通讯协议可以是modbusrtu或私有协议；

rtc为无线传感器装置提供实时时钟，作为监测数据文件存储的时间数据；并通过无线通讯模块接收监测平台的校时；

无线传感器装置配置大容量的存储器，包括flash存储器、sd卡和ddr存储器，至少可存储10000组监测数据；

无线传感器装置存储的监测数据文件也可以通过usb接口导出至usb存储器，在监测平台进行导入、数据分析；

无线传感器装置还可以通过以太网接口的有线连接方式将监测数据文件发送至监测平台；

电源管理模块实现直流24v电源到±12v、5v、3.3v、1.8v、1.5v、1.0v、0.75v直流低电压的转换，为无线传感器装置内各功能模块提供工作电源；

电流传感器可以是开闭式或穿心式霍尔电流传感器；

无线传感器装置通信方式可以是lora、nbiot及其它无线接口；

该无线传感器装置也可以对主回路ct二次电流和断路器储能电机电流进行采集和数据无线传输。

该无线传感器装置电路总体原理图如图3所示，由模块module1、模块module2、模块module3、模块module4、模块module5、模块module6、模块module7、模块module8、模块module9和模块module10组成；模块module1为内嵌arm9核的fpga电路图，包含图4a、图4b、图4c和图4d；模块module2为存储器中flash存储器&sd卡电路图，包含图5；模块module3为存储器中ddr存储器电路图，包含图6；模块module4为以太网接口电路图，包含图7；模块module5为usb接口电路图，包含图8；模块module6为ad转换器电路图，包含图9；模块module7为io输入接口电路图，包含图10；模块module8为无线通讯模块中lora无线通讯电路图，包含图11；模块module9为rtc实时时钟电路图，包含图12；模块module10为电源管理模块电路图，包含图13a、图13b和图13c。模块module1与模块module2采用nandflash接口和sdio接口连接，模块module1与模块module3采用ddr3接口连接，模块module1与模块module4采用mii接口连接，模块module1与模块module5采用ulpi接口连接，模块module1与模块module6采用spi接口和io接口连接，模块module1与模块module7采用io接口连接，模块module1与模块module8采用异步串行接口和io接口连接，模块module1与模块module9采用iic接口和io接口连接。

内嵌arm9核的fpga电路图包含图4a、图4b、图4c、图4d,fpga芯片u15由u15a、u15b、u15c、u15d、u15e、u15f、u15g、u15h、u15i共9部分组成；

如图4a所示，内嵌arm9核的fpga电路图a部分由fpga芯片u15a、u15b和u15c部分组成；芯片u15a引脚c20连接ad_convst，芯片u15a引脚b20连接ad_reset，芯片u15a引脚b19连接ad_sclk，芯片u15a引脚a20连接ad_cs，芯片u15a引脚e17连接ad_busy，芯片u15a引脚d18连接ad_douta，芯片u15a引脚d19连接ad_doutb，芯片u15b引脚t11连接input1，芯片u15b引脚t10连接input2，芯片u15b引脚u13连接rtc_sda，芯片u15b引脚v13连接rtc_scl，芯片u15b引脚v12连接e22_txd，芯片u15b引脚w13连接e22_rxd，芯片u15b引脚t14连接e22_m0，芯片u15b引脚t15连接e22_m1，芯片u15b引脚n20连接phy1_resetn，芯片u15b引脚p20连接phy1_config，芯片u15b引脚t20连接phy2_resetn，芯片u15a引脚c19、引脚f18、引脚h14、引脚j17、引脚k20、引脚m16连接dvdd3v3,芯片u15b引脚n19、引脚r15、引脚t18、引脚v14、引脚w17、引脚y20连接dvdd3v3,芯片u15c引脚t8、引脚u11、引脚w7、引脚y10连接dvdd3v3。

如图4b所示，内嵌arm9核的fpga电路图b部分由电阻r87，电阻r88，电阻r89，电阻r90，电阻r91，电阻r92，电容c78，电容c79，电容c80，磁珠fb5，自复位开关sw1，晶振y3，fpga芯片u15d和u15h部分组成；晶振y3引脚3串接电阻r92后连接芯片u15h引脚e7，晶振y3引脚3为fpga芯片u15提供时钟，晶振y3引脚4并联电容c80、磁珠fb3，电容c80一端接地，磁珠fb3并联电容c78、电容c79后接dvdd3v3，电容c78、电容c79并联接地，晶振y3引脚2接地，芯片u15d引脚a19连接phy_tx_clk，芯片u15d引脚e14连接phy_txd0，芯片u15d引脚b18连接phy_txd1，芯片u15d引脚u10连接phy_txd2，芯片u15d引脚a17连接phy_txd3，芯片u15d引脚f14连接phy_tx_ctl,芯片u15d引脚b17连接phy_rx_clk，芯片u15d引脚d11连接phy_rxd0，芯片u15d引脚a16连接phy_rxd1，芯片u15d引脚f15连接phy_rxd2，芯片u15d引脚a15连接phy_rxd3，芯片u15d引脚d13连接phy_rx_ctl，芯片u15d引脚c16连接otg_data4,芯片u15d引脚c13连接otg_dir,芯片u15d引脚c15连接otg_stp,芯片u15d引脚e16连接otg_nxt，芯片u15d引脚a14连接otg_data0，芯片u15d引脚d15连接otg_data1，芯片u15d引脚a12连接otg_data2，芯片u15d引脚f12连接otg_data3，芯片u15d引脚a11连接otg_clk,芯片u15d引脚a10连接otg_data5，芯片u15d引脚e13连接otg_data6，芯片u15d引脚c18连接otg_data7，芯片u15d引脚d14串接电阻r91后连接sd_clk，芯片u15d引脚c17连接sd_cmd，芯片u15d引脚e12连接sd_data0，芯片u15d引脚a9连接sd_data1，芯片u15d引脚f13连接sd_data2，芯片u15d引脚b15连接sd_data3，芯片u15d引脚d16连接sd_wp，芯片u15d引脚d16连接sd_cd，芯片u15d引脚c10连接phy_mdc，芯片u15d引脚c11连接phy_mdio，芯片u15d引脚b10串接电阻r87后连接dvdd3v3,芯片u15d引脚e11并联电阻r89、电阻r90，电阻r89接dvdd3v3，电阻r90接地，芯片u15d引脚b16、引脚d12、引脚e15、引脚a13连接dvdd3v3，芯片u15h引脚b6、引脚d7连接dvdd3v3，芯片u15h引脚c7并联电阻r88、自复位开关sw1，电阻r88一端接dvdd3v3，自复位开关sw1一端接地，芯片u15h引脚c5连接nand_flash_busy，芯片u15h引脚e8连接nand_flash_data3，芯片u15h引脚d9连接nand_flash_data7，芯片u15h引脚c6连接nand_flash_data6，芯片u15h引脚e9连接nand_flash_data5，芯片u15h引脚b5连接nand_flash_data4，芯片u15h引脚d5连接nand_flash_re_b，芯片u15h引脚d8连接nand_flash_cle，芯片u15h引脚a5连接nand_flash_data1，芯片u15h引脚a6连接nand_flash_data0，芯片u15h引脚b7连接nand_flash_data2，芯片u15h引脚d6连接nand_flash_we_b，芯片u15h引脚d8连接nand_flash_ale，芯片u15h引脚e6连接nand_flash_cs。

如图4c所示，内嵌arm9核的fpga电路图c部分由电阻r68，电阻r69，电阻r70，电阻r71，电阻r72，电阻r73，电阻r74，电阻r75，电阻r76，电阻r77，电阻r78，电阻r79，电阻r80，电阻r81，发光二极管d6，磁珠fb4，芯片u16，插口j3，插口j4，插口p3和fpga芯片u15e部分组成；芯片u15e引脚r11并联电阻r68、发光二极管d6，电阻r68一端接dvdd3v3，发光二极管d6一端连接电阻r73，电阻r73一端接地，芯片u15e引脚r10串接电阻r70后接dvdd3v3，芯片u15e引脚l6串接电阻r69后接dvdd3v3，芯片u15e引脚j6连接插口p3引脚4，芯片u15e引脚f9连接插口p3引脚6，芯片u15e引脚g6连接插口p3引脚10，芯片u15e引脚f6连接插口p3引脚8，芯片u15e引脚l9连接芯片u16引脚2取得fpga内置adc参考电压，芯片u15e引脚m6串接电阻r71后接dvdd3v3，芯片u15e引脚t6、引脚r6、引脚n6、引脚k6接dvdd3v3，芯片u15e引脚f10接地，芯片u15e引脚k10、引脚j10接agnd1，芯片u15e引脚f11接dvdd1v8，芯片u15e引脚j9接avdd1v8，avdd1v8串接磁珠fb4后接dvdd1v8，agnd1串接电阻r72后接地，插口p3引脚14串接电阻r74后接ps_srst_b，插口p3引脚2接dvdd3v3，插口p3引脚1、引脚3、引脚5、引脚7、引脚9、引脚11、引脚13接地，芯片u16引脚1接avdd1v8，芯片u16引脚3接agnd1，插口j3引脚2串接电阻r75后接nand_flash_data2，插口j4引脚2串接电阻r79后接nand_flash_data0，插口j3引脚1接dvdd3v3，插口j3引脚3接地，插口j4引脚1接dvdd3v3，插口j4引脚3接地，nand_flash_we_b串接电阻r76后接地，nand_flash_re_b串接电阻r77后接地，nand_flash_cle串接电阻r78后接地，nand_flash_data1串接电阻r80后接地，nand_flash_ale串接电阻r81后接地。

如图4d所示，内嵌arm9核的fpga电路图d部分由电阻r82，电阻r83，电阻r84，电阻r85，fpga芯片u15f、u15g和u15i部分组成；芯片u15i引脚b4并联电阻r85后接ddr3_rst_n，电阻r85一端接地，芯片u15i引脚c3接ddr3_dq0，芯片u15i引脚b3接ddr3_dq1，芯片u15i引脚a2接ddr3_dq2，芯片u15i引脚a4接ddr3_dq3，芯片u15i引脚a1接ddr3_dm0，芯片u15i引脚c2接ddr3_dqs0_p，芯片u15i引脚b2接ddr3_dqs0_n，芯片u15i引脚d3接ddr3_dq4，芯片u15i引脚d1接ddr3_dq5，芯片u15i引脚c1接ddr3_dq6，芯片u15i引脚e1接ddr3_dq7，芯片u15i引脚e2接ddr3_dq8，芯片u15i引脚e3接ddr3_dq9，芯片u15i引脚g3接ddr3_dq10，芯片u15i引脚h3接ddr3_dq11，芯片u15i引脚f1接ddr3_dm1，芯片u15i引脚g2接ddr3_dqs1_p，芯片u15i引脚f2接ddr3_dqs1_n，芯片u15i引脚j3接ddr3_dq12，芯片u15i引脚h2接ddr3_dq13，芯片u15i引脚h1接ddr3_dq14，芯片u15i引脚j1接ddr3_dq15，芯片u15i引脚f4接ddr3_a14，芯片u15i引脚d4接ddr3_a13，芯片u15i引脚e4接ddr3_a12，芯片u15i引脚g4接ddr3_a11，芯片u15i引脚f5接ddr3_a10，芯片u15i引脚j4接ddr3_a9，芯片u15i引脚k1接ddr3_a8，芯片u15i引脚k4接ddr3_a7，芯片u15i引脚l4接ddr3_a6，芯片u15i引脚l1接ddr3_a5，芯片u15i引脚m4接ddr3_a4，芯片u15i引脚k3接ddr3_a3，芯片u15i引脚g5串接电阻r82后接dvddddr，芯片u15i引脚h5串接电阻r83后接地，芯片u15i引脚l2接ddr3_clk_p，芯片u15i引脚m2接ddr3_clk_n，电阻r84并联在ddr3_clk_p和ddr3_clk_n间，芯片u15i引脚m3接ddr3_a2，芯片u15i引脚k2接ddr3_a1，芯片u15i引脚n2接ddr3_a0，芯片u15i引脚j5接ddr3_ba2，芯片u15i引脚r4接ddr3_ba1，芯片u15i引脚l5接ddr3_ba0，芯片u15i引脚n5接ddr3_odt，芯片u15i引脚n1接ddr3_cs_n，芯片u15i引脚n3接ddr3_cke，芯片u15i引脚m5接ddr3_we_n，芯片u15i引脚p5接ddr3_cas_n，芯片u15i引脚p4接ddr3_ras_n，芯片u15i引脚p1接ddr3_dq16，芯片u15i引脚p3接ddr3_dq17，芯片u15i引脚r3接ddr3_dq18，芯片u15i引脚r1接ddr3_dq19，芯片u15i引脚t1接ddr3_dm2，芯片u15i引脚p3接ddr3_dq17，芯片u15i引脚r2接ddr3_dqs2_p，芯片u15i引脚t2接ddr3_dqs2_n，芯片u15i引脚t4接ddr3_dq20，芯片u15i引脚u4接ddr3_dq21，芯片u15i引脚u2接ddr3_dq22，芯片u15i引脚u3接ddr3_dq23，芯片u15i引脚v1接ddr3_dq24，芯片u15i引脚y3接ddr3_dq25，芯片u15i引脚w1接ddr3_dq26，芯片u15i引脚y4接ddr3_dq27，芯片u15i引脚y1接ddr3_dm3，芯片u15i引脚w5接ddr3_dqs3_p，芯片u15i引脚w4接ddr3_dqs3_n，芯片u15i引脚y2接ddr3_dq28，芯片u15i引脚w3接ddr3_dq29，芯片u15i引脚v2接ddr3_dq30，芯片u15i引脚v3接ddr3_dq31，芯片u15g引脚a8、引脚a18、引脚b1、引脚b11、引脚c4、引脚c14、引脚k11、引脚d17、引脚e10、引脚e20、引脚f3、引脚f7、引脚g10、引脚g12、引脚g16、引脚h7、引脚h9、引脚h11、引脚h13、引脚h19、引脚j2、引脚j8、引脚j12、引脚k5、引脚k7、引脚c9、引脚k13、引脚k15、引脚l8、引脚l12、引脚l18、引脚m1、引脚m7、引脚m11、引脚m13、引脚n4、引脚n8、引脚n10、引脚n12、引脚n14、引脚p7、引脚p9、引脚p11、引脚p13、引脚p17、引脚r8、引脚r12、引脚r20、引脚t3、引脚t7、引脚t13、引脚u6、引脚u16、引脚v9、引脚v19、引脚w2、引脚w12、引脚y5、引脚y15接地，芯片u15f引脚g13、引脚h12、引脚j13、引脚k12、引脚l13、引脚m12、引脚n13、引脚p12、引脚r13、引脚j7、引脚l7、引脚n7、引脚p8、引脚r7、引脚g7、引脚h10、引脚g11接dvdd1v0，芯片u15f引脚g9、引脚f8、引脚h8、引脚k8、引脚m8、引脚j11、引脚l11、引脚n9、引脚p10、引脚r9、引脚n11、引脚g8接dvdd1v8。

如图5所示，存储器中flash存储器&sd卡电路由电阻r17，电阻r18，电阻r19，tf卡槽p2和nandflash存储器芯片u5组成；tf卡槽p2引脚1连接sd_data2，tf卡槽p2引脚2连接sd_data3，tf卡槽p2引脚3并联电阻r17后接sd_cmd，电阻r17一端接dvdd3v3，tf卡槽p2引脚4连接dvdd3v3，tf卡槽p2引脚5连接sd_clk，tf卡槽p2引脚6接地，tf卡槽p2引脚7连接sd_data0，tf卡槽p2引脚8连接sd_data1，tf卡槽p2引脚cd串接电阻r18后接sd_cd，tf卡槽p2引脚9、引脚10、引脚11、引脚12接地，sd_wp接电阻r19，电阻r19一端接地，芯片u5引脚17接nand_flash_ale，芯片u5引脚16接nand_flash_cle，芯片u5引脚8接nand_flash_re_b，芯片u5引脚18接nand_flash_we_b，芯片u5引脚9接nand_flash_cs，芯片u5引脚29接nand_flash_data0，芯片u5引脚30接nand_flash_data1，芯片u5引脚31接nand_flash_data2，芯片u5引脚32接nand_flash_data3，芯片u5引脚41接nand_flash_data4，芯片u5引脚42接nand_flash_data5，芯片u5引脚43接nand_flash_data6，芯片u5引脚44接nand_flash_data7，芯片u5引脚7接nand_flash_busy，芯片u5引脚12、引脚37、引脚34、引脚39、引脚19接dvdd3v3，芯片u5引脚13、引脚36、引脚25、引脚48接地。

如图6所示，存储器中ddr存储器电路由电阻r1，电阻r2，ddr存储器芯片u1和芯片u2组成；芯片u1引脚t7接ddr3_a14，芯片u1引脚t3接ddr3_a13，芯片u1引脚n7接ddr3_a12，芯片u1引脚r7接ddr3_a11，芯片u1引脚l7接ddr3_a10，芯片u1引脚r3接ddr3_a9，芯片u1引脚t8接ddr3_a8，芯片u1引脚r2接ddr3_a7，芯片u1引脚r8接ddr3_a6，芯片u1引脚p2接ddr3_a5，芯片u1引脚p8接ddr3_a4，芯片u1引脚n2接ddr3_a3，芯片u1引脚p3接ddr3_a2，芯片u1引脚p7接ddr3_a1，芯片u1引脚n3接ddr3_a0，芯片u1引脚m3接ddr3_ba2，芯片u1引脚n8接ddr3_ba1，芯片u1引脚m2接ddr3_ba0，芯片u1引脚k7接ddr3_clk_n，芯片u1引脚j7接ddr3_clk_p，芯片u1引脚k9接ddr3_cke，芯片u1引脚l2接ddr3_cs_n，芯片u1引脚k3接ddr3_cas_n，芯片u1引脚j3接ddr3_ras_n，芯片u1引脚l3接ddr3_we_n，芯片u1引脚a3接ddr3_dq15，芯片u1引脚b8接ddr3_dq14，芯片u1引脚a2接ddr3_dq13，芯片u1引脚a7接ddr3_dq12，芯片u1引脚c2接ddr3_dq11，芯片u1引脚c8接ddr3_dq10，芯片u1引脚c3接ddr3_dq9，芯片u1引脚d7接ddr3_dq8，芯片u1引脚h7接ddr3_dq7，芯片u1引脚g2接ddr3_dq6，芯片u1引脚h8接ddr3_dq5，芯片u1引脚h3接ddr3_dq4，芯片u1引脚f8接ddr3_dq3，芯片u1引脚f2接ddr3_dq2，芯片u1引脚f7接ddr3_dq1，芯片u1引脚e3接ddr3_dq0，芯片u1引脚c7接ddr3_dqsu0_p，芯片u1引脚b7接ddr3_dqsu0_n，芯片u1引脚f3接ddr3_dqsl1_p，芯片u1引脚g3接ddr3_dqsl1_n，芯片u1引脚e7接ddr3_ldm0，芯片u1引脚d3接ddr3_udm0，芯片u1引脚k1接ddr3_odt，芯片u1引脚l8串接电阻r1后接地，芯片u1引脚t2接ddr3_rstn，芯片u1引脚a1、引脚a8、引脚c1、引脚d2、引脚c9、引脚e9、引脚f1、引脚h2、引脚h9、引脚b2、引脚r9、引脚r1、引脚n9、引脚n1、引脚d9、引脚g7、引脚k8、引脚k2接dvddddr,芯片u1引脚m8、引脚h1接dvddvref。芯片u1引脚b1、引脚b9、引脚d1、引脚d8、引脚e2、引脚g9、引脚e8、引脚f9、引脚g1、引脚g8、引脚e1、引脚m9、引脚b3、引脚a9、引脚t9、引脚t1、引脚p9、引脚p1、引脚j2、引脚m1、引脚j8接地，芯片u2引脚t7接ddr3_a14，芯片u2引脚t3接ddr3_a13，芯片u2引脚n7接ddr3_a12，芯片u2引脚r7接ddr3_a11，芯片u2引脚l7接ddr3_a10，芯片u2引脚r3接ddr3_a9，芯片u2引脚t8接ddr3_a8，芯片u2引脚r2接ddr3_a7，芯片u2引脚r8接ddr3_a6，芯片u2引脚p2接ddr3_a5，芯片u2引脚p8接ddr3_a4，芯片u2引脚n2接ddr3_a3，芯片u2引脚p3接ddr3_a2，芯片u2引脚p7接ddr3_a1，芯片u2引脚n3接ddr3_a0，芯片u2引脚m3接ddr3_ba2，芯片u2引脚n8接ddr3_ba1，芯片u2引脚m2接ddr3_ba0，芯片u2引脚k7接ddr3_clk_n，芯片u2引脚j7接ddr3_clk_p，芯片u2引脚k9接ddr3_cke，芯片u2引脚l2接ddr3_cs_n，芯片u2引脚k3接ddr3_cas_n，芯片u2引脚j3接ddr3_ras_n，芯片u2引脚l3接ddr3_we_n，芯片u2引脚a3接ddr3_dq31，芯片u2引脚b8接ddr3_dq30，芯片u2引脚a2接ddr3_dq29，芯片u2引脚a7接ddr3_dq28，芯片u2引脚c2接ddr3_dq27，芯片u2引脚c8接ddr3_dq26，芯片u2引脚c3接ddr3_dq26，芯片u2引脚d7接ddr3_dq24，芯片u2引脚h7接ddr3_dq23，芯片u2引脚g2接ddr3_dq22，芯片u2引脚h8接ddr3_dq21，芯片u2引脚h3接ddr3_dq20，芯片u2引脚f8接ddr3_dq19，芯片u2引脚f2接ddr3_dq18，芯片u2引脚f7接ddr3_dq17，芯片u2引脚e3接ddr3_dq16，芯片u2引脚c7接ddr3_dqsu2_p，芯片u2引脚b7接ddr3_dqsu2_n，芯片u2引脚f3接ddr3_dqsl3_p，芯片u2引脚g3接ddr3_dqsl3_n，芯片u2引脚e7接ddr3_ldm1，芯片u2引脚d3接ddr3_udm1，芯片u2引脚k1接ddr3_odt，芯片u2引脚l8串接电阻r2后接地，芯片u2引脚t2接ddr3_rstn，芯片u2引脚a1、引脚a8、引脚c1、引脚d2、引脚c9、引脚e9、引脚f1、引脚h2、引脚h9、引脚b2、引脚r9、引脚r1、引脚n9、引脚n1、引脚d9、引脚g7、引脚k8、引脚k2接dvddddr,芯片u2引脚m8、引脚h1接dvddvref。芯片u2引脚b1、引脚b9、引脚d1、引脚d8、引脚e2、引脚g9、引脚e8、引脚f9、引脚g1、引脚g8、引脚e1、引脚m9、引脚b3、引脚a9、引脚t9、引脚t1、引脚p9、引脚p1、引脚j2、引脚m1、引脚j8接地。

如图7所示，以太网接口电路由电阻r22，电阻r23，电阻r24，电阻r25，电阻r26，电阻r27，电容c8，电容c9，电容c10，电容c11，晶体y2，磁珠fb1，内置接口变压器和led指示灯rj45插口u8和以太网接口芯片u7组成；芯片u7引脚3、引脚19、引脚26、引脚35、引脚38、引脚39短接，芯片u7引脚6、引脚40、引脚42短接，芯片u7引脚7接phy_mdc，芯片u7引脚8接phy_mdio，芯片u7引脚10接地，芯片u7引脚13连接芯片u8引脚12，芯片u7引脚14连接芯片u8引脚13，芯片u7引脚15连接phy_config，芯片u7引脚16并联电阻r27接phy_resetn，电阻r27一端接dvdd3v3，芯片u7引脚17连接芯片u8引脚9，芯片u7引脚18连接芯片u8引脚8，芯片u7引脚20、引脚25短接后串接fb1后接dvdd3v3，芯片u7引脚21连接芯片u8引脚6，芯片u7引脚22连接芯片u8引脚5，芯片u7引脚23连接芯片u8引脚7，芯片u7引脚24连接芯片u8引脚4，芯片u7引脚27连接芯片u8引脚3，芯片u7引脚22连接芯片u8引脚2，芯片u7引脚30串接电阻r24后接地，芯片u7引脚31串接电阻r25后接地，芯片u7引脚32串接电阻r26后接地，芯片u7引脚33并联晶体y2、电容c10，电容c10一端接地，芯片u7引脚34并联晶体y2、电容c19，电容c9一端接地，芯片u7引脚36接dvdd3v3，芯片u7引脚37串接电容c8后连接芯片u7引脚41，芯片u7引脚43连接phy_rx_ctrl，芯片u7引脚44连接phy_rxd0，芯片u7引脚45连接phy_rxd1，芯片u7引脚46连接phy_rx_clk，芯片u7引脚47连接phy_rxd2，芯片u7引脚48连接phy_rxd3，芯片u7引脚50连接phy_txd0，芯片u7引脚51连接phy_txd1，芯片u7引脚53连接phy_tx_clk，芯片u7引脚54连接phy_txd2，芯片u7引脚55连接phy_txd3，芯片u7引脚56连接phy_tx_ctrl，芯片u7引脚11、引脚36、引脚49、引脚52连接dvdd3v3，芯片u8引脚1串接电容c11后接地，芯片u8引脚11串接电阻r22后接dvdd3v3，芯片u8引脚14串接电阻r23后接dvdd3v3，芯片u8引脚10、引脚15、引脚16接保护地。

如图8所示，usb接口电路由电阻r20，电阻r21，二极管d1，电容c5，电容c6，电容c7，晶振y1，插口usb1和usb接口芯片u6组成；芯片u6引脚12串接c5后接地，芯片u6引脚3连接otg_data0，芯片u6引脚4连接otg_data1，芯片u6引脚5连接otg_data2，芯片u6引脚6连接otg_data3，芯片u6引脚7连接otg_data4，芯片u6引脚9连接otg_data5，芯片u6引脚10连接otg_data6，芯片u6引脚13连接otg_data7，芯片u6引脚26连接otg_clk，芯片u6引脚31连接otg_dir，芯片u6引脚29连接otg_stp，芯片u6引脚2连接otg_nxt，芯片u6引脚11连接dvdd1v8，芯片u6引脚27并联电阻r20、二极管d1，电阻r20一端连接dvdd1v8，二极管d1一端连接电阻r21后接otg_resetn，芯片u6引脚23接地，芯片u6引脚18连接插口usb1引脚3，芯片u6引脚19连接插口usb1引脚2，芯片u6引脚22连接插口usb1引脚1后接dvdd5v，芯片u6引脚1连接晶振y1引脚3取得工作时钟，芯片u6引脚14连接dvdd1v8，芯片u6引脚20、引脚21短接并联电容c6、电容c7，电容c6、c7并联接地，芯片u6引脚33接地，芯片u6引脚28、引脚30、引脚32短接后接dvdd1v8，晶振y1引脚4接dvdd3v3，晶振y1引脚2接地，插口usb1引脚1接地，插口usb1引脚5、引脚6接保护地。

如图9所示，ad转换器电路由电阻r3，电阻r4，电阻r5，电阻r6，电阻r7，电阻r8，电阻r9，电阻r10,电容c1,电容c2,电容c3,电容c4,插口j1和ad转换器芯片u3组成；芯片u3引脚9、引脚10短接连接ad_convst，芯片u3引脚11连接ad_reset，芯片u3引脚12连接ad_sclk，芯片u3引脚13连接ad_cs，芯片u3引脚14连接ad_busy，芯片u3引脚24连接ad_douta，芯片u3引脚25连接ad_doutb，芯片u3引脚36串接电容c4后接adc_agnd，芯片u3引脚39串接电容c3后接adc_agnd，芯片u3引脚42串接电容c2后接adc_agnd，芯片u3引脚44、引脚45短接后串接电容c1后接adc_agnd，芯片u3引脚49并接电阻r3后连接插口j1引脚15，芯片u3引脚50并接电阻r3后连接adc_agnd，芯片u3引脚51并接电阻r4后连接插口j1引脚14，芯片u3引脚52并接电阻r4后连接adc_agnd，芯片u3引脚53并接电阻r5后连接插口j1引脚13，芯片u3引脚54并接电阻r5后连接adc_agnd，芯片u3引脚55并接电阻r6后连接插口j1引脚12，芯片u3引脚56并接电阻r6后连接adc_agnd，芯片u3引脚57并接电阻r7后连接插口j1引脚5，芯片u3引脚58并接电阻r7后连接adc_agnd，芯片u3引脚59并接电阻r8后连接插口j1引脚4，芯片u3引脚60并接电阻r8后连接adc_agnd，芯片u3引脚61并接电阻r9后连接插口j1引脚3，芯片u3引脚62并接电阻r9后连接adc_agnd，芯片u3引脚63并接电阻r10后连接插口j1引脚2，芯片u3引脚64并接电阻r10后连接adc_agnd，芯片u3引脚1、引脚3、引脚4、引脚5、引脚6、引脚7、引脚8、引脚34、引脚37、引脚38、引脚48接avdd_5v，芯片u3引脚2、引脚16、引脚17、引脚18、引脚19、引脚20、引脚21、引脚22、引脚26、引脚27、引脚28、引脚29、引脚30、引脚31、引脚32、引脚33、引脚35、引脚40、引脚41、引脚43、引脚46、引脚47接adc_agnd，插口j1引脚11、引脚10、引脚1接adc_agnd，插口j1引脚9、引脚8接avdd+12v，插口j1引脚7、引脚6接avdd-12v。

如图10所示，io输入接口电路由电阻r11，电阻r12，电阻r13，电阻r14，电阻r15，电阻r16，电容c76，插口j2和光耦op1组成；光耦op1引脚1、引脚4接dc220v，光耦op1引脚2并联电阻r11、电阻r14，电阻r11一端接dc220v，电阻r14一端接插口j2引脚5，光耦op1引脚3并联电阻r15、电阻r16，电阻r15一端接dc220v，电阻r16一端接插口j2引脚6，光耦op1引脚5接地，光耦op1引脚6输出隔离io信号并联电阻r13后接input1,电阻r13一端接dvdd3v3，光耦op1引脚7输出隔离io信号并联电阻r12后接input2,电阻r12一端接dvdd3v3，光耦op1引脚8接dvdd3v3，插口j2引脚4接dc220v，插口j2引脚3接dvdd24v，插口j2引脚2接地，插口j2引脚1接保护地。

如图11所示，无线通讯模块中lora无线通讯电路由sma射频天线插口p1和lora芯片u4组成；芯片u4引脚5接e22_m0，芯片u4引脚6接e22_m1，芯片u4引脚7接e22_txd，芯片u4引脚8接e22_rxd，芯片u4引脚10接dvdd3v3，芯片u4引脚21接sma射频天线插口p1引脚1，芯片u4引脚1、引脚2、引脚3、引脚4、引脚11、引脚13、引脚19、引脚20、引脚22接地，sma射频天线插口p1引脚2、引脚3、引脚4、引脚5接地。

如图12所示，rtc实时时钟电路由电阻r64，电阻r65，电阻r66，电阻r67，电容c76，电池bt1和rtc实时时钟芯片u14组成；芯片u14引脚1串接电阻r66后接dvdd3v3，芯片u14引脚2并联电容c76后接dvdd3v3，电容c76一端接地，芯片u14引脚3串接电阻r67后接dvdd3v3，芯片u14引脚4接ps_por_b为fpga芯片提供上电复位信号，芯片u14引脚5接地，芯片u14引脚6连接电池bt1取得备用工作电源、电池bt1一端接地，芯片u14引脚7并联电阻r64后接rtc_sda，电阻r64一端接dvdd3v3,芯片u14引脚8并联电阻r65后接rtc_scl，电阻r65一端接dvdd3v3。

电源管理模块电路图包含图13a、图13b、图13c。

如图13a所示，电源管理模块电路图a部分由电阻r28，电阻r29，电阻r30，电阻r31，电阻r32，电阻r34，电阻r36，电阻r37，电阻r38，电阻r39，电阻r41，电容cd1，电容cd2，电容cd3，电容ct1，电容ct2，电容c14，电容c15，电容c16，电容c17，电容c18，电容c19，电容c20，电容c21，电容c22，电容c32，电容c33，电容c34，电容c35，电容c36，电容c37，电容c38，电容c39，电容c40，电感l1，电感l2，电感l4，磁珠fb3，二极管d2，二极管d3，开关电源芯片u9和芯片u11组成；dvdd24v并联电容c14、电容cd1、电容ct1后接芯片u9引脚1、引脚14，电容c14、电容cd1、电容ct1并联接地，芯片u9引脚2连接电阻r28,电阻r28一端连接电容c15,电容c15一端并联电感l1、二极管d2、电容c17后接芯片u9引脚3，电容c17串接电阻r34后接地，二极管d2一端接地，电感l1一端并联电容cd3、电容c21、电容c20、电阻r30后输出电源dvdd1v8，电容cd3一端接地，电容c21一端接地，电容c21并联电阻r30、电阻r37后接芯片u9引脚7，电阻r37一端接地，芯片u9引脚4、引脚5、引脚6、引脚15接地，芯片u9引脚9接电阻r36，电阻r36并联电容ct2后接芯片u9引脚11，电容ct2一端接地，芯片u9引脚13连接电阻r29,电阻r29一端连接电容c16,电容c16一端并联电感l2、二极管d3、电容c18后接芯片u9引脚12，电容c18串接电阻r32后接地，二极管d3一端接地，电感l2一端并联电容c19、电容cd2、电容c22、电阻r31后输出电源dvdd1v0，电容c19一端接地，电容cd2一端接地，电容c22并联电阻r31、电阻r38后接芯片u9引脚8，电阻r38一端接地,dvdd6v并联电容c33、电容c34、电容c35后串接磁珠fb3后连接芯片u11引脚8和引脚5，电容c33、电容c34、电容c35并联接地，芯片u11引脚7、引脚6、引脚3接地，芯片u11引脚1、引脚2短接后并联电感l4和电容c32，电容c32一端接芯片u11引脚4，电感l4一端并联电容c36、电容c37、电容c38、电容c39、电容c40、电阻r39后输出电源dvdd5v，电容c36、电容c37、电容c38、电容c39、电容c40并联接地，电阻r39一端输出电源avdd_5v，adc_agnd串接电阻r41接地。

如图13b所示，电源管理模块电路图b部分由电阻r42，电阻r44，电阻r46，电阻r47，电阻r48，电阻r50，电阻r52，电阻r53，电阻r54，电容cd4，电容cd5，电容cd6，电容ct3，电容ct5，电容ct8，电容ct9，电容ct10，电容c41，电容c44，电容c45，电容c49，电容c50，电容c54，电容c55，电容c56，电容c57，电容c81，电容c82，电容c83，电容c84，电容c85，电容c86，电容c87，电感l5，电感l6，电感l8，电感l9，电感l10，二极管d4，二极管d5，开关电源芯片u10和芯片u12组成；dvdd24v并联电容c41、电容cd4、电容ct3后接芯片u12引脚1、引脚14，电容c41、电容cd4、电容ct3并联接地，芯片u12引脚2连接电阻r42,电阻r42一端连接电容c44,电容c44一端并联电感l5、二极管d4、电容c49后接芯片u12引脚3，电容c49串接电阻r50后接地，二极管d4一端接地，电感l5一端并联电容cd5、电容c55、电容c54、电阻r47后输出电源dvdd6v，电容cd5一端接地，电容c55一端接地，电容c54并联电阻r47、电阻r53后接芯片u12引脚7，电阻r53一端接地，芯片u12引脚4、引脚5、引脚6、引脚15接地，芯片u12引脚9接电阻r52，电阻r52并联电容ct5后接芯片u12引脚11，电容ct5一端接地，芯片u12引脚13连接电阻r44,电阻r44一端连接电容c45,电容c45一端并联电感l6、二极管d5、电容c50后接芯片u12引脚12，电容c50串接电阻r46后接地，二极管d5一端接地，电感l6一端并联电容c56、电容cd6、电容c57、电阻r48后输出电源dvdd3v3，电容c56一端接地，电容cd6一端接地，电容c57并联电阻r48、电阻r54后接芯片u12引脚8，电阻r54一端接地。dvdd24v并联电容ct9、电感l9，电容ct9一端接地，电感l9一端并联电容c84后接芯片u10引脚2，电容c84一端接地，芯片u10引脚1接地，芯片u10引脚6接电感l8,电感l8一端并联电容ct8、电容c81、电容c82、电容c83后输出电源avdd+12v,电容ct8、电容c81、电容c82、电容c83并联后接adc_agnd,芯片u10引脚7接adc_agnd，芯片u10引脚8接电感l10,电感l10一端并联电容ct10、电容c85、电容c86、电容c87后输出电源avdd-12v,电容ct10、电容c85、电容c86、电容c87并联后接adc_agnd。

如图13c所示，电源管理模块电路图c部分由电阻r55，电阻r56，电阻r57，电阻r58，电阻r59，电阻r60，电阻r61，电阻r62，电阻r63，电容cd7，电容cd8，电容ct6，电容ct7，电容c59,电容c60,电容c61,电容c62,电容c63,电容c64,电容c65,电容c66,电容c67,电容c68,电容c69,电容c70,电容c71,电容c72,电容c74,电容c75,电感l7，功率管q1，功率管q2和开关电源芯片u13组成；dvdd24v并联电容ct6、电容cd7、电容c59后接功率管q1引脚5、引脚6、引脚7、引脚8，电容ct6、电容cd7、电容c59并联接地，功率管q1引脚4接芯片u13引脚21，功率管q1引脚1、引脚2、引脚3短接并联电感l1、c68、r61后连接芯片u13引脚20和功率管q2引脚5、引脚6、引脚7、引脚8，电容c68一端接芯片u13引脚22，功率管q2引脚4接u13芯片引脚19，功率管q2引脚1、引脚2、引脚3短接并联电阻r63、电阻r61、电容c74后接芯片u13引脚16，电容c74、电阻r63并联接地，电感l2一端接芯片u13引脚8、引脚23后并联电容cd8、电容c67、电阻r57、电阻r59，电容cd8、电容c67并联接地，电阻r57一端输出电源dvddddr,电阻r59并联电阻r60后接芯片u13引脚9，电阻r60一端接地,dvdd5v并联电容c63、电容c62、电阻r55后接芯片u13引脚15，电容c63、电容c62并联接地，电阻r55一端并联电容c61、电容c60后接芯片u13引脚14，电容c61、电容c60并联接地，芯片u13引脚24并联电阻r58、电容c66、电容c65、电容c64、电阻r56，电阻r58一端并联电容c69后接芯片u13引脚2，电容c66、电容c65、电容c64、电容c69并联接地，电阻r56一端并联电容ct7后输出电源dvddvtt,电容ct7一端接地，芯片u13引脚5并联电容c72、电容c71、电容c70后输出电源dvddvref，电容c72、电容c71、电容c70并联接地，芯片u13引脚6连接电阻r62，电阻r62一端连接电容c75,电容c75一端接地，芯片u13引脚1、引脚3、引脚25、引脚17、引脚18接地，芯片u13引脚4、引脚10、引脚11接dvdd5v。

本发明的工作原理是：

无线传感器装置与断路器操动机构的连接如图2所示，无线传感器装置采用同步采样技术，通过霍尔电流传感器采集断路器分闸线圈电流、合闸线圈电流、储能电机电流和主回路ct二次电流，通过io端口采集断路器辅助开关状态信号。采集到的分/合闸线圈电流信号、储能电机电流信号通过录波分析完成对断路器动作过程中各阶段的运行时间、电流大小进行识别；通过对录波曲线的分析，并结合标准曲线库的比对来评估断路器的健康状况。断路器动作电流录波曲线和分析结果加密后通过无线方式实时发送至监测平台。