一种集成电路芯片电源干扰测试系统及其测试方法与流程

1.本发明涉及集成电路智能卡芯片测试技术领域，尤其涉及一种集成电路芯片电源干扰测试系统及其测试方法。


背景技术：

2.现有的集成电路智能卡芯片电源部分在使用过程中经常会受到周围干扰源产生的各种干扰，而如果智能卡芯片电源的抗干扰能力不足的话，则会导致其在受到这些干扰的情况下无法正常工作，影响智能卡芯片及其终端设备的使用效果、使用寿命，甚至可能导致致命事故。因此，在智能卡芯片投入生产之前，需要对其电源部分进行抗干扰能力测试。
3.现有技术中没有单独的电源干扰测试方法，亟需一种可以测试智能卡芯片电源系统抗干扰能力的测试方法。本专利针对智能卡芯片电源系统的抗干扰能力测试提出了一种新的测试方法。
4.集成电路智能卡芯片在封装、运输、个人化过程中容易受到外界生产设备的影响，这时候电源抗干扰能力较弱的话容易导致死卡等现象，造成生产良率严重下降。所以在集成电路芯片设计定型阶段有必要加入电源系统抗干扰能力测试。


技术实现要素：

5.针对上述现有技术中存在的不足，本发明的目的是提供一种集成电路芯片电源干扰测试系统及其测试方法，所述测试系统中，干扰波形发生器具有输出端，待测芯片具有电源端，待测芯片进行测试时，干扰波形发生器的输出端直接连接待测芯片的电源端，在待测芯片的电源端连续加入电压
±
3v的脉冲波干扰信号，经过n遍的顺次擦操作、写操作、读操作后，撤除脉冲波干扰信号，直接通过智能卡测试仪确认待测芯片工作状态，快速确认待测芯片的电源抗干扰能力，从而提高待测芯片的测试效率。
6.为了达到上述技术目的，本发明所采用的技术方案是：一种集成电路芯片电源干扰测试系统，所述测试系统包括干扰波形发生器、计算机、智能卡测试仪、测试夹具和待测芯片，其中，干扰波形发生器具有输出端，待测芯片具有电源端，计算机连接智能卡测试仪，智能卡测试仪连接测试夹具，干扰波形发生器连接测试夹具，待测芯片连接测试夹具，干扰波形发生器的输出端直接连接待测芯片的电源端。
7.一种集成电路芯片电源干扰测试方法，所述测试方法的具体步骤如下：步骤一：待测芯片放置入测试夹具中，干扰波形发生器的输出端直接连接待测芯片的电源端；步骤二：启动计算机，计算机与智能卡测试仪和测试夹具建立连接，干扰波形发生器连接测试夹具，干扰波形发生器输出端输出的干扰源接入待测芯片的电源端；步骤三：智能卡测试仪给待测芯片提供工作电压和工作频率；步骤四：智能卡测试仪与待测芯片进行正常交互，进行第一遍的顺次擦操作、写操作、读操作；
步骤五：待测芯片的第一遍的顺次擦操作、写操作、读操作过程中，干扰波形发生器持续给待测芯片的电源端加入电压
±
3v的脉冲波干扰信号；步骤六：重复步骤五，直至待测芯片完成第800≤n≤1000遍的顺次擦操作、写操作、读操作后，撤除步骤五的脉冲波干扰信号；步骤七：智能卡测试仪对待测芯片进行第801≤n+1≤1001遍的顺次擦操作、写操作、读操作，显示待测芯片的抗电源干扰结果，如果第801≤n+1≤1001遍的顺次擦操作、写操作、读操作过程中，智能卡测试仪显示测试结果为工作状态异常，则将该待测芯片取下，完成该测试方法。
8.本发明的集成电路芯片电源干扰测试系统及其测试方法由于采用了上述干扰波形发生器、计算机、智能卡测试仪、测试夹具和待测芯片的结构，其中，干扰波形发生器具有输出端，待测芯片具有电源端，所获得的有益效果是，待测芯片进行测试时，由于在待测芯片的电源端连续加入电压
±
3v的脉冲波干扰信号，经过n遍的顺次擦操作、写操作、读操作后，撤除脉冲波干扰信号，直接通过智能卡测试仪确认待测芯片工作状态，且该测试系统及其测试方法，在集成电路智能卡芯片的封装、运输、个人化过程中，不易受到外界生产设备的影响，操作方法简单易于实现，能够显著提高待测芯片的测试效率。
附图说明
9.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
10.图1是本发明具体实施的集成电路芯片电源干扰测试系统框图。
11.图2是本发明具体实施的干扰波形发生器与待测芯片连接关系图。
12.图3是本发明具体实施的集成电路芯片电源干扰测试方法流程图。
具体实施方式
13.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
14.为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
15.参看图1，为本发明具体实施的集成电路芯片电源干扰测试系统框图。具体实施例中，该集成电路芯片电源干扰测试系统包括计算机100、智能卡测试仪200、测试夹具300、待测芯片400和干扰波形发生器500，其中，计算机100连接智能卡测试仪200，智能卡测试仪200连接测试夹具300，干扰波形发生器500连接测试夹具300，待测芯片400连接测试夹具300。
16.参看图2，为本发明具体实施的干扰波形发生器与待测芯片连接关系图。具体实施例中，干扰波形发生器500具有输出端510，待测芯片400具有电源端410，干扰波形发生器
500的输出端510直接连接待测芯片400的电源端410。
17.参看图3，为本发明具体实施的集成电路芯片电源干扰测试方法流程图。该集成电路芯片电源干扰测试方法的具体步骤如下：步骤一：待测芯片400放置入测试夹具300中，干扰波形发生器500的输出端510直接连接待测芯片400的电源端410；电源端410为芯片触点。
18.步骤二：启动计算机100，计算机100与智能卡测试仪200和测试夹具300建立连接，干扰波形发生器500连接测试夹具300，干扰波形发生器500输出端510输出的干扰源接入待测芯片400的电源端410。
19.步骤三：智能卡测试仪200给待测芯片400提供工作电压和工作频率。
20.步骤四：智能卡测试仪200与待测芯片400进行正常交互，进行第一遍的顺次擦操作、写操作、读操作。
21.步骤五：待测芯片400的第一遍的顺次擦操作、写操作、读操作过程中，干扰波形发生器500持续给待测芯片400的电源端410加入电压
±
3v的脉冲波干扰信号。
22.步骤六：重复步骤五，直至待测芯片400完成第1000遍的顺次擦操作、写操作、读操作后，撤除步骤五的脉冲波干扰信号。
23.步骤七：智能卡测试仪200对待测芯片400进行第1001遍的顺次擦操作、写操作、读操作，显示待测芯片400的抗电源干扰结果，如果第1001遍的顺次擦操作、写操作、读操作过程中，智能卡测试仪200显示测试结果为工作状态异常，则将该待测芯片400取下，完成该测试方法。上述测试结果显示工作状态异常，说明待测芯片400的抗电源干扰能力较差，将该待测芯片400取出，完成测试方法，实现快速识别抗电源干扰能力较差芯片的目的。
24.其他实施例中，重复上述具体步骤，在步骤六中，若待测芯片400完成第800遍或者第900遍的顺次擦操作、写操作、读操作后，撤除步骤五的脉冲波干扰信号，那么，在步骤七中，智能卡测试仪200对待测芯片400进行第801遍或者第901遍的顺次擦操作、写操作、读操作，显示待测芯片400的抗电源干扰结果，在实施例中，智能卡测试仪200显示测试结果为工作状态异常，则将该待测芯片400取下，完成该测试方法。
25.以上对本发明所提供的一种集成电路芯片电源干扰测试系统及其测试方法，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
26.需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
27.还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备所固有的要素，或者是还包括为这些过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，
由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
28.对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。