一种芯片模组测试板及芯片模组测试系统的制作方法

1.本实用新型涉及半导体技术领域，具体涉及一种芯片模组测试板及芯片模组测试系统。


背景技术：

2.随着技术的发展，在电子电路技术领域中芯片的使用越来越广泛，然而为了使芯片应用能够得到预期的效果，对芯片的测试成为芯片生产和使用环节中必不可少的环节。芯片测试时，首先将模组芯片电极与测试板电极相互重叠，然后通过施加压力使二者之间形成电气连接，最后通过向芯片电极通电以进行芯片性能测试。
3.然而，上述芯片测试方法导致芯片电极与测试板电极易偏位使芯片模组引线烧伤的缺陷，现有测试板电极的结构有待改进。


技术实现要素：

4.因此，本实用新型要解决的技术问题在于克服芯片电极与测试板电极易偏位导致芯片模组引线烧伤的缺陷，从而提供一种芯片模组测试板及芯片模组测试系统。
5.为此，本实用新型提供一种芯片模组测试板，所述芯片模组测试板适于对芯片模组进行测试，所述芯片模组具有若干芯片电极，所述芯片模组测试板包括测试主板及设置于所述测试主板上的若干测试板电极，所述测试板电极沿着测试板电极的宽度方向进行排列，所述测试板电极的宽度小于相邻的芯片电极的最小间距。
6.优选的，所述芯片模组在芯片模组测试板上具有偏移容量角度
ɑ
，偏移容量角度
ɑ
与所述测试板电极的长度、所述测试板电极的宽度、所述芯片电极的宽度及相邻所述测试板电极的中轴线之间的距离的关系为：
[0007][0008]
其中，l1表示所述测试板电极的长度，x表示所述测试板电极的宽度，d表示所述芯片电极的宽度，a表示相邻所述芯片电极的中轴线之间的距离。
[0009]
优选的，各测试板电极的宽度与相邻芯片电极最小间距的比值为0.5－0.9。
[0010]
优选的，各测试板电极的宽度与相邻测试板电极的最小间距的比值为0.8－0.9。
[0011]
优选的，各测试板电极的宽度为0.25mm－0.45mm。
[0012]
优选的，相邻所述测试板电极的中轴线之间的距离与所述芯片电极的中轴线之间的距离相等。
[0013]
优选的，所述测试板电极在所述测试主板表面的投影图形呈矩形。
[0014]
优选的，所述测试板电极的长度与所述芯片电极的长度的比值为为0.5－0.9。
[0015]
优选的，所述测试板电极的长度为0.5mm－4.5mm。
[0016]
本实用新型还提供一种芯片模组测试系统，包括上述芯片模组测试板；芯片模组，所述芯片模组具有若干芯片电极。
[0017]
本实用新型技术方案，具有如下优点：
[0018]
1.本实用新型提供的芯片模组测试板，所述芯片模组测试板适于对芯片模组进行测试，所述芯片模组具有若干芯片电极，所述芯片模组测试板包括测试主板及设置于所述测试主板上的若干测试板电极，所述测试板电极沿着测试板电极的宽度方向进行排列，所述测试板电极的宽度小于相邻的芯片电极的最小间距。由于所述测试板电极的宽度小于相邻芯片电极的最小间距，使测试板电极的对位偏移具有一定的容量，即使测试板电极和芯片电极在对位时出现偏位，也可以保证芯片电极仅和一个测试板电极接触，避免了芯片电极同时与相邻两测试板电极搭接，从而避免芯片测试过程中芯片电极短路，避免对芯片模组造成损伤。
[0019]
2.本实用新型提供的芯片模组测试板，所述芯片模组在芯片模组测试板上具有偏移容量角度
ɑ
，偏移容量角度
ɑ
与所述测试板电极的长度l1、所述测试板电极的宽度x、所述芯片电极的宽度d及相邻所述芯片电极的中轴线之间的距离a的关系为所述测试板电极的长度l1可根据所述测试板电极的宽度x、偏移容量角度
ɑ
、所述芯片电极的宽度d及相邻所述芯片电极的中轴线之间的距离a进行精确定量设计，具有一定的设计依据。
[0020]
3.本实用新型提供的芯片模组测试板，各测试板电极的宽度与相邻芯片电极最小间距的比值为0.5－0.9。该比值使对位时单个芯片电极与单个测试板电极的接触概率较大，而芯片电极与任一测试板电极均不接触的概率较小，从而有利于通电后芯片电极实现电导通以进行芯片测试；同时，该比例有利于在芯片模组测试板制备过程中控制测试板电极的精度，避免测试板电极出现较大的尺寸误差，对对位产生不良影响。
[0021]
4.本实用新型提供的芯片模组测试板，各测试板电极的宽度与相邻测试板电极的最小间距的比值为0.8－0.9，该比值保证了在对位时芯片电极与测试板电极具有较大的偏移容量角度
ɑ
，从而可以在一定程度上避免测试板电极同时与至少两个芯片电极搭接，从而进一步降低了对位的难度。
[0022]
5.本实用新型提供的芯片模组测试板，相邻所述测试板电极的中轴线之间的距离与所述芯片电极的中轴线之间的距离相等，保证了压接时测试板电极与芯片电极的一一对应，使芯片测试时每个芯片电极均可实现电导通，以免由于芯片电极发生断路对芯片测试的正常进行造成影响。
[0023]
6.本实用新型提供的芯片模组测试板，所述测试板电极的长度与所述芯片电极的长度的比值为0.5－0.9。该比值保证了芯片电极与测试板电极在对位时具有较大的偏移容量角度
ɑ
，从而更易避免测试板电极同时与至少两个芯片电极搭接，从而进一步降低了对位的难度；同时该比值保证了在对位时芯片电极与测试板电极具有适宜大小的接触面积，而适宜大小的接触面积在芯片测试通电时具有较小的接触电阻，以避免接触电阻过大造成较大程度的电损耗导致进入芯片电极进行测试的电流较小，从而避免对芯片测试产生不良影响。
附图说明
[0024]
为了更清楚地说明本实用新型具体实施方式或现有技术中的技术方案，下面将对
具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本实用新型的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0025]
图1为一种芯片模组测试板的结构示意图；
[0026]
图2为芯片模组测试板电极与芯片电极压接结构的俯视图；
[0027]
图3为芯片模组测试板电极与芯片电极压接结构的主视图；
[0028]
图4为本实用新型实施例提供的芯片模组测试板的结构示意图；
[0029]
图5为图4的测试板电极与芯片电极的尺寸关系示意图。
具体实施方式
[0030]
正如背景技术所述，现有测试板电极的结构有待改进。
[0031]
一种芯片模组测试板，参见图1，包括：测试主板11；设置于所述测试主板11上的若干测试板电极12和测试板控制模组13，所述测试板控制模组13与所述测试板电极12电连接，所述测试板电极12在测试主板11表面的投影图形呈长条状，所述测试板电极12的宽度大于相邻的芯片电极之间的最小间距，所述测试板电极12的长度大于等于所述芯片电极的长度。
[0032]
所述芯片模组测试板适于对芯片模组2进行测试。参见图2，芯片模组2包括：芯片主板21、设置于所述芯片主板21上的若干芯片电极22、芯片控制模组23及芯片显示模组24，所述芯片电极22、芯片控制模组23及芯片显示模组24电连接，所述芯片电极22在芯片主板21表面的投影图形呈长条状。
[0033]
研究发现，如图2－图3所示，在进行芯片测试时，首先将芯片电极22与测试板电极12相互重叠，然后通过施加压力使二者之间形成电气连接，最后通过向芯片电极22通电以进行芯片性能测试。
[0034]
然而，上述芯片测试方法要求芯片电极22与测试板电极12良好的重叠，这就需要芯片电极22与测试板电极12压接时，即要控制两者的角度偏移量，避免发生歪斜，也要控制平行于芯片电极22排列方向上的测试板电极12的偏移量，避免发生偏位。芯片电极22与测试板电极12对位时发生歪斜，很容易使芯片电极22的一端与某一侧试板电极12接触，而另一端与另一测试板电极12接触，从而导致向芯片电极22通电时芯片电极出现短路，造成芯片模组引线烧伤；芯片电极22与测试板电极12对位时发生偏位，很容易使某芯片电极22的一侧与某一侧试板电极12接触，而另一侧与相邻测试板电极12接触，从而导致向芯片电极22通电时芯片电极出现短路，造成芯片模组引线烧伤。即，芯片电极22与测试板电极12的不良压接会造成芯片模组引线烧伤，不仅影响芯片的测试效果，还对待测芯片造成了不可逆的损伤，降低了所述芯片的良品率。
[0035]
在此基础上，本实用新型提供一种芯片模组测试板，所述芯片模组测试板1
′
适于对芯片模组2
′
进行测试，所述芯片模组2
′
具有若干芯片电极22
′
，所述芯片模组测试板1
′
包括测试主板11
′
及设置于所述测试主板上的若干测试板电极12
′
，所述测试板电极沿着测试板电极的宽度方向进行排列，所述测试板电极的宽度小于相邻的芯片电极的最小间距。所述芯片模组测试板可以避免芯片测试过程中芯片电极短路，避免对芯片模组造成损伤。
[0036]
下面将结合附图对本实用新型的技术方案进行清楚、完整地描述，显然，所描述的
实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
[0037]
在本实用新型的描述中，需要说明的是，术语“上”、“下”、等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。
[0038]
在本实用新型的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。
[0039]
此外，下面所描述的本实用新型不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
[0040]
参见图4－图5，本实施例提供一种芯片模组测试板，所述芯片模组测试板1
′
适于对芯片模组2
′
进行测试，所述芯片模组2
′
具有若干芯片电极22
′
，所述芯片模组测试板1
′
包括测试主板11
′
及设置于所述测试主板上的若干测试板电极12
′
，所述测试板电极沿着测试板电极的宽度方向进行排列，所述测试板电极的宽度x小于相邻的芯片电极的最小间距l6；此外，所述芯片模组测试板1
′
还设置有测试板控制模组13
′
，所述测试板控制模组13
′
位于所述测试主板11
′
上且位于测试板电极12
′
的一侧，并与所述测试板电极12
′
电连接。
[0041]
由于所述测试板电极的宽度x小于相邻芯片电极的最小间距l6，使测试板电极的对位偏移具有一定的容量，即使测试板电极和芯片电极在对位时出现偏位，也可以保证芯片电极仅和一个测试板电极接触，避免了芯片电极同时与相邻两测试板电极搭接，从而避免芯片测试过程中芯片电极短路，避免对芯片模组造成损伤。
[0042]
所述芯片模组在芯片模组测试板上具有偏移容量角度
ɑ
，偏移容量角度
ɑ
与所述测试板电极的长度、所述测试板电极的宽度、所述芯片电极的宽度及相邻所述测试板电极的中轴线之间的距离的关系为：
[0043][0044]
其中，l1表示所述测试板电极的长度，x表示所述测试板电极的宽度，d表示所述芯片电极的宽度，a表示相邻所述芯片电极的中轴线之间的距离，所述测试板电极的长度l1可根据所述测试板电极的宽度x、偏移容量角度
ɑ
、所述芯片电极的宽度d及相邻所述芯片电极的中轴线之间的距离a进行精确定量设计，具有一定的设计依据。
[0045]
进一步地，各测试板电极的宽度x与相邻芯片电极最小间距l6的比值为0.5－0.9。该比值的大小与所述芯片模组测试板和芯片模组对位时单个芯片电极与单个测试板电极接触的概率相关，该比值越大则单个芯片电极与单个测试板电极接触的概率越大，芯片电极不与测试板电极接触的概率越小。该比值为0.5－0.9使对位时单个芯片电极与单个测试板电极的接触概率较大，而芯片电极与任一测试板电极均不接触的概率较小，从而有利于通电后芯片电极实现电导通，能够进行正常的芯片测试；同时，该比例有利于在芯片模组测
试板制备过程中控制测试板电极的精度，避免测试板电极出现较大的尺寸误差，对对位产生不良影响。
[0046]
进一步地，各测试板电极的宽度x与相邻测试板电极的最小间距l4的比值为0.8－0.9。偏移容量角度
ɑ
与各测试板电极的宽度和相邻测试板电极的最小间距的比值相关，该比值越大，则偏移容量角度
ɑ
越大。该比值保证了在对位时芯片电极与测试板电极具有较大的偏移容量角度
ɑ
，从而可以在一定程度上避免测试板电极同时与至少两个芯片电极搭接，从而进一步降低了对位的难度。
[0047]
具体的，各测试板电极的宽度x为0.25mm－0.45mm。
[0048]
此外，相邻所述测试板电极的中轴线之间的距离l3与所述芯片电极的中轴线之间的距离a相等，以保证压接时测试板电极与芯片电极的一一对应，使芯片测试时每个芯片电极均可实现电导通，以免某芯片电极发生断路，影响芯片测试的正常进行。
[0049]
所述测试板电极在所述测试主板表面的投影图形呈矩形。需要理解的是，上述投影图形包括但不限于矩形，椭圆形等长条形状也同样适用。
[0050]
所述测试板电极的长度l1与所述芯片电极的长度l5的比值为0.5－0.9。偏移容量角度
ɑ
与所述测试板电极的长度l1和所述芯片电极的长度l5的比值相关，该比值越小，则偏移容量角度
ɑ
越大。该比值保证了在对位时芯片电极与测试板电极具有较大的偏移容量角度
ɑ
，从而更易避免测试板电极同时与至少两个芯片电极搭接，从而进一步降低了对位的难度；同时该比值保证了在对位时芯片电极与测试板电极具有适宜大小的接触面积，而适宜大小的接触面积在芯片测试通电时具有较小的接触电阻，以避免接触电阻过大造成较大程度的电损耗导致进入芯片电极进行测试的电流较小，从而避免对芯片测试产生不良影响。
[0051]
具体的，所述测试板电极的长度l1为0.5mm－4.5mm。
[0052]
作为第一种可选的实施方式，本实施例提供的芯片模组测试板还可以增加辅助对位丝印设计，在对位过程中，使芯片模组按照对位丝印线放置，以便于对位并提高对位的准确性。
[0053]
作为第二种可选的实施方式，本实施例提供的芯片模组测试板还可以设置第一定位单元，而芯片模组设置有与定位单元相对应的第二定位单元，第一定位单元与第二定位单元进行结合，以达到对位效果；其中，所述第一定位单元单元与第二定位单元之一可以为定位针，另一为定位柱。
[0054]
作为第三种可选的实施方式，本实施例提供的芯片模组测试板还可以设置辅助对位装置，固定辅助对位装置与测试板之间的相对位置，通过将芯片模组放入辅助对位装置以达到对位效果。
[0055]
本实用新型还提供一种芯片模组测试系统，包括上述芯片模组测试板1
′
；芯片模组2
′
，所述芯片模组2
′
具有若干芯片电极22
′
。所述芯片模组测试系统具有上述芯片模组测试板1
′
的全部优点，在此不再赘述。
[0056]
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本实用新型创造的保护范围之中。