一种高频时钟抖动测量电路、装置、系统及方法与流程

1.本发明涉及时钟抖动测量技术领域，特别是涉及一种高频时钟抖动测量电路、装置、系统及方法。


背景技术：

2.时钟信号是周期性的，但是由于各种因素，时钟信号会偏离真正的周期性，这种现象为时钟抖动。
3.当下测量时钟信号抖动的主要思路是先对目标信号进行一段时间的信号采集，然后对所采集的信号进行计算分析进而得出一段时间内时钟信号的平均抖动情况。
4.然而上述测量时钟信号的抖动情况的方法，主要存在以下问题：
5.一、电路结构复杂，难以集成到芯片中。当下主流的测量高频时钟抖动的方法都需要复杂的电路结构做支撑，无法集成到芯片内部使用，而芯片内部的高频时钟信号的频率远远超出了gpio(通用输入输出口)的上限频率，因此无法直接将高频的片内时钟输出至芯片外来观察，必须先在片内将时钟信号频率降低至一定水平，因此传统测量方法难以直接用来测量片内高频时钟信号。
6.二、测量结果的滞后性。当下主流的测量方法采用的是先采集数据再进行数据处理得出信号的抖动情况。这样得到的结果具有明显的滞后性，而集成电路内时钟信号的抖动情况由于受外界环境干扰是不停变化的，因此实时性对于时钟抖动非常重要。
7.三、测量结果不够直观。当下主流的测量方法所得的测量结果往往是一系列复杂的数据，需要专业的人士进行进一步分析，才能了解时钟信号的抖动情况。


技术实现要素：

8.为解决上述技术问题，本发明的目的在于：提供一种高频时钟抖动测量电路。
9.本发明所采取的技术方案是：
10.第一方面，本技术实施例提供一种高频时钟抖动测量电路，包括：
11.差分采样模块，用于获取高频时钟信号的当前上升沿和下一个上升沿，所述当前上升沿和所述下一个上升沿组成采样信号；
12.波形放大模块，用于对所述采样信号进行周期扩展以得到输出信号。
13.进一步，所述高频时钟抖动测量电路还包括采样控制模块，所述采样控制模块用于在获取完毕采样信号，对所述差分采样模块进行清零。
14.进一步，所述差分采样模块包括差分采样结构和第一延时单元，所述差分采样结构包括第一d触发器和第二d触发器；
15.所述第一d触发器包括第一时钟输入端和第一清零端；所述第二d触发器包括第二时钟输入端和第二q输出端；
16.所述第一时钟输入端用于接入高频时钟信号，所述第二时钟输入端用于接入所述高频时钟信号；
17.所述第二q输出端与所述第一延时单元的输入端连接，所述第一延时单元的输出端与所述第一清零端连接；
18.所述第二d触发器用于获取所述当前上升沿，所述第一d触发器用于获取所述下一个上升沿。
19.进一步，所述第一d触发器包括第一非q输出端，所述波形放大模块包括第二延时单元和第一与门；
20.所述第二延时单元的输入端与所述第一非q输出端连接，所述第二延时单元的输出端与所述第一与门的第一输入端连接，所述第一与门的第二输入端与所述第二q输出端连接；
21.所述第二延时单元用于控制对所述采样信号进行周期扩展。
22.进一步，所述第一d触发器包括第一q输出端，所述第二d触发器包括第二清零端，所述采样控制模块包括第三延时单元、第二与门、第四延时单元、第一或门和第一反相器；
23.所述第三延时单元的输入端与第一非q输出端连接，所述第三延时单元的输出端与所述第二与门的第一输入端连接，所述第二与门的第二输入端与所述第一q输出端连接，所述第二与门的输出端与所述第四延时单元的输入端连接，所述第四延时单元的输出端与所述第一或门的第一输入端连接，所述第一或门的第二输入端用于输入清零控制信号；
24.所述第一或门的输出端与所述第一反相器的输入端连接，所述第一反相器的输出端与所述第二清零端连接。
25.进一步，所述第一延时单元包括若干个反相器。
26.第二方面，本技术实施例提供一种高频时钟抖动测量装置，包括第一方面所述的一种高频时钟抖动测量电路和gpio，所述高频时钟抖动测量电路与所述gpio连接。
27.第三方面，本技术实施例提供一种高频时钟抖动测量系统，包括第三方面所述的一种高频时钟抖动测量装置和示波器，所述高频时钟抖动测量装置与所述示波器连接。
28.第四方面，本技术实施例提供一种高频时钟抖动测量方法，应用于如第一方面所述的一种高频时钟抖动测量电路，包括以下步骤：
29.利用差分采样模块对高频时钟信号进行采样，获取所述高频时钟信号的当前上升沿和下一个上升沿，所述当前上升沿和所述下一个上升沿组成采样信号；
30.利用波形放大模块对所述采样信号进行周期扩展以得到输出信号。
31.进一步，所述高频时钟抖动测量方法还包括以下步骤：
32.在获取完毕所述采样信号，对所述差分采样模块进行清零。
33.本发明的有益效果是：利用差分采样模块来实时采集芯片内的高频时钟信号的当前上升沿和下一个上升沿，利用波形放大模块对当前上升沿和下一个上升沿组成的采样信号进行周期扩展以得到包含完整抖动情况的输出信号，可应用于芯片内的高频时钟信号的抖动测量，而且本技术的技术方案具有实时性好、测量结果直观的特点。
附图说明
34.为了更清楚地说明本技术实施例或者现有技术中的技术方案，下面对本技术实施例或者现有技术中的相关技术方案附图作以下介绍，应当理解的是，下面介绍中的附图仅仅为了方便清晰表述本技术的技术方案中的部分实施例，对于本领域的技术人员来说，在
无需付出创造性劳动的前提下，还可以根据这些附图获取到其他附图。
35.下面结合附图和实施例对本发明做进一步的说明，其中：
36.图1为本发明的一种高频时钟抖动测量电路的电路原理图；
37.图2为本发明的一种波形示意图；
38.图3为本发明的高频时钟抖动测量系统的结构示意图；
39.图4为本发明一种高频时钟抖动测量方法的步骤流程图。
具体实施方式
40.本技术的说明书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本技术的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或装置不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或装置固有的其它步骤或单元。
41.下面结合附图和实施例对本发明做进一步的说明。
42.针对现有技术中的时钟信号的抖动测量方法，无法测量芯片内的高频时钟信号的抖动情况，无法实时地了解芯片内的高频时钟信号的抖动情况，以及测量结果不够直观等问题，本技术提出了如下方案：
43.为至少部分地解决上述问题之一，本发明提出了一种高频时钟抖动测量电路，参照图1，包括：
44.差分采样模块10，用于获取高频时钟信号的当前上升沿和下一个上升沿，当前上升沿和下一个上升沿组成采样信号；
45.波形放大模块20，用于对采样信号进行周期扩展以得到输出信号。
46.具体地，本技术利用差分采样模块10来对芯片内的高频时钟信号进行采样，高频时钟信号是由多个单周期的高频时钟信号组成。
47.利用差分采样模块10对高频时钟的上升沿进行采样，当前上升沿和下一个上升沿为两个相邻的上升沿，两个相邻的上升沿之间的时间段即为单个的高频时钟信号的周期。
48.本技术利用当前上升沿和下一个上升沿组成一个采样信号，该采样信号的周期也即是单个的高频时钟信号的周期。
49.单个的高频时钟信号的周期较小，因此，当前上升沿和下一个上升沿组成的采样信号的周期也较小，直接将该高速的高频时钟信号输出至芯片外，会产生巨大的波形形变，因此，本技术利用波形放大模块20，对采集到的单周期高频时钟信号(采样信号)进行放大，将高速的高频时钟信号转换为低速的输出信号，对采样信号进行放大，主要是指对采样信号的周期进行扩展，将该采样信号展开为预设周期的方波信号，该预设周期的方波信号也即是输出信号，由于采样信号的周期长度是包含在输出信号的高电平长度之内的，因此，该输出信号内即包含完整的单个高频时钟信号的抖动。
50.综上所述，本技术利用差分采样模块10来实时采集芯片内的高频时钟信号的当前上升沿和下一个上升沿，利用波形放大模块20对当前上升沿和下一个上升沿组成的采样信
号进行周期扩展以得到包含完整抖动情况的输出信号，可应用于芯片内的高频时钟信号的抖动测量，而且具有实时性好、测量结果直观的特点。
51.进一步作为可选的实施方式，高频时钟抖动测量电路还包括采样控制模块30，采样控制模块30用于在获取完毕采样信号，对差分采样模块10进行清零。
52.具体地，高频时钟信号包括若干个单周期的高频时钟信号，当从高频脉冲信号中获取两个相邻的上升沿，即可确定当前采集的单周期高频时钟信号的长度，当采集一个高频时钟信号后，需要对差分采集模块进行清零，从而方便进行下一次的采样活动，从而对下一个单周期的高频时钟信号进行采集。
53.进一步作为可选的实施方式，参照图1，差分采样模块10包括差分采样结构和第一延时单元buf1，差分采样结构包括第一d触发器dff1和第二d触发器dff2；
54.第一d触发器dff1包括第一时钟输入端和第一清零端；第二d触发器dff2包括第二时钟输入端和第二q输出端；
55.第一时钟输入端用于接入高频时钟信号，第二时钟输入端用于接入高频时钟信号；
56.第二q输出端与第一延时单元buf1的输入端连接，第一延时单元buf1的输出端与第一清零端连接；
57.第二d触发器dff2用于获取当前上升沿，第一d触发器dff1用于获取下一个上升沿。
58.具体地，第一d触发器dff1包括第一数据输入端、第一时钟输入端、第一清零端、第一q输出端和第一非q输出端；第二d触发器dff2包括第二数据输入端、第二时钟输入端、第二清零端、第二q输出端和第二非q输出端；
59.本技术的差分采样模块10用于获取输入的高频时钟信号的相邻的两个上升沿，其中，差分采样模块10的差分采样结构，包括第一d触发器dff1和第二d触发器dff2，第一d触发器dff1和第二d触发器dff2用于进行高频采样，该差分采样结构具有较高的分辨率和抗干扰能力，适用于芯片内高频时钟抖动的实时采样。
60.基于d触发器的原理可知，在时钟信号的上升沿到来时刻，d触发器会将数据输入端的值赋予到q输出端。
61.高频时钟信号in进入差分采样结构(通过第一时钟输入端进入第一d触发器dff1，通过第二时钟输入端输入到第二d触发器dff2)，第二d触发器dff2在高频时钟信号的上升沿到来时刻，使得第二q输出端发生一次由低电平到高电平的翻转，低电平到高电平翻转的时间节点，即对应于采集到的当前上升沿。
62.第二d触发器dff2的第二q输出端还通过第一延时单元buf1连接至第一d触发器dff1的第一清零端，第二q输出端输出的高电平信号经过第一延时单元buf1的延时后，才进入第一d触发器dff1。第一清零端在低电平有效，因此，当向第一清零端输入高电平时，第一d触发器dff1结束清零状态，并开始采集数据，在高频时钟信号的下一个上升沿到来时刻，使得第一d触发器dff1的第一q输出端发生一次由低电平到高电平的翻转，那么低电平到高电平翻转的时间节点，即对应于当前上升沿的下一个上升沿。
63.其中，第一延时单元buf1的延时时间可根据高频时钟信号的周期时间进行确定，只要能够使得第一d触发器dff1在清零状态结束后，能够采集到当前上升沿的下一个上升
沿即可。
64.进一步作为可选的实施方式，参照图1，第一d触发器dff1包括第一非q输出端，波形放大模块20包括第二延时单元buf2和第一与门and1；
65.第二延时单元buf2的输入端与第一非q输出端连接，第二延时单元buf2的输出端与第一与门and1的第一输入端连接，第一与门and1的第二输入端与第二q输出端连接；
66.第二延时单元buf2用于控制对采样信号进行周期扩展。
67.具体地，参照图2，第二d触发器dff2用于捕获高频时钟信号当前上升沿(使得第二d触发器dff2的第二q输出端发生一次由低电平到高电平的翻转，第一辅助线l1所确定的时间点，即为当前上升沿)，第一d触发器dff1用于捕获当前上升沿的下一个上升沿(使得第一d触发器dff1的第一q输出端发生一次由低电平到高电平的翻转，第二辅助线l2所确定的时间点，即为下一个上升沿)。其中，第一非q输出端输出的波形与第一q输出端输出的波形是对称的(均可用于记录下一个上升沿)，因此，本技术利用第二延时单元buf2以预设周期t2将第一非q输出端输出的波形进行延时，此时，记录的下一个上升沿的时间节点往后移动了一个预设周期t2，再将第二延时单元buf2输出的的波形与第二d触发器dff2的第二q输出端的波形通过第一与门and1进行相与，即可得到一个方波信号，该方波信号在单个周期内的高电平时间长度t3为高频脉冲信号的周期t1和预设周期t2之和，该方波信号包括了单个高频脉冲信号的抖动情况，因此，利用预设周期t2对该采样信号进行周期放大，方便用户对高频脉冲信号的抖动情况进行观察。
68.需要说明的是，预设周期t2的时间长度可根据实际情况设置，通过灵活设置预设周期t2的取值，可使得芯片内的高频时钟信号转变为低频的方波信号，从而可通过芯片的gpio口输出到芯片外部，方便用户观察高频时钟信号的抖动情况。
69.进一步作为可选的实施方式，参照图1，第一d触发器dff1包括第一q输出端，第二d触发器dff2包括第二清零端，采样控制模块30包括第三延时单元buf3、第二与门and2、第四延时单元buf4、第一或门or1和第一反相器inv1；
70.第三延时单元buf3的输入端与第一非q输出端连接，第三延时单元buf3的输出端与第二与门and2的第一输入端连接，第二与门and2的第二输入端与第一q输出端连接，第二与门and2的输出端与第四延时单元buf4的输入端连接，第四延时单元buf4的输出端与第一或门or1的第一输入端连接，第一或门or1的第二输入端用于输入清零控制信号；
71.第一或门or1的输出端与第一反相器inv1的输入端连接，第一反相器inv1的输出端与第二清零端连接。
72.具体地，本技术的采样控制模块30，用于控制采样的开启。
73.第七节点n7处的波形是由第一d触发器dff1的第一q输出端输出的波形经过第三延时单元buf3延时后得到的波形与第一非q输出端波形相与产生的，在电路未上电时，第七节点n7处的电平信号为低电平信号，当清零控制信号sta为高电平信号时，那么第一或门or1输出高电平信号，该低电平信号经过第一反相器inv1后，在第一反相器inv1的输出端输出低电平信号，第二清零端在输入的低电平信号作用下会使得第一d触发器dff1进行清零，不会进行工作。
74.所以，在电路上电初期，第七节点n7处的电平信号为低电平信号，当清零控制信号由高电平信号跳变为低电平信号，则第一或门or1输出低电平信号，该低电平信号经过第一
反相器inv1后为高电平信号，第二清零端在接收到高电平信号后，第二触发器dff2在高电平的作用下开始进行工作，开始对输入的高频时钟脉冲信号进行采样(也即是进行当前上升沿采样)，并使得第二q输出端发生一次由低电平到高电平的翻转。
75.第二d触发器dff2的第二q输出端还通过第一延时单元buf1连接至第一d触发器dff1的第一清零端，第二q输出端输出的高电平信号经过第一延时单元buf1的延时后，进入第一d触发器dff1，当向第一清零端输入高电平时，第一d触发器dff1结束清零状态，并开始采集数据，在高频时钟脉冲信号的下一个上升沿到来时刻，使得第一d触发器dff1的第一q输出端发生一次由低电平到高电平的翻转，至此，完成当前上升沿和下一个上升沿的采集。
76.第一非q输出端输出的波形与第一q输出端输出的波形对称，因此，利用第三延时单元buf3将第一非q输出端的波形进行延时，利用第二与门and2将延时后的波形与第一q输出端的波形相与，从而得到一个脉冲信号，利用第四延时单元buf4对该脉冲信号进行延时，从而控制下一次采样的时间间隔(该时间间隔为输出信号的周期时间长度)，也即是利用第二延时单元buf2、第三延时单元buf3和第四延时单元buf4来自由控制展开的输出信号的周期长度和占空比。
77.进一步作为可选的实施方式，第一延时单元buf1包括若干个反相器。
78.具体地，本技术的第一延时单元buf1可利用若干个cmos反相器串联得到，其中，可通过调整cmos反相器的个数和宽长比来精确地控制第一延时单元buf1的延时时间。当然，本技术中的其他延时单元(第二延时单元buf2、第三延时单元buf3和第四延时单元buf4等)均可利用cmos反相器串联得到。
79.本技术还提供了另外一个实施例，用于对申请的高频时钟抖动测量电路的工作原理进行说明。
80.1、自动启阶段。高频时钟抖动测量电路未上电时，第七节点n7处的电平信号为低电平信号，控制清零控制信号sta由高电平信号跳变为低电平信号，则第一或门or1输出高电平信号，第一反相器inv1输出高电平信号，该高电平信号进入第二d触发器dff2，第二d触发器dff2的清零状态结束，进入工作状态。此后，清零控制信号sta一直维持在低电平状态，对高频时钟抖动测量电路不再产生影响。
81.2、采样阶段。第二d触发器dff2进入工作，开始对输入的高频时钟脉冲信号进行采样(也即是进行当前上升沿采样)，并使得第二q输出端发生一次由低电平到高电平的翻转。
82.第二d触发器dff2的第二q输出端还通过第一延时单元buf1连接至第一d触发器dff1的第一清零端，第二q输出端输出的高电平信号经过第一延时单元buf1的延时后，进入第一d触发器dff1，当向第一清零端输入高电平时，第一d触发器dff1结束清零状态，并开始采集数据，在高频时钟脉冲信号的下一个上升沿到来时刻，使得第一d触发器dff1的第一q输出端发生一次由低电平到高电平的翻转，至此，完成当前上升沿和下一个上升沿的采集。
83.3、信号输出阶段。本技术的第二延时单元buf2以预设周期t2将第一非q输出端输出的波形进行延时，此时，记录的下一个上升沿的时间节点往后移动了一个预设周期t2，再将经第二延时单元buf2延时的波形与第二d触发器dff2的第二q输出端的波形通过第一与门and1进行相与，即可得到一个方波信号，该方波信号在单个周期内的高电平时间长度t3为高频脉冲信号的周期t1和预设周期t2之和，该方波信号包括了单个高频脉冲信号的抖动情况，因此，利用预设周期t2对该采样信号进行周期放大，方便用户对高频脉冲信号的抖动
情况进行观察。
84.4、状态清零阶段。为了在完成一个周期的波形展开工作后自动开始下一个周期的工作，采样控制模块需要在电路每次完成一个周期的波形展开工作时自动对采样模块中的两个d触发器进行清零操作。
85.因此，由于第一非q输出端输出的波形与第一q输出端输出的波形对称，可利用第三延时单元buf3将第一非q输出端的波形进行延时，利用第二与门and2将延时后的波形与第一q输出端的波形相与，从而得到一个脉冲信号，利用第四延时单元buf4对该脉冲信号进行延时，从而控制采样的时间间隔(该时间间隔为输出信号的周期时间长度)，也即是利用第二延时单元buf2、第三延时单元buf3和第四延时单元buf4来自由控制展开的输出信号的周期长度和占空比。
86.第二方面，本技术还提供了一种高频时钟抖动测量装置，该装置包括第一方面的一种高频时钟抖动测量电路和gpio，高频时钟抖动测量电路与gpio连接。
87.具体地，本实施例的高频时钟抖动测量装置，包括gpio口和第一方面的高频时钟抖动测量电路，利用高频时钟抖动测量电路将高频的时钟信号处理为低频的的输出信号，并利用gpio口将该输出信号输出到装置外，从而方便用户在装置外观测高频时钟信号的抖动情况。
88.第三方面，参照图3，本技术还提供了一种高频时钟抖动测量系统，该系统包括第三方面的一种高频时钟抖动测量装置和示波器，高频时钟抖动测量装置与示波器连接。
89.具体地，该系统利用高频时钟抖动测量装置来对高频时钟信号进行采样，并将采样结果输出到示波器，用户可利用示波器显示的波形，来观察高频时钟信号的抖动情况。
90.第四方面，本技术还提供了一种高频时钟抖动测量方法，参照图4，包括以下步骤：
91.s1、利用差分采样模块对高频时钟信号进行采样，获取高频时钟信号的当前上升沿和下一个上升沿，当前上升沿和下一个上升沿组成采样信号；
92.s2、利用波形放大模块对采样信号进行周期扩展以得到输出信号。
93.具体地，本技术在测量高频时钟信号的抖动情况时，是通过差分采样模块对高频时钟信号进行采样实现的，可通过对高频时钟信号的上升沿进行采样，通过确定当前上升沿和下一个上升沿，当前上升沿和下一个上升沿为高频时钟信号的两个相邻的上升沿，利用两个相邻的上升沿可以确定高频时钟信号中的单周期高频信号的长度，该单周期的高频信号即为采样信号；
94.单个的高频脉冲信号的周期较小，无法直观地观察高频时钟信号的抖动情况，因此，需要利用波形放大模块对单周期的高频脉冲信号进行放大，得到输出信号，对采样信号进行放大，主要是指利用预设周期对采样信号进行周期扩展，输出信号的周期为采样信号的周期和预设周期之和，因此，输出信号中包含有单周期高频脉冲信号的抖动情况。
95.进一步作为可选的实施方式，高频时钟抖动测量方法还包括以下步骤：
96.s3、在获取完毕采样信号，对差分采样模块进行清零。
97.具体地，当采集一个高频时钟信号后，需要对差分采集模块进行清零，从而方便进行下一次的采样活动，从而对下一个单周期高频时钟信号进行采集。
98.最后需要说明的是，本发明提出的电路可以用于将高频方波实时地展开为预设周期的低频方波，且能正确反映输入方波周期大小的变化情况，因此，本发明的电路结构不仅
可以应用于时钟抖动测量技术领域，亦可以广泛地应用于将高频数字信号波形实时展开等技术领域。
99.对于上述方法实施例中的步骤编号，其仅为了便于阐述说明而设置，对步骤之间的顺序不做任何限定，实施例中的各步骤的执行顺序均可根据本领域技术人员的理解来进行适应性调整。
100.以上是对本技术的较佳实施进行了具体说明，但本技术并不限于所述实施例，熟悉本领域的技术人员在不违背本技术精神的前提下还可做作出种种的等同变形或替换，这些等同的变形或替换均包含在本技术权利要求所限定的范围内。