一种非接触式电场测量传感器

1.本发明涉及传感器芯片领域，尤其涉及一种非接触式电场测量传感器。


背景技术：

2.压电传感器的滞回特性给压电材料晶体在多变电场中的使用带来了不便，难以精准测量在电场下材料的应变或应力也使其难以在实际电网测量中投入使用。压阻式传感器线性检测区间较小，且大多数压阻传感器不能感知受力方向，另外压阻式传感器对瞬时信号突变不敏感，在感知静态信息和缓慢信号时相应时间较长。


技术实现要素：

3.为了解决上述技术问题，本发明的目的是提供一种非接触式电场测量传感器，可以准确获取电场信息。
4.本发明所采用的第一技术方案是：一种非接触式电场测量传感器，包括压敏电阻器、半导体薄膜、玻璃层、压电材料晶体和基底，所述压敏电阻器设置在半导体薄膜上，所述压电材料晶体内嵌于玻璃层中，所述玻璃层设有空气穴，所述基地上设有压电材料晶体和玻璃层。
5.进一步，所述压电材料晶体的高度与玻璃层的高度相同。
6.进一步，所述半导体薄膜的表面形状为正方形，所述压电材料晶体的表面形状为正方形，所述半导体薄膜边长大于压电材料晶体边长。
7.进一步，所述玻璃层由四块金字塔状玻璃组成，所述四块金字塔状玻璃分别位于压电材料晶体的四侧。
8.进一步，所述基底采用单晶硅制成。
9.进一步，所述压电材料晶体采用氧化锌制成。
10.进一步，所述压电材料晶体的边长为400μm，所述压电材料晶体的高度为350μm，所述半导体薄膜的边长为1000μm，所述半导体薄膜的高度为20μm，所述压敏电阻器的长度为210μm，所述压敏电阻器的宽度为140μm，所述压敏电阻器的高度为20μm。
11.进一步，以压电材料晶体的中心点为原点构建坐标系，所述压敏电阻器的位置为坐标(0，200，170)。
12.进一步，所述半导体薄膜采用n型掺杂和p型掺杂过的半导体硅材料，所述压敏电阻采用n型掺杂和p型掺杂过的半导体硅材料。
13.本发明的有益效果是：本发明通过压电材料晶体在电场下产生厚度、长度及宽度上的尺寸变化，产生作用力带动半导体薄膜产生形变，从而改变电阻，通过测量该电阻值得到压电材料晶体所处的电场情况。
附图说明
14.图1是本发明一种非接触式电场测量传感器x-z平面的结构示意图；
15.图2是本发明一种非接触式电场测量传感器x-y平面的结构示意图；
16.图3是本发明一种半导体薄膜表面应变分量沿x轴的分布示意图；
17.图4是本发明具体实施例压电材料晶体边长d1＝400μm时，半导体薄膜表面应变分量沿x轴的分布示意图；
18.图5是本发明具体实施例压电材料沿x轴中的位移与薄膜表面应变分量沿x轴的分布示意图；
19.图6是本发明具体实施例压电材料晶体不同高度下半导体薄膜产生应变的示意图；
20.图7是本发明具体实施例压电材料晶体不同高度下半导体薄膜产生位移的示意图；
21.图8是本发明具体实施例半导体薄膜不同厚度下半导体薄膜在稳态电场中的应变示意图；
22.图9是本发明具体实施例半导体薄膜不同厚度下半导体薄膜在稳态电场中的形变示意图；
23.图10是本发明具体实施例坐标系构建示意图；
24.图11是本发明具体实施例模型中y＝0薄膜沿x轴的应变张量示意图；
25.图12是本发明具体实施例在薄膜边界定沿y轴的应变张量示意图；
26.图13是本发明具体实施例压敏电阻器贴片放置处的示意图。
27.附图标记：1、压敏电阻器；2、半导体薄膜；3、玻璃层；4、压电材料晶体；5、基底。
具体实施方式
28.下面结合附图和具体实施例对本发明做进一步的详细说明。对于以下实施例中的编号，其仅为了便于阐述说明而设置，对之间的顺序不做任何限定，实施例中的执行顺序均可根据本领域技术人员的理解来进行适应性调整。
29.参照图1和图2，本发明提供了一种非接触式电场测量传感器，包括压敏电阻器、半导体薄膜、玻璃层、压电材料晶体和基底，所述压敏电阻器设置在半导体薄膜上，所述压电材料晶体内嵌于玻璃层中，所述玻璃层设有空气穴，所述基底上设有压电材料晶体和玻璃层。
30.具体地，玻璃层有空气穴，为薄膜的振动提供足够的空间，所述基底用于支持玻璃和压电材料晶体下表面进行可靠固定，使压电材料晶体沿z轴正方向形变，将应力应变最大限度传导至半导体薄膜，提高传感器的测量精度。
31.进一步作为优选实施例，所述压电材料晶体的高度与玻璃层的高度相同。
32.进一步作为优选实施例，所述半导体薄膜的表面形状为正方形，所述压电材料晶体的表面形状为正方形，所述半导体薄膜边长大于压电材料晶体边长。
33.进一步作为优选实施例，所述玻璃层由四块金字塔状玻璃组成，所述四块金字塔状玻璃分别位于压电材料晶体的四侧。
34.具体地，金字塔状玻璃对压电材料晶体进行固定。
35.进一步作为优选实施例，所述基底采用单晶硅制成。
36.进一步作为优选实施例，所述压电材料晶体采用氧化锌制成。
37.进一步作为优选实施例，所述压电材料晶体的边长为400μm，所述压电材料晶体的高度为350μm，所述半导体薄膜的边长为1000μm，所述半导体薄膜的高度为20μm，所述压敏电阻器的长度为210μm，所述压敏电阻器的宽度为140μm，所述压敏电阻器的高度为20μm。
38.保持压电材料晶体高度h1＝300μm，半导体薄膜高度h2＝20μm，改变压电材料晶体边长d1，从d1＝350μm开始，步长50μm，到d1＝800μm终止，进行稳态研究，得出不同压电材料边长器件在稳态电场中的应变及形变等结果，得出结果为1)参照图3，应变分量从薄膜中心向压电材料边界增加；2)参照图4，d1＝400μm时应变量最高点在压电材料边界附近，在玻璃气穴(即金字塔状玻璃层处)中心附近应变值下降至0，后面应变值皆为负数直至半导体薄膜边界处应变消失。d1《500μm时，半导体薄膜沿x轴的应变分量随压电材料边长的增加先增大后减小，在d1＝400μm出处取到最大值，500μm≤d1≤750μm时，同样随着d1增加，应变分量先增加后减少，在650μm取得最大值(但应变分量与d1＝400μm相差不大)，之后在所有扫描过的d1参数中，d1＝800μm的应变分量是最大的。3)参照图5，电场中不同边长的压电材料沿x轴中的位移与薄膜表面应变分量沿x轴的分布对应，在薄膜中心处，由于应变为负，均为向下凹陷形状，接近压电材料边沿交界处位移最大，也与应变量的变化相对应。
39.压电材料晶体所有边长中半导体薄膜的最大形变位移差异并不大，应变分布差异较为明显。因此选取压电材料晶体边长d1＝400μm，相比d1＝650μm的和应变量最大边长d1＝800μm的压电材料，尺寸较小，节省材料，且应变量比在其他尺寸的压电材料更大，可以使压阻效应更加灵敏。
40.保持压电材料晶体边长为400μm，半导体薄膜厚度h2＝10μm，改变压电材料晶体厚度h1，从h1＝200μm开始，步长200μm，到h1＝1000μm终止，进行稳态研究，得出不同压电材料厚度器件在稳态电场中的应变及形变等结果，参照图6和图7，av为平均值，max为最大值。1)改变压电材料厚度h1，其半导体薄膜的应变量和位移的变化曲线两者十分相似，两幅图中的上方曲线是半导体薄膜上应变量和形变位移的最大值，均呈下降趋势，在h1＝200μm时取得最大值；2)而在两幅图中的下方曲线是半导体薄膜应变量和形变位移量的平均值，其变化趋势略有不同，应变量是先增大，后趋于稳定，位移量是先增大后减小，且缓慢减小，在400≤h1≤800处有个相对平缓的平台，位移量变化很小。厚度在300≤h1≤400区间内的压电材料，应变分量既保持在一个较高的值，且形变位移在其他尺寸的压电材料中也更加优秀。
41.因此，选择h1＝350μm的压电材料晶体。
42.保持压电材料边长为d1＝400，压电材料块厚度h1＝400μm，改变半导体薄膜厚度h2，从h2＝5μm开始，步长5μm，到h2＝40μm终止，进行稳态研究，得出不同厚度的半导体薄膜器件在稳态电场中的应变及形变等结果，参照图8和图9，改变半导体薄膜厚度h2对半导体薄膜上的应变和形变位移变化曲线没有相关性，1)参照图8，半导体薄膜上的应变最大值随半导体薄膜厚度的增大先缓慢增加后接近线性减小，应变量的平均值则是一直处于缓慢递增的趋势。在5μm≤h2≤15μm的区间内，半导体薄膜的应变量平均值为负值。2)参照图9，在位移变化上，半导体薄膜的位移最大值及平均值均呈下降趋势。平均值下降速度更快，最大值在10μm≤h2≤25μm处下降趋势平缓，位移值变化不大。
43.在选取半导体薄膜厚度h2时，考虑其应变量及位移量的变化必须较大，和秉持节约成本的原则，h2＝20μm的半导体薄膜厚度为最优选择。
44.最后得出其最佳尺寸为1000μm*1000μm*400μm，其中压电材料边长d1＝400μm，厚度h1＝350μm，半导体薄膜厚度h2＝20μm，压敏电阻长宽高210μm*140μm*20μm。
45.进一步作为优选实施例，以压电材料晶体的中心点为原点构建空间坐标系，所述压敏电阻器的位置为坐标(0，200，170)。
46.参照图10，假设点a、b、c是三个可能的掺杂区位置。结合加工工艺，掺杂区域位于薄膜可自由振动的区域最合适，假设掺杂区域选择在点b或点c，应变在此处正负变化，使应变正负抵消，灵敏度降低。
47.图11为在模型中y＝0薄膜沿x轴的应变张量σ
xx
，图12为在薄膜边界定沿y轴的应变张量σ
xx
，图中定性取a、b两个区域，对应于图10中的a、b区域，a’点为a、b处应变张量σ
xx
的零点。将图11的a区域应变张量曲线与σ
xx
＝0围成的区域进行积分得到a
x
，将图12中a区域应变张量曲线与σ
xx
＝0围成的区域积分得到ay，a
x
·ay
为掺杂区域的应变张量。同理将b区域内的应变张量也进行相同处理，得b
x
·by
为b区域应变张量。a处应变张量明显比b处大，因此从模型仿真和图表定性分析，a点所处区域是进行离子掺杂的最佳区域。定性分析虽然存在误差，但在择优分析中不影响结果的判断。
48.具体地，根据半导体掺杂区域应变张量越大，灵敏度越高，选取最优掺杂区域(即应变张量最大处)为压敏电阻器贴片放置处，参照图13。
49.进一步作为优选实施例，所述半导体薄膜采用n型掺杂和p型掺杂过的半导体硅材料，所述压敏电阻采用n型掺杂和p型掺杂过的半导体硅材料。
50.具体地，本方案的半导体薄膜采用离子注入技术，具体制备方法如下：
51.s1、将清洁的soi晶片置于1100℃的高温中热氧化，soi晶片表面产生20nm厚的二氧化硅，目的是在离子注入时起保护晶格的作用。
52.s2、对晶片进行光刻，形成图形化掺杂区域进行b+掺杂。用浓硫酸和双氧水去除光刻胶，再使用二氧化硅刻蚀液清洗因离子注入而严重破坏的二氧化硅层。再将清洁的晶片置于1050℃热炉中进行高温退火，激活掺杂区，同时氧化晶片表面，形成400nm的二氧化硅层。
53.s3、用感应耦合等离子体icp刻蚀技术刻蚀二氧化硅以打开掺杂区域上的欧姆接触区，保证掺杂区域与金属电极的良好电气接触。
54.s4、清洗晶片，利用有机金属化学气相沉积法mocvd沉积300nm的金属铝电极，光刻形成金属电极区域，用磷酸湿法腐蚀金属铝，再利用发烟硝酸或有机溶剂去除光刻胶。
55.s5、在玻璃表面利用电子束气蒸发金属铝电极，采用阳极键合方式将soi的器件层与玻璃镀电极一面键合。
56.s6、利用化学机械磨抛法cmp进行soi体硅的减薄，使用硅磨抛液进行化学反应同时，磨抛机进行物理研磨并促进化学反应，减薄至大约50-100μm。清洗晶片，对体硅一侧进行icp刻蚀，以去掉所有的体硅和埋氧层二氧化硅。
57.以上是对本发明的较佳实施进行了具体说明，但本发明创造并不限于所述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可做作出种种的等同变形或替换，这些等同的变形或替换均包含在本技术权利要求所限定的范围内。