一种多轴激光干涉仪的坐标解算系统、方法及装置与流程

1.本技术涉及精密运动控制技术领域，尤其涉及一种多轴激光干涉仪的坐标解算系统、方法及装置。


背景技术：

2.在精密运动控制技术中，经常需要对多轴并联运动机构进行控制，在控制的过程中，需要对多轴并联运动机构的位置进行定位，例如，使用多路位置反馈传感器进行定位，其中，多轴激光干涉仪为经常使用的一种多路位置反馈传感器。
3.在实际应用中，多轴并联运动机构通常包括多个自由度的工件台，针对每个工件台，设置有一个激光干涉仪解调卡，每个激光干涉仪解调卡，通过反射镜面与光路，可以采集工件台的坐标数据，以便实现对工件台的位置进行定位，进而实现基于位置对工件台的运动进行控制。
4.在实际应用中，往往需要针对多个激光干涉仪解调卡采集得到的多个坐标数据进行坐标解算，得到综合坐标数据，并上传到控制系统，作为闭环的位置反馈，由控制系统基于接收的综合坐标数据对工件台进行控制。
5.由于进行坐标解算的系统属于复杂计算机系统，并且需要对多轴并联运动机构进行精密运动控制，所以，在坐标数据采集、传输、坐标解算和上报的过程中，对传输延迟的要求较高。
6.目前，针对多轴激光干涉仪进行坐标解算，存在效率较低的问题。


技术实现要素：

7.本技术实施例提供一种多轴激光干涉仪的坐标解算系统、方法及装置，用以解决现有技术中存在的针对多轴激光干涉仪进行坐标解算时效率较低的问题。
8.本技术实施例提供一种多轴激光干涉仪的坐标解算系统，包括：第一处理芯片，第二处理芯片，多个激光干涉仪解调卡，同步时钟卡；
9.所述第一处理芯片，所述第二处理芯片，所述同步时钟卡与所述多个激光干涉仪解调卡接入第一并行总线；
10.所述第二处理芯片，所述同步时钟卡与所述多个激光干涉仪解调卡接入第二并行总线；
11.所述第一处理芯片，用于通过所述第一并行总线对所述多个激光干涉仪解调卡的运行进行管控；
12.所述激光干涉仪解调卡，用于采集自身对应的工件台的坐标数据；
13.所述同步时钟卡，用于通过所述第二并行总线，获取所述多个激光干涉仪解调卡采集的所述坐标数据；并向所述第二处理芯片发送所述坐标数据；
14.所述第二处理芯片，用于基于接收的所述坐标数据进行坐标解算，得到综合坐标数据；以及向控制系统上报所述综合坐标数据。
15.进一步的，所述第一处理芯片，还用于针对所述多个激光干涉仪解调卡配置同步时序，并通过所述第一并行总线将配置的同步时序发送给所述同步时钟卡；
16.所述同步时钟卡，还用于按照所述同步时序，通过所述第二并行总线，向所述多个激光干涉仪解调卡发送同步信号；
17.所述激光干涉仪解调卡，具体用于按照接收的所述同步信号，采集自身对应的工件台的坐标数据，并锁存得到的所述坐标数据。
18.进一步的，所述同步时钟卡，还用于在接收到所述同步时序后，按照所述同步时序，向所述控制系统发送同步指令。
19.进一步的，所述第一并行总线为vme总线，所述第二并行总线为p2bus总线。
20.进一步的，所述第一处理芯片为cpu芯片，所述第二处理芯片为dsp芯片。
21.本技术实施例还提供一种多轴激光干涉仪的坐标解算方法，应用于多轴激光干涉仪的坐标解算系统的同步时钟卡，所述多轴激光干涉仪的坐标解算系统还包括第一处理芯片，第二处理芯片和多个激光干涉仪解调卡；所述第一处理芯片，所述第二处理芯片，所述同步时钟卡与所述多个激光干涉仪解调卡接入第一并行总线；所述第二处理芯片，所述同步时钟卡与所述多个激光干涉仪解调卡接入第二并行总线；所述第一处理芯片用于通过所述第一并行总线对所述多个激光干涉仪解调卡的运行进行管控；
22.所述方法，包括：
23.通过所述第二并行总线，获取所述多个激光干涉仪解调卡采集的坐标数据，所述坐标数据为每个激光干涉仪解调卡采集自身对应的工件台的数据；
24.向所述第二处理芯片发送所述坐标数据，以使所述第二处理芯片基于接收的所述坐标数据进行坐标解算，得到综合坐标数据，并向控制系统上报所述综合坐标数据。
25.进一步的，在所述通过所述第二并行总线，获取所述多个激光干涉仪解调卡采集的坐标数据之前，还包括：
26.通过所述第一并行总线接收所述第一处理芯片发送的同步时序，所述同步时序为所述第一处理芯片针对所述多个激光干涉仪解调卡配置的同步时序；
27.按照所述同步时序，通过所述第二并行总线，向所述多个激光干涉仪解调卡发送同步信号，使得所述激光干涉仪解调卡按照接收的所述同步信号，采集自身对应的工件台的坐标数据，并锁存得到的所述坐标数据。
28.进一步的，在所述通过所述第一并行总线接收所述第一处理芯片发送的同步时序后，还包括：
29.按照所述同步时序，向所述控制系统发送同步指令。
30.进一步的，所述第一并行总线为vme总线，所述第二并行总线为p2bus总线。
31.进一步的，所述第一处理芯片为cpu芯片，所述第二处理芯片为dsp芯片。
32.本技术实施例还提供一种多轴激光干涉仪的坐标解算装置，应用于多轴激光干涉仪的坐标解算系统的同步时钟卡，所述多轴激光干涉仪的坐标解算系统还包括第一处理芯片，第二处理芯片和多个激光干涉仪解调卡；所述第一处理芯片，所述第二处理芯片，所述同步时钟卡与所述多个激光干涉仪解调卡接入第一并行总线；所述第二处理芯片，所述同步时钟卡与所述多个激光干涉仪解调卡接入第二并行总线；所述第一处理芯片用于通过所述第一并行总线对所述多个激光干涉仪解调卡的运行进行管控；
33.所述装置，包括：
34.数据获取模块，用于通过所述第二并行总线，获取所述多个激光干涉仪解调卡采集的坐标数据，所述坐标数据为每个激光干涉仪解调卡采集自身对应的工件台的数据；
35.数据发送模块，用于向所述第二处理芯片发送所述坐标数据，以使所述第二处理芯片基于接收的所述坐标数据进行坐标解算，得到综合坐标数据，并向控制系统上报所述综合坐标数据。
36.进一步的，还包括：
37.时序接收模块，用于在所述数据获取模块通过所述第二并行总线，获取所述多个激光干涉仪解调卡采集的坐标数据之前，通过所述第一并行总线接收所述第一处理芯片发送的同步时序，所述同步时序为所述第一处理芯片针对所述多个激光干涉仪解调卡配置的同步时序；
38.信号发送模块，用于按照所述同步时序，通过所述第二并行总线，向所述多个激光干涉仪解调卡发送同步信号，使得所述激光干涉仪解调卡按照接收的所述同步信号，采集自身对应的工件台的坐标数据，并锁存得到的所述坐标数据。
39.进一步的，所述信号发送模块，还用于在所述时序接收模块通过所述第一并行总线接收所述第一处理芯片发送的同步时序后，按照所述同步时序，向所述控制系统发送同步指令。
40.进一步的，所述第一并行总线为vme总线，所述第二并行总线为p2bus总线。
41.进一步的，所述第一处理芯片为cpu芯片，所述第二处理芯片为dsp芯片。
42.本技术实施例还提供一种电子设备，其特征在于，包括处理器和机器可读存储介质，所述机器可读存储介质存储有能够被所述处理器执行的机器可执行指令，所述处理器被所述机器可执行指令促使：实现上述任一多轴激光干涉仪的坐标解算方法。
43.本技术实施例还提供一种计算机可读存储介质，其特征在于，所述计算机可读存储介质内存储有计算机程序，所述计算机程序被处理器执行时实现上述任一多轴激光干涉仪的坐标解算方法。
44.本技术实施例还提供了一种包含指令的计算机程序产品，当其在计算机上运行时，使得计算机执行上述任一多轴激光干涉仪的坐标解算方法。
45.本技术有益效果包括：
46.本技术实施例提供的方案中，坐标解算系统包括第一处理芯片，第二处理芯片，多个激光干涉仪解调卡，同步时钟卡；第一处理芯片，第二处理芯片，同步时钟卡与多个激光干涉仪解调卡接入第一并行总线；第二处理芯片，同步时钟卡与多个激光干涉仪解调卡接入第二并行总线；其中，第一处理芯片用于通过第一并行总线对多个激光干涉仪解调卡的运行进行管控，同步时钟卡通过第二并行总线，获取多个激光干涉仪解调卡采集的坐标数据；并发送给第二处理芯片，第二处理芯片基于接收的坐标数据进行坐标解算，得到综合坐标数据；以及向控制系统上报综合坐标数据。其中，系统包括了两个处理芯片和同步时钟卡，还包括两条并行总线，对多个激光干涉仪解调卡的运行管控，以及对多个激光干涉仪解调卡采集的坐标数据的传输，以及对多个坐标数据的坐标解算，分别通过不同的并行总线和不同的处理芯片以及同步时钟卡实现，从而降低了针对激光干涉仪解调卡的运行管控，对坐标数据的传输和坐标解算的影响，进而提高了针对多轴激光干涉仪进行坐标解算的效
率。
47.本技术的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本技术而了解。本技术的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
附图说明
48.附图用来提供对本技术的进一步理解，并且构成说明书的一部分，与本技术实施例一起用于解释本技术，并不构成对本技术的限制。在附图中：
49.图1为本技术实施例提供的多轴激光干涉仪的坐标解算系统的结构示意图；
50.图2为本技术实施例提供的多轴激光干涉仪的坐标解算方法的流程图；
51.图3为本技术另一实施例提供的多轴激光干涉仪的坐标解算方法的流程图；
52.图4-1为本技术实施例提供的多轴激光干涉仪的坐标解算装置的结构示意图；
53.图4-2为本技术另一实施例提供的多轴激光干涉仪的坐标解算装置的结构示意图；
54.图5为本技术实施例提供的电子设备的结构示意图。
具体实施方式
55.为了给出提高针对多轴激光干涉仪进行坐标解算的效率的实现方案，本技术实施例提供了一种多轴激光干涉仪的坐标解算系统、方法及装置，以下结合说明书附图对本技术的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本技术，并不用于限定本技术。并且在不冲突的情况下，本技术中的实施例及实施例中的特征可以相互组合。
56.本技术实施例提供一种多轴激光干涉仪的坐标解算系统，如图1所示，包括：第一处理芯片11，第二处理芯片12，多个激光干涉仪解调卡13，同步时钟卡14；
57.第一处理芯片11，第二处理芯片12，同步时钟卡14与多个激光干涉仪解调卡13接入第一并行总线；
58.第二处理芯片12，同步时钟卡14与多个激光干涉仪解调卡13接入第二并行总线；
59.第一处理芯片11，用于通过第一并行总线对多个激光干涉仪解调卡13的运行进行管控；
60.激光干涉仪解调卡13，用于采集自身对应的工件台的坐标数据；
61.同步时钟卡14，用于通过第二并行总线，获取多个激光干涉仪解调卡13采集的坐标数据；并向第二处理芯片12发送坐标数据；
62.第二处理芯片12，用于基于接收的坐标数据进行坐标解算，得到综合坐标数据；以及向控制系统上报综合坐标数据。
63.本技术实施例提供的上述坐标解算系统中，包括了两个处理芯片和同步时钟卡，还包括两条并行总线，对多个激光干涉仪解调卡的运行管控，以及对多个激光干涉仪解调卡采集的坐标数据的传输，以及对多个坐标数据的坐标解算，分别通过不同的并行总线和不同的处理芯片以及同步时钟卡实现，从而降低了针对激光干涉仪解调卡的运行管控，对坐标数据的传输和坐标解算的影响，进而提高了针对多轴激光干涉仪进行坐标解算的效
率。
64.相应的，本技术实施例还提供了一种多轴激光干涉仪的坐标解算方法，应用于多轴激光干涉仪的坐标解算系统的同步时钟卡，多轴激光干涉仪的坐标解算系统还包括第一处理芯片，第二处理芯片和多个激光干涉仪解调卡；第一处理芯片，第二处理芯片，同步时钟卡与多个激光干涉仪解调卡接入第一并行总线；第二处理芯片，同步时钟卡与多个激光干涉仪解调卡接入第二并行总线；第一处理芯片用于通过第一并行总线对多个激光干涉仪解调卡的运行进行管控；
65.如图2所示，该方法，包括：
66.步骤21、通过第二并行总线，获取多个激光干涉仪解调卡采集的坐标数据，坐标数据为每个激光干涉仪解调卡采集自身对应的工件台的数据；
67.步骤22、向第二处理芯片发送坐标数据，以使第二处理芯片基于接收的坐标数据进行坐标解算，得到综合坐标数据，并向控制系统上报综合坐标数据。
68.本技术实施例提供的上述坐标解算方法中，坐标解算系统包括了两个处理芯片和同步时钟卡，还包括两条并行总线，对多个激光干涉仪解调卡的运行管控，以及对多个激光干涉仪解调卡采集的坐标数据的传输，以及对多个坐标数据的坐标解算，分别通过不同的并行总线和不同的处理芯片以及同步时钟卡实现，从而降低了针对激光干涉仪解调卡的运行管控，对坐标数据的传输和坐标解算的影响，进而提高了针对多轴激光干涉仪进行坐标解算的效率。
69.下面结合本技术实施例提供的多轴激光干涉仪的坐标解算系统，对本技术实施例提供的多轴激光干涉仪的坐标解算方法进行详细描述。
70.本技术另一实施例提供一种多轴激光干涉仪的坐标解算方法，应用于上述多轴激光干涉仪的坐标解算系统，如图3所示，包括如下步骤：
71.步骤31、第一处理芯片针对多个激光干涉仪解调卡配置同步时序。
72.进行配置时，可以基于多个激光干涉仪解调卡各自的特性，对同步时序进行配置。
73.本技术实施例中，第一处理芯片还用于通过第一并行总线对多个激光干涉仪解调卡的运行进行管控，具体所采用的管控策略，可以基于实际应用的需要进行灵活设置，在此不再举例进行描述。
74.步骤32、第一处理芯片通过第一并行总线将配置的同步时序发送给同步时钟卡。
75.步骤33、同步时钟卡在接收到同步时序后，按照该同步时序，通过第二并行总线，向多个激光干涉仪解调卡发送同步信号。
76.步骤34、同步时钟卡在接收到同步时序后，还可以按照该同步时序，向控制系统发送同步指令，使得控制系统在接收到该同步指令后，可以获知多个激光干涉仪解调卡采集坐标数据的时间，从而可以控制相关的其他数据的采集时间，以便后续可以在接收到综合坐标数据后，将综合坐标数据和其他数据相结合，对激光干涉仪对应的多轴并联运动机构进行更精准的控制。
77.步骤35、每个激光干涉仪解调卡在接收到同步信号后，按照同步信号采集自身对应的工件台的坐标数据，并锁存得到的坐标数据。
78.步骤36、同步时钟卡通过第二并行总线，获取多个激光干涉仪解调卡采集的坐标数据，共计可以得到多个坐标数据。
79.步骤37、同步时钟卡向第二处理芯片发送该多个坐标数据。
80.本步骤中，同步时钟卡可以按照同步时序，轮流从各激光干涉仪解调卡读取采集的坐标数据，并放进缓存单元，在针对该同步时序，获取到多个激光干涉仪解调卡采集的全部坐标数据后，打包将多个坐标数据发送至第二处理芯片。
81.步骤38、第二处理芯片基于接收的多个坐标数据进行坐标解算，得到综合坐标数据。
82.第二处理芯片可以为多核处理芯片，进一步提升进行坐标解算的速度。
83.步骤39、第二处理芯片向控制系统上报综合坐标数据。
84.第二处理芯片与控制系统之间可以采用高速光纤通信接口，进一步提升将解算得到的综合坐标数据上传至控制系统。
85.采用本技术实施例提供的上述图3所示的多轴激光干涉仪的坐标解算方法，对多个激光干涉仪解调卡的运行管控，以及对多个激光干涉仪解调卡采集的坐标数据的传输，以及对多个坐标数据的坐标解算，分别通过不同的并行总线和不同的处理芯片以及同步时钟卡实现，从而降低了针对激光干涉仪解调卡的运行管控，对坐标数据的传输和坐标解算的影响，进而提高了针对多轴激光干涉仪进行坐标解算的效率。
86.进一步的，上述坐标解算系统及方法中，第一并行总线可以为vme(versamodule eurocard)总线，从而使得第一并行总线更适合于第一处理芯片对多个激光干涉仪解调卡的运行进行管控；以及第二并行总线可以为p2bus总线，使得第二并行总线更适合于同步时钟卡从多个激光干涉仪解调卡获取采集的坐标数据，从而进一步的降低传输延迟，提升进行坐标解算的效率。
87.进一步的，上述坐标解算系统及方法中，第一处理芯片可以为cpu(central processing unit，中央处理器)芯片，第二处理芯片可以为dsp(digital signal process，数字信号处理)芯片，并且，第二处理芯片与控制系统之间采用高速光纤通信接口，进一步提升将解算得到的综合坐标数据上传至控制系统。
88.在实际应用中，第一处理芯片可以位于sbc(single board computer，单板计算机)中，同步时钟卡可以为scm(system clock manager，系统时钟管理)卡，第二处理芯片可以位于pda(position data analysis，位置数据分析)卡中，所采集的坐标数据可以直接按照dma(direct memory access，直接存储器访问)传输到dsp芯片的内存中，有效减小传输时间。
89.并且，同步时钟卡采用第二并行总线，直接捕获和读取激光干涉仪解调卡采集的坐标数据，并传输至第二处理芯片，由第二处理芯片的多核处理器，完成快速的坐标解算，能达到50us解算速度，在实际应用中，可以将系统的传输延迟精确到us级。
90.基于同一发明构思，根据本技术上述实施例提供的多轴激光干涉仪的坐标解算方法，相应地，本技术另一实施例还提供了一种多轴激光干涉仪的坐标解算装置，应用于多轴激光干涉仪的坐标解算系统的同步时钟卡，多轴激光干涉仪的坐标解算系统还包括第一处理芯片，第二处理芯片和多个激光干涉仪解调卡；第一处理芯片，第二处理芯片，同步时钟卡与多个激光干涉仪解调卡接入第一并行总线；第二处理芯片，同步时钟卡与多个激光干涉仪解调卡接入第二并行总线；第一处理芯片用于通过第一并行总线对多个激光干涉仪解调卡的运行进行管控；其结构示意图如图4-1所示，具体包括：
91.数据获取模块41，用于通过第二并行总线，获取多个激光干涉仪解调卡采集的坐标数据，坐标数据为每个激光干涉仪解调卡采集自身对应的工件台的数据；
92.数据发送模块42，用于向第二处理芯片发送坐标数据，以使第二处理芯片基于接收的坐标数据进行坐标解算，得到综合坐标数据，并向控制系统上报综合坐标数据。
93.进一步的，如图4-2所示，还包括：
94.时序接收模块43，用于在数据获取模块41通过第二并行总线，获取多个激光干涉仪解调卡采集的坐标数据之前，通过第一并行总线接收第一处理芯片发送的同步时序，同步时序为第一处理芯片针对多个激光干涉仪解调卡配置的同步时序；
95.信号发送模块44，用于按照同步时序，通过第二并行总线，向多个激光干涉仪解调卡发送同步信号，使得激光干涉仪解调卡按照接收的同步信号，采集自身对应的工件台的坐标数据，并锁存得到的坐标数据。
96.进一步的，信号发送模块44，还用于在时序接收模块43通过第一并行总线接收第一处理芯片发送的同步时序后，按照同步时序，向控制系统发送同步指令。
97.进一步的，第一并行总线为vme总线，第二并行总线为p2bus总线。
98.进一步的，第一处理芯片为cpu芯片，第二处理芯片为dsp芯片。
99.上述各模块的功能可对应于图2和图3所示流程中的相应处理步骤，在此不再赘述。
100.本技术的实施例所提供的多轴激光干涉仪的坐标解算装置可通过计算机程序实现。本领域技术人员应该能够理解，上述的模块划分方式仅是众多模块划分方式中的一种，如果划分为其他模块或不划分模块，只要墙体彩绘打印装置具有上述功能，都应该在本技术的保护范围之内。
101.基于同一发明构思，根据本技术上述实施例提供的多轴激光干涉仪的坐标解算方法，相应地，本技术另一实施例还提供了一种电子设备，其结构示意图如图5所示，包括处理器51和机器可读存储介质52，机器可读存储介质52存储有能够被处理器51执行的机器可执行指令，处理器51被机器可执行指令促使：实现上述任一多轴激光干涉仪的坐标解算方法。
102.其中，处理器51即相当于上述同步时钟卡。
103.本技术实施例还提供一种计算机可读存储介质，计算机可读存储介质内存储有计算机程序，计算机程序被处理器执行时实现上述任一多轴激光干涉仪的坐标解算方法。
104.本技术实施例还提供了一种包含指令的计算机程序产品，当其在计算机上运行时，使得计算机执行上述任一多轴激光干涉仪的坐标解算方法。
105.上述电子设备中的机器可读存储介质可以包括随机存取存储器(random access memory，ram)，也可以包括非易失性存储器(non-volatile memory，nvm)，例如至少一个磁盘存储器。可选的，存储器还可以是至少一个位于远离前述处理器的存储装置。
106.上述的处理器可以是通用处理器，包括中央处理器(central processing unit，cpu)、网络处理器(network processor，np)等；还可以是数字信号处理器(digital signal processing，dsp)、专用集成电路(application specific integrated circuit，asic)、现场可编程门阵列(field-programmable gate array，fpga)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。
107.本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部
分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于装置、电子设备、计算机可读存储介质，计算机程序产品实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
108.需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
109.本技术是参照根据本技术实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
110.这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
111.这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
112.显然，本领域的技术人员可以对本技术进行各种改动和变型而不脱离本技术的精神和范围。这样，倘若本技术的这些修改和变型属于本技术权利要求及其等同技术的范围之内，则本技术也意图包含这些改动和变型在内。