一种单芯片实现等精度频率测量的装置的制作方法

1.本实用新型涉及时间频率测量技术领域，更具体的说是涉及一种单芯片实现等精度频率测量的硬件结构。


背景技术：

2.目前，常见的模拟式频率测量方法有谐振法、电桥法、拍频法、差拍法以及示波器法等。通常，模拟式频率测量方法的构成并不复杂，测量精度也不高。与模拟式频率测量方法不同的是，数字式频率测量仪器具有读数显示直观、测量速度快和测量灵敏度高等诸多特点，成为了使用最广的一类时间频率测量仪器。一个数字式频率测量仪器通常包含时基(含较高精度的晶体振荡器)、控制门(主闸门)、输入放大与整形电路、控制电路以及计数器等部分。数字式频率测量仪器主要有直接计数测频法、同步计数测频法和多路移相时钟测频法等。
3.但是，直接频率测量法的频率测量存在
±
1字计数误差，使得其在大频率范围测量时，测量误差不一致，且在低频测量时，存在误差大等问题。而同步计数测频法可以减少
±
1字计数误差的影响，弥补直接频率测量法的不足，但通常由分立器件或定制芯片实现，成本相对较高，控制和调试相对复杂。
4.因此，针对传统分立器件或定制芯片实现同步计数测频法存在的诸多问题，如何提供一种单芯片实现等精度频率测量的装置是本领域技术人员亟需解决的问题。


技术实现要素：

5.有鉴于此，本实用新型提供了一种单芯片实现等精度频率测量的装置，利用已经出现的具备多个定时器的单片机、cpld、fpga或计数器芯片，快速、低成本的实现等精度频率测量，解决了传统分立器件或定制芯片实现同步计数测频法存在的诸多问题。
6.为了实现上述目的，本实用新型采用如下技术方案：一种单芯片实现等精度频率测量的装置包括标准时钟、被测时钟、控制单元和触发器，所述控制单元包括控制计算单元和计数器；所述计数器包括第一计数器、第二计数器和第三计数器；
7.所述标准时钟用于为所述第一计数器和所述第二计数器提供标准频率信号；
8.所述被测时钟用于为所述触发器和所述第三计数器提供被测频率信号；
9.所述第一计数器用于根据所述标准频率信号产生闸门信号；
10.所述触发器用于同步所述闸门信号和所述被测频率信号的脉冲，进而同步控制所述第二计数器和所述第三计数器的启停；
11.所述第二计数器用于对所述标准频率信号的脉冲进行计数；
12.所述第三计数器用于对所述被测频率信号的脉冲进行计数；
13.所述控制计算单元用于控制所述第一计数器的启停，以及对所述第二计数器和所述第三计数器的读数进行计算和输出。
14.优选的，所述被测时钟的被测频率值公式为：
[0015][0016]
其中：f1为被测时钟，单位为hz；f0为标准时钟，单位为hz；n0为第二计数器的计数值；n1为第三计数器的计数值。
[0017]
优选的，所述控制计算单元还用于设定所述第一计数器的溢出值。
[0018]
优选的，所述控制计算单元还用于产生清零脉冲，在测量结束后，控制所述第一计数器、所述第二计数器和所述第三计数器进行计数值清零。
[0019]
经由上述的技术方案可知，与现有技术相比，本实用新型公开提供了一种单芯片实现等精度频率测量装置，具有以下优点：(1)结构简单，在一个芯片上依靠3个定时器并结合触发器就能实现同步计数测频法的功能；(2)成本极低，所必须的外围器件仅为触发器；(3)便于集成与实现，本实用新型仅需要对第一计数器、第二计数器和第三计数器进行数值运算，就能获得结果。
附图说明
[0020]
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
[0021]
图1附图为一种单芯片实现等精度频率测量装置的结构示意图。
[0022]
图2为一种单芯片实现等精度频率测量装置控制计算单元的工作流程图。
[0023]
图3为本实用新型基于stm32f103芯片实现等精度频率测量的电路原理图。
[0024]
图中：1-标准时钟f0、2-第一计数器、3-触发器、4-第二计数器、5-第三计数器、6-控制计算单元、7-被测时钟f1。
具体实施方式
[0025]
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
[0026]
本实用新型实施例公开了一种单芯片实现等精度频率测量装置，包括：标准时钟1、被测时钟7、控制单元和触发器3，控制单元包括控制计算单元6和计数器；计数器包括第一计数器2、第二计数器4和第三计数器5；标准时钟1用于为第一计数器2和第二计数4器提供标准频率信号；被测时钟7用于为触发器3和第三计数器5提供被测频率信号；第一计数2器用于根据标准频率信号产生闸门信号；触发器3用于同步闸门信号和被测频率信号的脉冲，进而同步控制第二计数器4和第三计数器5的启停；第二计数器4用于对标准频率信号的脉冲进行计数；第三计数器5用于对被测频率信号的脉冲进行计数；控制计算单元6用于控制第一计数器2的启停，以及对第二计数器4和第三计数器5的读数进行计算和输出。本实用新型通过上述装置，快速、低成本的实现了等精度频率测量。
[0027]
在本实施例中，控制计算单元6还用于设定第一计数器2的溢出值。其中，不同的闸
门时间意味着不同的计数器溢出上限值，通过修改第一计数器的溢出上限，可以实现闸门时间的修改。
[0028]
在本实施例中，控制计算单元6还用于产生清零脉冲，在测量结束后，控制第一计数器2、第二计数器4和第三计数器5进行计数值清零。
[0029]
在本实施例中，标准时钟f01，可以为低成本的陶瓷晶振，也可以为有源晶振甚至是lc谐振电路，只要其提供的频率稳定，且满足既定的测量指标即可。
[0030]
在本实施例中，第一计数器2、第二计数器4和第三计数器5可以在同一个芯片上，也可以在不同的芯片上，其位数不低于16位，只要其在设定的闸门时间内不发生溢出现象即可；计数器可为单片机、fpga、cpld或计数器芯片。
[0031]
在本实施例中，触发器3可以为普通的d/q触发器，或其这种演变出的各种形式，只要其起到同步第一计数器2输出的闸门信号以及被测时钟f17输出的f1信号即可。
[0032]
在本实施例中，被测时钟f17，其频率的上限为触发器3、第二计数器4和第三计数器5中输入频率上限的最低者，与同步计数测频法的适用范围相同，被测时钟f17在本装置的测量能力内，其测量分辨力不会随着被测时钟f17的变化而变化，其只取决于标准时钟f01和第二计数器4、第三计数器5的计数能力。
[0033]
在本实施例中，参考附图1，一种单芯片实现等精度频率测量装置，具体过程如下：标准时钟f01用于提供标准频率给第一计数器2和第二计数器4，其中第一计数器2使用该频率产生标准的闸门信号，即第一计数器2启动后从0开始计时，并输出高电平，直到达到其溢出值时停止计数并输出低电平，以达到输出脉冲信号控制触发器3的d输入端口的目的；第二计数器4用于接收标准时钟f01输入的频率信号，在触发器3的en信号控制下开始计数或停止计数，在控制计算单元6的clr信号下进行计数器清零，并在控制计算单元6的控制下，利用其计数值参与对被测时钟f17的运算；第三计数器5用于接收被测时钟f17输入的被测频率信号，在触发器3的en信号控制下开始计数或停止计数，在控制计算单元6的clr信号下进行计数器清零，并在控制计算单元6的控制下，利用其计数值参与对被测时钟f17的运算；触发器3用于同步第一计数器2输出的闸门信号与被测时钟f17输出的被测频率信号，当且仅当触发器3的d端口为高电平，且clk(》)口为上升沿时，q端口输出高电平，使能第二计数器4和第三计数器5的计数功能；控制计算单元6根据实际的测量需求，设定第一计数器2的溢出值，以产生标准的闸门信号；同时，控制计算单元6在测量结束后，根据第二计数器4、第三计数器5和标准时钟f01的值，按照如下公式计算出被测时钟f17的频率值，并且产生clr信号，控制第一计数器2、第二计数器4和第三计数器5的计数值清零；被测时钟f17为外部输入本实用新型装置的被测频率信号。
[0034]
被测时钟的被测频率值公式为：
[0035][0036]
其中：f1为被测时钟，单位为hz；f0为标准时钟，单位为hz；n0为第二计数器的计数值；n1为第三计数器的计数值。
[0037]
在本实施例中，参考附图2，控制计算单元6的工作流程描述如下：
[0038]
步骤601：发出清零脉冲，第一计数器2、第二计数器4和第三计数器5在收到该信号后，它们的计数值清零；
[0039]
步骤602：接着发出使能信号enx，其使能信号enx使能第一计数器2开始进行计数，第一计数器2的gate端输出高电平，当第一计数器2内部计数值达到控制计算单元6的预设值后，第一计数器2输出的高电平复位，第一计数器2的gate信号与被测时钟f17在触发器3的逻辑运算下，输出使能信号en，进而控制第二计数器4和第三计数器5的启动或停止；
[0040]
步骤603：控制计算单元6在等待固定时间后，完成等待完成步骤；
[0041]
步骤604和步骤605：开始读取第二计数器4和读取第三计数器5；
[0042]
步骤606：计算得到被测时钟f1的频率值，进而完成计算f1值的步骤。
[0043]
在本实施例中，结合stm32f103，使用74lvc1g175gw作为所需的触发器3，使用stm32f103中的timer1作为第一计数器2(其通过gpio接口产生io_gate信号，用于对触发器3的d端口进行控制；同时，其通过stm32f103内部的时钟线对标准时钟f01进行计数，可认为标准时钟f01由stm32f103内部产生)，使用timer2作为第二计数器4(与timer1相似，其通过stm32f103内部的时钟线对标准时钟f01进行计数，可认为标准时钟f01由stm32f103内部产生)，使用timer3作为第三计数器5(其通过timer3的etr引脚将被测频率信号通过io_fx引入timer3进行计数)，此时，所用的stm32f103作为控制计算单元6，stm32f103的晶振经过倍频后产生的频率作为标准时钟f01，接着控制计算单元6发出使能信号io_en，使能信号io_en使能第一计数器2开始进行计数，第一计数器2的gate端输出高电平，当第一计数器2内部计数值达到控制计算单元6的预设值后，第一计数器2输出的高电平复位，第一计数器2的io_gate信号与被测时钟f17在触发器3的逻辑运算下，输出使能信号io_en，进而控制第二计数器4和第三计数器5的启动或停止；控制计算单元6在等待固定时间后，完成等待完成步骤，并开始读取第二计数器和读取第三计数器，并计算得到被测时钟f1的频率值。io_clr信号等同于clr信号，用于对触发器3进行清零操作。
[0044]
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
[0045]
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本实用新型。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下，在其它实施例中实现。因此，本实用新型将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。