专利名称:具有转速数字显示电路的动平衡电测箱的制作方法
本实用新型是具有转速数字显示电路的动平衡电测箱。公知的动平衡电测箱的转速数字显示电路，总是先将转速频率f0被60倍乘，使频率变成60f0，然后用1秒1次(1HZ)的频率采样(即计数器计数1秒钟后，寄存器将这个数字寄存下来，并显示。然后，计数器复零重新计数，1秒钟后重复上述功能的动作)。这样60f0在1秒的周期内计数器的计数为60f0(1／s)×1(S)＝60f0(个)数字，即每分钟转速。
由于在动平衡机电测箱中与转速同步的基准信号通道都装有锁相环，用作倍频输出。常用的输出倍频有512f0，128f0，64f0……4f0，2f0等。这些倍频中，没有60f0的频率输出，所以在转速显示时，要另外添置一个锁相环及一组外围计数电路。
在公知的带锁相环的动平衡电测箱中，必须采用二个单独工作的锁相环分别用作基准信号通道和转速显示。当电测箱工作时，一个锁相环系统发生故障，特别是用作基准信号通道的锁相环系统发生故障，而转速仍能正常显示，将会导致测量完全错误的后果。
本实用新型的目的是设计一种具有新的转速数字显示电路的动平衡电测箱。在这种电测箱电路中省去用作转速显示的那个锁相环系统及一组外围计数电路，而同样达到动平衡电测箱转速数字显示的功能要求。
解决本实用新型的任务的方法是用64f0作为转速频率显示计数，同时将1HZ的采样频率相应改为64／60HZ，采样周期不再是1秒钟，而是60／64秒。这样64f0在60／64秒的周期内计数器计数为64f0(1／s)×60／64(s)＝60f0(个)数字，正是每分钟转速。
本实用新型优点及积极效果是简化了电路，提高了电测箱的可靠性。由于采用64f0作为转速频率显示计数，而用作基准信号通道锁相环的输出倍频中也有64f0，这样在用作基准信号通道和转速显示时只要共用了一个基准信号通道的锁相环。这样就省略了用作转速显示的那个锁相环系统及一组外围计数电路，减少了故障，提高了整个电测箱的可靠性。
利用附图中所示的实施例，对本实用新型做进一步的说明。
图1为本实用新型转速数字显示电路的方框图。
图2为本实用新型转速数字显示电路的电路原理图。
图1方框中的(1)是石英谐振器，(2)是基准信号源，(3)是锁相环，(4)是计数器，(5)是寄存器，(6)是译码器，(7)是数码管，(8)是延时器，其余都是分频器。
图1和图2描述了本实用新型转速数字显示电路的工作原理。“JZ1”，为石英谐振器(简称晶振)作振源，振荡频率98，304KHZ，经过“P1～P5”92160分频后，在“P5”输出端输出频率为64／60HZ的波。再经过“P6”CO44双JK触发器，门A输出脉冲波作C421寄存器寄存信号，门B输出脉冲波作C180计数器复零信号，脉冲宽度为1／98304秒，频率为64／60HZ。“基准信号源”部分输出实际转速频率f0，经过锁相环J691“P7”及外围计数电路(下接第3页)“P8～P10”在“P7”端4得到最高倍乘频率512f0，将“P9”11端输出64f0方波至“P11”计数器端4，由于采样(寄存，复零)频率为64／60HZ，所以二次采样间隔内在“P11－P14”计数器中计入60f0(个)脉冲数，通过寄存器C421，译码器C305最后通过四个八段荧光数码管(ys27－3)显示出每分钟转速。
在本实用新型实施中，晶振振荡频率的选择要兼顾晶振在数显动平衡电测箱中的应用和晶振元件生产厂的规格。
在数显电箱中，晶振通过一定的分频电路后，一作数字电路的采样信号，二作调制信号源，三作数字计数(包括量值、相角、转速)显示。特别是采样频率与相角计数显示之间的相互关连问题。相角一般是以360°作满值计数显示，如果采样频率为64／60HZ，那么，晶振频率可以是(360×64／60)HZ的任意整数倍乘频率(即可以为384HZ，768HZ，…98304HZ，196608HZ…)。如何在这些可取频率中选取一个最合理的频率作为本电路的振荡频率，可以根据晶振元件的规格来决定。本电路选取的振荡频率为98.304KHZ，接近晶振元件的规格为100KHZ。理由有二个，其一，这个振荡频率能通过较方便的方法修正100KHZ来获得，其二，可使相角数字显示1°计数为256个脉冲，计数正确性提高。
相角计数显示，亦由98.304KHZ经256分频电路进行相角计数器计数并显示。
权利要求
1.具有转速数字显示电路的动平衡电测箱，其特征在于转速数字显示电路的采样频率为64/60HZ，采样周期为60/64秒。
2.根据权利要求
1所述的电测箱，其特征在于转速数字显示电路的振荡频率为(360×64／60)HZ的整数倍乘频率。
专利摘要
本实用新型是具有转速数字显示电路的动平衡电测箱。现有的动平衡电测箱的转速数字显示电路采样频率为1Hz，用于动平衡电测箱中时，必须采用二个单独工作的锁相环系统，分别用作基准信号通道和转速显示。本实用新型的转速数字显示电路使用采样频率为64/60Hz，采样周期为60/64秒的简易方案，使基准信号通道和转速显示只要用一个基准信号通道的锁相环。
文档编号G01M1/02GK86200562SQ86200562
公开日1987年1月7日 申请日期1986年2月26日
发明者王纪珍 申请人:上海试验机厂导出引文BiBTeX, EndNote, RefMan