一种基于ddr3-sdram的五维动态立体杂波图实现方法
【技术领域】
[0001]本发明属于阵列雷达信号处理中的数字信号处理领域，涉及杂波图目标检测。具体涉及一种基于DDR3-SDRAM的五维动态立体杂波图实现方法，利用DDR3-SDRAM建立五维立体动态杂波图，五维针对方位，俯仰，距离，多普勒通道和PRF模式。
【背景技术】
[0002]杂波图是雷达威力范围内存储在存储器中的杂波强度分布图，是用于检测具有极低多普勒频率运动目标或者抑制杂波的一种技术，随着大规模集成电路与现代雷达的发展，杂波图的研宄愈来愈受到雷达设计工作者的重视。
[0003]现代雷达信号处理系统很大程度是针对杂波进行工作的，它实时记录杂波、分析杂波的存在、强弱和变化，从而及时改变处理系统及其整机特性以适应时变的杂波环境。特别是对于大型相控阵雷达来说，因其作用距离远，工作模式多，因此杂波图存储量大，并且要求杂波图的更新速度要快。DDR3-SDRAM是由JEDEC(电子设备工程联合委员会)制定的全新下一代内存技术标准，具有速度快、功耗更低、效能更高以及信号质量更好等优点，对于解决高速系统设计中由于存储器的处理速度和带宽所产生的瓶颈，改善和提高系统性能提供了更好的解决方案。
[0004]由此将DDR3-SDRAM用于杂波图的存储，对于大型相控阵雷达来说具有重大的应用前景。当前业界对于杂波图的实现方法如下:
[0005](I)传统杂波图是最简单的二维平面杂波图。平面杂波图要求存储量小，易于工程实现，但是平面杂波图不能区分高低空区域，高波束的高空杂波必将影响低波束干净空域的目标探测，地面杂波也必将影响高空干净区域的目标探测。(2)三维立体杂波图。三维立体杂波图将雷达的探测范围划分成若干个距离/方位/仰角区单元，相比传统杂波图，三维立体杂波图能够区分高低空区域，但是，一方面三维立体杂波图没有建立全频率通道杂波图，不能够对地物杂波和气象杂波进行有效抑制；另一方面三维立体杂波图对雷达探测范围内的杂波区的划分也不够精细，杂波功率估算方法采用的是脉内距离单元平均和脉间相关积累的方法，因此杂波图的分辨率不高，这导致某些多波束雷达、三坐标雷达对地物杂波和气象杂波的抑制不够充分，从而降低了雷达的检测性能和对杂波环境的适应性。
[0006]由此，业界对能够快速、精细的立体杂波图建立有所期冀。
【发明内容】
[0007]要解决的技术问题
[0008]为了避免现有技术的不足之处，本发明提出一种基于DDR3-SDRAM的五维动态立体杂波图实现方法。
[0009]技术方案
[0010]一种基于DDR3-SDRAM的五维动态立体杂波图实现方法，其特征在于步骤如下:
[0011]步骤1:将固定模式的杂波存储块ΔΥ区域的杂波图分为m个小块Λ V，AV =m氺 Δ V ;
[0012]步骤2:对DDR3-SDRAM进行读操作，读出第一个块AvR的杂波数据杂波数据；
[0013]步骤3:利用递归滤波器进行杂波图更新，当杂波数据的高17位数据大于零时，对更新的杂波数据做开平方处理，取开平方以后的数据的低15位做为有效杂波数据，将第16位做为标志位，并将标志位置I ;否则，取更新后杂波数据的低16位作为存储杂波数据；
[0014]步骤4:将更新完成后的杂波数据重新写入DDR3-SDRAM对应位置；
[0015]重复步骤2?步骤4，完成杂波图的更新并建立杂波图。
[0016]所述递归滤波器为:
[0017]H(z) =Y (z)/X (z) = (1-K) / (1-Kz-1)
[0018]递推函数y (n) = (1-K) X (n) +Ky (η-1), Y (ζ) = (1-K)X(ZHKY(Z)Z^SmxOi)为滤波器系统输入为新的杂波数据输入；y(n)为滤波器系统的输出，为更新后的杂波数据；n为输入输出杂波数据的索引；K为滤波器的递归系数；Χ(ζ)为输入的ζ变换，Y(Z)为输出的ζ变换，H(Z)为滤波器系统的冲击响应。
[0019]所述递归滤波器的递归系数选择为7/8。
[0020]有益效果
[0021]本发明提出的一种基于DDR3-SDRAM的五维动态立体杂波图实现方法，通过FPGA来完成对DDR3-SDRAM的读写控制，从而建立五维动态立体杂波图，包括以下步骤:(a)对DDR3-SDRAM进行读操作，读出杂波数据；(b)利用递归滤波器进行杂波图更新，并进行数据变换处理；(c)将更新完成后的杂波数据重新写入DDR3-SDRAM对应位置，完成杂波图的更新，建立杂波图。
[0022]与传统杂波图实现方法相比，本发明的创新点在于:
[0023]1、对杂波区进行了精细的划分，除了传统的距离，方位，俯仰划分外，将PRF模式和全多普勒通道的杂波也进行了划分。
[0024]2、对杂波数据进行特殊处理，使得杂波图存储量翻倍。
[0025]3、实现对DDR3-SDRAM大容量存储器的快速存取和分块处理。
【附图说明】
[0026]图1为示出本发明方法之步骤的流程图；
[0027]图2 为 FPGA 的 MIG (Memory Interface Generator)核的架构图；
[0028]图3为读与控制时序图；
[0029]图4为本发明实施例之在线逻辑分析仪采集的读写控制时序图；
[0030]图5为本发明读控制逻辑局部细化图；
[0031]图6本发明方法使用的递归滤波器原理框图；
[0032]图7为更新处理过程流程图；
[0033]图8为本发明的写控制逻辑局部细化图。
[0034]图9为本发明的读写控制逻辑时序图，图为在线逻辑分析仪采集结果；
【具体实施方式】
[0035]现结合实施例、附图对本发明作进一步描述:
[0036]本实施例利用DDR3-SDRAM实现方法，通过FPGA来完成对DDR3-SDRAM的读写控制，实现五维动态立体杂波图，包括以下步骤:(a)对DDR3-SDRAM进行读操作，读出杂波数据；(b)利用递归滤波器进行杂波图更新，并进行数据变换处理；(c)将更新完成后的杂波数据重新写入DDR3-SDRAM对应位置，完成杂波图的更新，建立杂波图。
[0037]本发明是利用某雷达数字信号处理板上的FPGA对外挂的DDR3-SDRAM进行读写来实现的。数字信号处理板中的主要器件为一片Xilinx公司的FPGA-XC6VLX240T和一片TI 公司的 DSP-TMS320C6416，FPGA 外挂两片 DDR3-SDRAM，其型号为 MT41J256M16RE，每一片的大小为4Gbits，本发明中将两片DDR3-SDRAM作为一簇来读写处理。DSP用来控制工作模式，FPGA根据工作模式来实时更新外部DDR3-SDRAM存储器中的杂波数据。FPGA对外挂DDR3-SDRAM的底层操作是通过ISE自带的MIG(Memory Interface Generator)核来实现的。MIG核的架构图如图2所示，User Design是用户层的接口。在该接口核中app_addr是读写操作地址。app_cmd是读写操作命令，app_cmd = O是写操作，app_cmd = I是读操作。app_en是app_addr和app_cmd的使能信号，只有该信号为高电平时，app_addr和app_cmd信号才被使能。app_rdy是User Interface Block准备好接收命令的信号，当app_en信号为高电平时，如果该信号变低，则命令app_cmd和地址app_addr是无效的，这时必须保持app_en为高电平，同时保持app_cmd和app_addr的当前值，保持到到app_rdy变高为止。app_wdf_data是和写操作命令相对应的写入数据。app_wdf_wren是app_wdf_data的写有效信号。app_wdf_end信号则表明当前的工作时钟周期是app_wdf_wren内最后一个输入数据。本发明方法是通过编写上层读写控制逻辑来实现五维立体杂波图的，本发明中DDR3-SDRAM工作时钟为400M，用户层的用户时钟是200M。
[0038]将雷达的探测范围按照PRF工作模式、多普勒通道个数、方位、俯仰和距离划分成若干个杂波单元，对于某一模式，该模式下的方位角区、俯仰角区、PRF模式、距离单元个数和多普勒通道数是固定的，也就是该模式下雷达探测范围内的杂波单元个数是固定的，因此该模式所需的杂波存储空间就是固定的。本发明在DDR3-SDRAM中对不同模式下杂波存储进行了分块，每个存储块的大小是根据模式来分配的，因此块的大小不同，为了方便描述这里用Δν来表示一个存储块。在模式切换的过程中，DSP根据模式选择对应的块起始地址，进行该模式下的杂波图更新。本发明重点阐述对于该固定模式的杂波存储块AV区域的杂波图更新处理方法，不同模式之间的切换只需改变AV块的起始地址即可。固定模式下的处理方法如下:
[0039]1、由于DDR3-SDRAM不能同时进行读写操作，并且FPGA是流水处理，因此对于块AV内的杂波图需要分块更新，将Δ V分为m个小块Λ V，AV = πι*Δν，如果不够一块的则读写也按照一块来操作。如图3所示，本发明对于小块Δ V的更新时序是固定的，一个更新周期内完成一块Δν的更新。本发明中第一个更新周期只进行读操作，也就是与新输入数据更新并缓存，第二个更新周期内先读出第二块内的杂波数据，然后将更新后的第一块的杂波数据写入第一块存储区内，以此类推，每个更新周期只更新一小块从而实现该块Δ V杂波图的更新。
[0040]本发明中更新周期为1024个工作