一种单路实现连续频率测量方法
【技术领域】
[0001] 本发明涉及测试技术领域，具体涉及一种单路实现连续频率测量方法。
【背景技术】
[0002] 频率测量是电子技术中的一项基本测量技术，在通信、导航、空间科学及计量技术 等众多领域有广泛的应用。频率的高精度测量促使科学技术的进步，而科学技术的进步又 对频率的测量精度提出了更高的要求。频率测量水平的提高对整个科学技术发展有着积极 重要的促进作用。连续频率测量技术能够在硬件设备一定的前提下进一步提升频率测量的 分辨率，目前通过双路差分同步计数电路实现测量，存在电路冗余量较大的缺点。
[0003] 图1是频率及时间间隔测量电路原理框图。如图所示，该电路按照测量的前后流 程可分为"通道调理与触发"、"二级同步"和"计数与短时时间间隔测量"三个主要模块。整 个测量过程在FPGA的统一协调与控制下进行。
[0004] 图2是连续频率测量的原理示意图。如图所示，连续频率测量过程大体可分三个 步骤进行：
[0005] (1)选择由FPGA或外部接入的闸门信号作为计数填充闸门。为保证12位/秒以 上的测量分辨率，一般应令该原始闸门持续时间大于1秒，为方便说明这里选择1秒；
[0006] (2)原始闸门经过"二级同步"电路各同步两次，第一次得到用于计数待测信号个 数的"计数闸门"，第二次得到用于计数填充脉冲个数的"填充闸门"；
[0007] (3)在"计数闸门"、"填充闸门"高电平持续时间内对待测信号及填充脉冲计数，并 测量短时时间间隔A tl、A t2。
[0008] 每当"二次同步"结束时，数据经由FPGA传送给ARM平台。系统软件根据公式：
[0011] 计算连续测量周期及频率。其中乙表示填充脉冲的周期，N p Mi分别代表第i次 测量时待测频率与填充脉冲的计数值，及At i+1为第i次测量的前后短时时间间隔。
[0012] 系统软件收到FPGA发送来的数据，在每次计算频率值后判断待测信号频率是否 发生改变，若未发生改变则可对已测的数据进行累积运算以增加频率测量的分辨率，否则 放弃以往测量数据，仅显示当前的频率值，并在下一次继续执行连续累积运算过程。为方便 说明，假设第1次到第i次连续测量过程中待测频率均未发生改变，则经过i次的累积后可 将待测信号频率精确到：
[0014] 因为待测信号频率并未发生改变，因此公式（3)可以化简为：
[0016]其中Atp At2、A、等通过基于延迟线原理的TDC_GPX芯片测量得出，现在采用TDC芯片能够实现的时间分辨率可达100ps。对于1秒的闸门而言，单次连续频率测量的系 统量化误差为：
[0018] 其中tss为TDC_GPX能够实现的时间间隔测量分辨率。若系统检测到待测信 号频率未发生改变，累积N次能够实现随机误差减小N倍。若N= 10,则随机误差为
，即频率测量分辨率为11位/秒，同理，若N = 100,系统频率测量 分辨率能达到12位/秒。
[0019] 图3是连续频率测量部分的实现电路。如图所示，为方便说明此处只提取本专利 相关的同步和计数部分电路。图中N6、N7是待测频率的计数器，在"计数闸门"控制下计 数。而NKKN11是填充脉冲的计数器，这里选择填充脉冲频率为500MHz，计数过程在"填充 闸门"控制下进行。
[0020] 图4是双路实现连续测量的示意图。其中"计数闸门"与"填充闸门"均是差分输 出以便产生两路控制信号分别控制图3中的N6、N7与N10、N11实现计数。图中各个闸门中 阴影部分是计数器实际工作的时间段。
[0021] "计数闸门"及"填充闸门"的Gate及^交替控制各自的计数器计数，在"阴影" 区域结束的瞬间（图4中向下的箭头示意的时间点）FPGA读取计数器及内部扩展计数器的 计数值队与M jlj Reg中，延迟一段时间T d，以等待TDC_GPX完成短时时间间隔A &与A t i+1 的测量后发送中断信号INT给ARM平台，系统软件此时读取计算频率需要的数据队為、A心 与Ati+1(图中向上的箭头示意的时间点）。接着按照上文所述的频率积累规律取舍当前 值，依次交替进行，从而实现连续无间隙频率测量。
[0022] "计数闸门"和"填充闸门"均是差分输出，两路分别控制计数器模块电路实现连续 无间隙频率测量，电路结构对称，即实际上是使用了两套几乎相同的电路，并非真正意义上 的连续无间隙频率测量。并且，使用器件较多造成成本较大、电路工作效率较低。
【发明内容】
[0023] 针对现有技术存在的缺陷，本发明的目的在于提出一种单路实现连续频率测量方 法，通过自制方案实现连续频率测量的同时减少一半的同步计数及其电平变换电路，从而 达到简化电路设计、减少供电电源功耗、降低FPGA布线难度及PCB成本。
[0024] 为达上述目的，本发明提供了一种单路实现连续频率测量方法，包括：
[0025] 根据所述计数同步闸门、填充计数闸门、待测信号以及填充脉冲两次同步的关系， 配合FPGA控制，在所述同步闸门高电平结束时，存储所述待测信号的第一次计数值Data_ N1及所述填充脉冲的第一次计数值Data_Ml至所述FPGA的内部寄存器中；
[0026] 延迟一段时间后测量板发送中断信号TNT给CPU，以便系统软件读取该次测量的 时间数字转换器TDC1与TDC2测量值，并根据公式计算出信号频率值并显示；
[0027] 在低电平开始时，同步闸门继续控制计数电路同步计数；低电平结束时存储所述 待测信号的第二次计数值Data_N2及所述填充脉冲的第二次计数值Data_M2 ;延迟一段时 间后发送中断信号；系统软件读取计数值及TDC值；
[0028] 判断前后两次测量过程中待测信号频率是否变化；若存在变化，则舍掉上次数据， 并且只显示当前次测量结果；否则执行累积运算，更新测量结果。
[0029] 其中，所述Data_N2是在Data_Nl基础上的累计值。
[0030] 进一步的，所述根据公式计算出信号频率值，具体根据以下公式计算：
[0031]
_ ;其中！^表示填充脉冲的周期。
[0032] 进一步的，当前后两次测量过程中待测信号频率未发生变化时，通过以下公式执 行所述累计运算：
[0033]
;其中Tf表示填充脉冲的周 期；
[0034] 本发明能够达到以下有益效果：
[0035] 通过本发明提出的测量方法实现连续频率测量，在达到同样测量分辨率的前提下 能够减少近一半的元器件使用量；该方法的使用降低了 PCB设计的复杂度和仪器电源功 耗，能够方便电路调试和仪器售后故障维护，从而实现降低生产成本、提高工作性能的目 标。
【附图说明】
[0036] 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现 有技术描述中所需要使用的附图作简单地介绍