包括头顶固定平台、图像识别设备和岸基处理设备，所述头顶固定平台设置在所述潜水员的头顶位置，所述图像识别设备位于所述头顶固定平台上，用于检测水下设备是否存在缺陷，所述岸基处理设备与所述图像识别设备连接，以接收所述图像识别设备的识别结果。
[0018]接着，继续对本发明的便携式潜水员水下设备缺陷识别系统的具体结构进行进一步的说明。
[0019]所述识别系统还包括:水上浮标，设置在所述潜水员的上方水面上。
[0020]所述识别系统还包括:供电设备，设置在所述水上浮标上，包括防水密封罩、太阳能供电器件、蓄电池、切换开关和电压转换器，所述防水密封罩用于容纳所述太阳能供电器件、所述蓄电池、所述切换开关和所述电压转换器，所述切换开关与所述太阳能供电器件和所述蓄电池分别连接，根据蓄电池的剩余电量决定是否切换到所述太阳能供电器件以由所述太阳能供电器件供电，所述电压转换器与所述切换开关连接，以将通过切换开关输入的5V电压转换为3.3V电压。
[0021]所述识别系统还包括:格洛纳斯定位设备，设置在所述水上浮标上，由所述供电设备提供电力供应，用于接收格洛纳斯卫星发送的格洛纳斯定位数据。
[0022]所述识别系统还包括:声纳探测设备，设置在所述水上浮标上，由所述供电设备提供电力供应，用于探测所述潜水员到所述水上浮标的相对距离，并作为第一相对距离输出。
[0023]所述识别系统还包括:超声波测距设备，设置在所述头顶固定平台上，用于测量所述潜水员距离前方人体的距离，并作为第二相对距离输出。
[0024]所述识别系统还包括:静态存储设备，设置在所述头顶固定平台上，预先存储了破损等级对照表，所述破损等级对照表保存了每一个破损等级所对应的破损区域所处曲线的周长、面积和形状参数。
[0025]所述识别系统还包括:水下摄像设备，设置在所述头顶固定平台上，包括半球形防水透明罩、辅助照明子设备和CMOS摄像头，所述半球形防水透明罩用于容纳所述辅助照明子设备和所述CMOS摄像头，所述辅助照明子设备为所述CMOS摄像头的水下拍摄提供辅助照明，所述CMOS摄像头对前方水下设备拍摄以获得包含前方水下设备的水下图像。
[0026]所述识别系统还包括:阈值分析设备，设置在所述头顶固定平台上，与所述CMOS摄像头连接，从0-255依次选择灰度值作为备选灰度值，使用备选灰度值将所述水下图像分割为备选目标区域图像和备选背景区域图像；基于备选目标区域图像像素总数、备选目标区域图像像素灰度平均值、备选背景区域图像像素总数和备选背景区域图像像素灰度平均值计算灰度值类间方差值，具体计算为:备选目标区域图像像素灰度平均值减去备选背景区域图像像素灰度平均值，获得的差的平方值乘以备选目标区域图像像素总数和备选背景区域图像像素总数即为灰度值类间方差值；将最大灰度值类间方差值所对应的备选灰度值作为分割阈值输出。
[0027]所述图像识别设备，设置在所述头顶固定平台上，与所述阈值分析设备、所述CMOS摄像头和所述静态存储设备分别连接以获得所述分割阈值，包括背景分割子设备、破损区域连通子设备、特征识别子设备和破损等级识别子设备；所述背景分割子设备与所述阈值分析设备和所述CMOS摄像头分别连接，使用分割阈值将所述水下图像分割为最终目标区域图像和最终背景区域图像；所述破损区域连通子设备与所述背景分割子设备连接，用于基于最终目标区域图像中区域边界上相邻像素的连通性，确定将区域包围起来的封闭曲线；所述特征识别子设备与所述破损区域连通子设备连接，基于所述封闭曲线确定破损区域的周长、面积和形状参数，所述形状参数等于周长的平方除以面积的4π ;所述破损等级识别子设备与所述阈值分析设备和所述静态存储设备分别连接，基于确定的周长、面积和形状参数在破损等级对照表中查找对应的破损等级以作为目标破损等级输出。
[0028]所述识别系统还包括:飞思卡尔頂X6处理器，设置在所述头顶固定平台上，与所述格洛纳斯定位设备、所述声纳探测设备、所述超声波测距设备、所述岸基处理设备和所述图像识别设备分别连接，用于在接收到所述目标破损等级时，启动所述格洛纳斯定位设备、所述声纳探测设备和所述超声波测距设备以接收所述格洛纳斯定位数据、所述第一相对距离和所述第二相对距离，基于所述格洛纳斯定位数据、所述第一相对距离和所述第二相对距离计算并输出水下设备定位数据，并通过电缆将所述水下图像和所述目标破损等级传输到所述岸基处理设备。
[0029]可选地，在所述便携式潜水员水下设备缺陷识别系统中:所述飞思卡尔頂X6处理器在未接收到所述目标破损等级时，关闭所述格洛纳斯定位设备、所述声纳探测设备和所述超声波测距设备；所述飞思卡尔頂X6处理器在接收到的目标破损等级大于等于预设破损等级时，向所述岸基处理设备发送报警信号；所述预设破损等级被预先存储在所述飞思卡尔頂X6处理器的内置存储器中；所述阈值分析设备和所述图像识别设备被集成在同一块集成电路板上。
[0030]可选地，所述破损区域连通子设备和所述背景分割子设备采用不同的FPGA芯片来实现。
[0031]另外，FPGA(Field — Programmable Gate Array)，即现场可编程门阵列，他是在PAL、GAUCPLD等可编程器件的基础上进一步发展的产物。他是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
[0032]以硬件描述语言(Veri1gSVHDL)所完成的电路设计，可以经过简单的综合与布局，快速的烧录至FPGA上进行测试，是现代IC设计验证的技术主流。这些可编辑元件可以被用来实现一些基本的逻辑门电路(比如AND、OR、XOR、NOT)或者更复杂一些的组合功能比如解码器或数学方程式。在大多数的FPGA里面，这些可编辑的元件里也包含记忆元件例如触发器(Flip — flop)或者其他更加完整的记忆块。系统设计师可以根据需要通过可编辑的连接把FPGA内部的逻辑块连接起来，就好像一个电路试验板被放在了一个芯片里。一个出厂后的成品FPGA的逻辑块和连接可以按照设计者而改变，所以FPGA可以完成所需要的逻辑功能。
[0033]FPGA—般来说比ASIC(专用集成电路)的速度要慢，实现同样的功能比ASIC电路面积要大。但是他们也有很多的优点比如可以快速成品，可以被修改来改正程序中的错误和更便宜的造价。厂商也可能会提供便宜的但是编辑能力差的FPGA。因为这些芯片有比较差的可编辑能力，所以这些设计的开发是在普通的FPGA上完成的，然后将设计转移到一个类似于ASIC的芯片上。另外一种方法是用CPLD (Complex Programmable Logic Device，复杂可编程逻辑器件)。FPGA的开发相对于传统PC、单片机的开发有很大不同。FPGA以并行运算为主，以硬件描述语言来实现；相比于PC或单片机(无论是冯诺依曼结构还是哈佛结构)的顺序操作有很大区别。
[0034]早在1980年代中期，FPGA已经在PLD设备中扎