出反馈采样频率与频率产生模块连接；输入为FFT模块运算状态信息与频率反馈模块的反馈采样频率数据采样频率状态量，输出为缓存后的反馈采样频率状态量。
[0035]进一步，所述系数模块中系数即为频谱分辨率Af = fs/N，其中N是确定的，根据与峰值序号同时到达的采样频率状态量，知道此周期峰值序号对应采样频率fs，根据此采样频率，系数模块为功率谱峰值序号乘以相应的系数，得到多普勒频率。
[0036]本发明的另一目的在于提供一种使用所述基于FPGA激光测速仪的信号处理方法的板材在线切割监控控制系统。
[0037]本发明的另一目的在于提供一种使用所述基于FPGA激光测速仪的信号处理方法的管材在线切割监控控制系统。
[0038]本发明的另一目的在于提供一种使用所述基于FPGA激光测速仪的信号处理方法的电缆长度速度测量装置。
[0039]本发明的另一目的在于提供一种使用所述基于FPGA激光测速仪的信号处理方法的砂纸长度速度测量装置。
[0040]本发明提供的基于FPGA激光测速仪的信号处理系统及方法，
[0041]与现有技术相比，具有以下优势:
[0042]相对于现有技术，本发明的有益效果为:
[0043]1、本发明取代传统上FPGA与DSP相结合的方式，完全通过FPGA实现数据采集和数据处理的功能，省去了数据在两个核心芯片之间的流动，能有效减少数据处理时间；减小数据暴露在外界的机会，增加数据的抗干扰能力。
[0044]2、本发明的程序采用流水线方式设计，从采集到最终完成传输，数据即刻产生即刻处理，几乎没有任何的停顿，省去了大量储存数据的时间，最大限度的减少了信号处理时间，减小了数据处理延时，提高了实时性。
[0045]3、本发明由输出结果反馈来调整系统采样与处理的频率，已到达自适应不同频段信号的效果，兼顾了测量精度与测量范围。
[0046]4、本发明采用USB的传输方式，数据传输更加稳定。
【附图说明】
[0047]图1是本发明实施例提供的基于FPGA激光测速仪的信号处理系统结构示意图；
[0048]图中:1、降压偏置模块；2、AD采样模块；3、USB通信模块；4、PC机接收模块；5、FPGA控制模块。
[0049]图2是本发明实施例提供的基于FPGA激光测速仪的信号处理方法流程图。
[0050]图3是本发明实施例提供的降压偏置电路图。
[0051]图4是本发明实施例提供的多普勒功率谱示意图。
[0052]图5是本发明实施例提供的数据延迟与数据更新时间示意图。
[0053]图6是本发明实施例提供的过滤畸变数据示意图。
【具体实施方式】
[0054]为了使本发明的目的、技术方案及优点更加清楚明白，以下结合实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
[0055]本发明适用的激光测速仪的速度测量范围为0.16m/s?6.lm/s，量程比达到38:1 (量程比即最大测量值与最小测量值之比)，该速度范围与532nm波长的激光配合对应的多普勒频率范围为0.6MHz?23MHz，比例系数为2.66X 10 3。频率的测量精度测量准确度小于优于8 X 10 4，测量稳定度优于2.5X 10 7，数据处理延迟小于1230US，数据处理结果更新周期小于410us。激光测速仪可以在板材、管材在线切割监控，电缆或砂纸长度速度测量等；也适用于绒布、毛皮等纺织品、涂层或粘胶表面、泡沫橡胶表面物体的测速测长得到广泛的应用。
[0056]下面结合附图对本发明的应用原理作详细的描述。
[0057]如图1所示，本发明实施例的基于FPGA激光测速仪的信号处理系统主要包括:降压偏置模块1、AD采样模块2、USB通信模块3、PC机接收模块4、FPGA控制模块5。
[0058]降压偏置模块1，由两片运算放大器构成，用于对输入的多普勒模拟信号进行降压与偏执偏置，使信号电压满足AD转换芯片的输入范围l-3v ;采用模拟电子学的乘法器与加法器电路，降压偏置模块的电连接示意图，如图3所示；
[0059]电阻R1连接运算放大器U1的正极，电阻R2与电阻R1并联，与运算放大器U1的输出端连接，电阻R3连接放大器U1的负极，运算放大器U1的正极和负极之间并联有两个二极管，电阻R4与其中一个二极管串联；电阻R3连接运算放大器U2的输出端，电阻R5与电阻R3并联，并连接运算放大器U2的负极，运算放大器U2的的正极连接GND端；电阻R6与电阻R5并联；电阻R6与运算放大器U3的输出端和负极连接，运算放大器U3的正极加+2V电压。
[0060]运算放大器U1、运算放大器U2和运算放大器U3都加载+5V的双电源；电阻R1 =2Κ，电阻 R2 = 2Κ，电阻 R3 = 18Κ，电阻 R4 = 2Κ，电阻 R5 = 10Κ，电阻 R6 = 10Κ。
[0061]AD采样模块2，与降压偏置模块1连接，由一片数模转换芯片构成，对经过降压后的模拟信号进行模数转换，得到相应的数字信号给FPGA处理；由电容电阻简单配置后，形成单端输入模式，输出12位的数字信号，最高采样频率为65Μ，电压输入范围为1V-3V。
[0062]USB通信模块3，由一块USB控制芯片组成，屏蔽了复杂的USB通信协议，用户只需要对芯片进行简单的配置即可完成USB通信任务。
[0063]PC机接收模块4，与USB通信模块3连接，接收USB传输的数据，对其进行校验、储存J显不ο
[0064]FPGA控制模块5，与AD采样模块2和USB通信模块3连接，用于实现组合逻辑功能又可实现时序逻辑。
[0065]FPGA控制模块5进一步包括:
[0066]采样频率产生模块，输入为频率缓存模块的反馈采样频率信号采样频率状态量，输出为合适的时钟信号给AD采样模块。
[0067]窗函数模块，输入为AD米样模块生成的12位的数字信号，输出为14位的经过截取的数字信号和反应此刻采样频率的状态量，此状态量将跟随此运算周期的数据经过各模块。
[0068]FFT模块，输入为窗函数截取的14位数字信号，输出为信号的频谱数据与运算、表明运算开始与结束时刻的运算状态信息。
[0069]功率谱模块，输入为FFT模块的频谱数据与运算、运算状态信息，输出为信号的功率谱数据。
[0070]中心序号峰值序号模块，输入为功率谱模块的功率谱数据与FFT模块运算状态信息，输出为功率谱幅值最高处的中心峰值序号。
[0071]系数模块，输入为功率谱中心序号峰值序号与FFT模块的运算状态信息，输出为多普勒频率。
[0072]USB控制模块，输入为系数模块的多普勒频率数据，输出为USB控制信号。
[0073]频率反馈模块，输入为中心序号模块的功率谱中心序号系数模块的多普勒频率与FFT模块运算状态信息，输出为将要采取下一周期的采样频率信息状态量。
[0074]频率缓存模块，输入为FFT模块运算状态信息与频率反馈模块的反馈采样频率数据采样频率状态量，输出为缓存后的反馈采样频率状态量。
[0075]FPGA内部各模块的连接关系:窗函数模块通过14位的数字信号和采样频率状态量与FFT模块相连；功率谱模块通过频谱数据、FFT运算状态信息和采样频率状态量与FFT模块相连，通过功率谱和采样频率状态量与峰值序号模块相连；峰值序号模块读取FFT运算状态信息与FFT模块相连，输出功率谱峰值序号和采样频率状态量与系数模块连接；系数模块通过读取FFT运算状态信息与FFT模块连接，输出多普勒频率与USB控制输出模块和频率反馈模块连接；频率反馈模块通过功率谱峰值序号连接峰值序号模块，通过状态信息与FFT模块连接，输出反馈采样频率信息采样频率状态量与频率缓存模块连接；频率缓存模块通过状态信息与FFT模块连接，输出反馈采样频率与频率产生模块连接。
[0076]如图2所示，本发明实施例的基于FPGA激光测速仪的信号处理方法包括以下步骤: