示波器采样与成像系统的制作方法
【技术领域】
[0001]本发明属于信号处理领域，尤其涉及一种示波器采样与成像模块技术。
【背景技术】
[0002]随着科技的高速发展，当前的数字荧光示波器难以对高速大容量数据、调制信号、高速脉冲组成的长帧数字通信信号以及其它繁杂信号进行完整捕获测试分析，漏失率比较闻。
【发明内容】
[0003]本发明的技术效果能够克服上述缺陷，提供一种示波器采样与成像系统，其更好地完成信号数据的分析，有效减少漏失率。
[0004]为实现上述目的，本发明采用如下技术方案:其包括双通道ADC、DDR2_SDRAM存储器模组、QDR2-SRAM存储器以及FPGA，双通道ADC、DDR2_SDRAM存储器模组、QDR2-SRAM存储器分别与FPGA连接，其中，双通道ADC接收模拟前端的信号输入并转换为数字信号；FPGA实现了从数字信号输入到波形成像传输的所有信号处理工作。
[0005]其中FPGA包括采样控制器、触发控制器、存储管理器、存储控制器、FFT引擎及高速数字荧光波形成像引擎，其中存储控制器需外挂DDR2-SDRAM存储器模组作为波形存储器，高速数字荧光波形成像引擎需要外挂QDR2-SRAM作为成像存储器。来自双通道ADC的信号进入触发控制器，实现复杂的条件触发机制，并对其进行采样，通过存储与读出控制器，存储在波形存储器中；FFT引擎将对其进行FFT变换为频域信号；成像后的两个通道的波形通过串化器/解串器编码为2.5Gbps的串行数据送出，同时来自数据交换模块的指令和数据亦通过SERDES送入并通过指令解码器解码，控制FPGA的运作。
[0006]通过对信号数据的采样，以更高的精度完整的捕获和分析复杂信号将数据进行波形图像化，从而在屏幕上显示信号的幅度、时间以及幅度随时间出现的频率，有效的减少漏失率。
【附图说明】
[0007]图1为示波器采样与成像模块原理框图。
【具体实施方式】
[0008]本发明的示波器采样与成像系统包括双通道ADC、DDR2-SDRAM存储器模组、QDR2-SRAM存储器以及FPGA，双通道ADC、DDR2-SDRAM存储器模组、QDR2-SRAM存储器分别与FPGA连接，其中，双通道ADC接收模拟前端的信号输入并转换为数字信号；FPGA实现了从数字信号输入到波形成像传输的所有信号处理工作。所有相关算法均在FPGA内得以实现。每个采样与成像模块可以实现两个通道的信号采集、存储管理与波形成像。该部分的原理框图如I所示.
[0009]ADC接收模拟前端的信号输入并转换为数字信号。为实现最高的采样率和带宽，ADC的选择至关重要。这里选择了 E2V公司生产的EV8AQXXX型ADC，ADC的幅度、增益和定时均可通过软件微调从而实现了较高的有效位。
[0010]FPGA采用功能强大的8FNXXX实现了从数字信号输入到波形成像传输的所有信号处理工作，是产品的核心所在。其中FPGA包括采样控制器、触发控制器、存储管理器、存储控制器、FFT引擎及高速数字荧光波形成像引擎，其中存储控制器需外挂DDR2-SDRAM存储器模组作为波形存储器，高速数字荧光波形成像引擎需要外挂QDR2-SRAM作为成像存储器。来自双通道ADC的信号进入触发控制器，实现复杂的条件触发机制，并对其进行采样，通过存储与读出控制器，存储在波形存储器中。若需要，硬件FFT引擎将对其进行FFT变换为频域信号。成像后的两个通道的波形通过串化器/解串器(SERDES)编码为2.5Gbps的串行数据送出，同时来自数据交换模块的指令和数据亦通过SERDES送入并通过指令解码器解码，控制FPGA的运作。高采样率ADC、强大的FPGA和先进的FPGA算法保证了对高速大容量数据、调制信号、高速脉冲组成的长帧数字通信信号以及其它繁杂信号进行完整捕获测试分析，有效的减少漏失率，使其信号完整的显示在屏幕上。
【主权项】
1.一种示波器采样与成像系统，其特征在于，包括双通道ADC、DDR2-SDRAM存储器模组、QDR2-SRAM存储器以及FPGA，双通道ADC、DDR2_SDRAM存储器模组、QDR2-SRAM存储器分别与FPGA连接，其中，双通道ADC接收模拟前端的信号输入并转换为数字信号；FPGA实现了从数字信号输入到波形成像传输的所有信号处理工作。2.根据权利要求1所述的示波器采样与成像系统，其特征在于，其中FPGA包括采样控制器、触发控制器、存储管理器、存储控制器、FFT引擎及高速数字荧光波形成像引擎，其中存储控制器需外挂DDR2-SDRAM存储器模组作为波形存储器，高速数字荧光波形成像引擎需要外挂QDR2-SRAM作为成像存储器。来自双通道ADC的信号进入触发控制器，实现复杂的条件触发机制，并对其进行采样，通过存储与读出控制器，存储在波形存储器中；FFT引擎将对其进行FFT变换为频域信号；成像后的两个通道的波形通过串化器/解串器编码为2.5Gbps的串行数据送出，同时来自数据交换模块的指令和数据亦通过SERDES送入并通过指令解码器解码，控制FPGA的运作。
【专利摘要】本发明属于信号处理领域，尤其涉及一种示波器采样与成像模块技术。本发明的示波器采样与成像系统，包括双通道ADC、DDR2-SDRAM存储器模组、QDR2-SRAM存储器以及FPGA，双通道ADC、DDR2-SDRAM存储器模组、QDR2-SRAM存储器分别与FPGA连接，其中，双通道ADC接收模拟前端的信号输入并转换为数字信号；FPGA实现了从数字信号输入到波形成像传输的所有信号处理工作。通过对信号数据的采样，以更高的精度完整的捕获和分析复杂信号将数据进行波形图像化，从而在屏幕上显示信号的幅度、时间以及幅度随时间出现的频率，有效的减少漏失率。
【IPC分类】G01R13/02
【公开号】CN105629016
【申请号】CN201410593636
【发明人】刘礼伟, 宋云衢
【申请人】江苏绿扬电子仪器集团有限公司
【公开日】2016年6月1日
【申请日】2014年10月29日