一种用于单光子探测器的模拟计数电路的制作方法
【专利摘要】本发明公开了一种基于电容放电的线性模拟计数电路。该电路由1个计数电容C和8个NMOS管构成，其中8个NMOS管包括：MN0、MN1、MN2、MN3、MN4、MN5、MN6、MN7。MN0为一个信号输入开关，MN1、MN2、MN3和MN4构成了一个改进型威尔逊电流镜，MN5为一个复位开关，MOS管MN6和MN7则构成了一个电压跟随电路，用作电路的输出级，负责将最后计数电容上的计数结果输出。该计数电路具有电路面积小、填充系数高、线性度高、计数范围大等优点，可用于高密度、全集成、低成本的SPAD阵列探测器中对光子数目进行计数。
【专利说明】
一种用于单光子探测器的模拟计数电路
技术领域
[0001]本发明涉及一种应用于单光子探测器中的线性模拟计数电路，属于微电子技术领域。
【背景技术】
[0002]目前，在一块单片芯片上集成包含有信号处理电路的高密度、大规模的单光子雪崩二极管(B卩:SPAD)阵列探测器是SPAD阵列探测器的主要发展趋势之一。计数电路的作用是对雪崩脉冲的数量进行计数，是SPAD探测器的关键电路;计数电路规模较大，是影响阵列密度提高的最主要因素。因此，减小计数电路的面积，对实现高密度、全集成、低成本的SPAD阵列探测器的研究具有很重大的意义。
[0003]传统SPAD阵列探测器的计数电路都采用数字计数的方式，直接对SPAD产生的雪崩脉冲进行处理，供后续电路进行数字信号处理。虽然数字式读出电路具有更好的噪声抑制、探测灵敏度和低噪声等特性，但是它结构复杂、占用面积大。通常一个数字式读出电路需要上百只晶体管，严重影响了像素单元的填充系数。为了有效的减小读出电路的面积，提高填充系数;本发明提出了一种高集成度的模拟计数电路，该电路具有面积小、线性度高、计数范围大的优点，并能保证电路的其它性能良好。
【发明内容】
[0004]本发明针对传统读出电路面积很大，填充系数较低的缺点，提出了一种高集成度的线性模拟计数电路。该电路利用电容放电的能力，对电容上的电荷量进行实时监测，最后通过计算就可以得到探测到的光子数量。模拟计数电路极大地减少了其所占版图的面积，提高了 SPAD像素单元的填充系数。为了实现模拟计数电路在一个大的动态范围内对计数电容的线性放电，本发明采用单元电荷放电的方法，即每个雪崩脉冲信号到来后，将从计数电容中减少一个单元电荷。通过对单元电荷的操控，可以减轻计数电容中典型的非线性充放电行为。为了实现这一方法，本发明采用了四晶体管的威尔逊电流镜电路。
[0005]结合四晶体管威尔逊电流镜和电容放电原理，本发明提出了一种基于电容放电的线性模拟计数电路，其具体电路图如图1所示。该电路使用了 I个计数电容C和8个NMOS管丽O?MN7。其中匪OS管MNO为一个信号输入开关，其栅极接一个时钟信号CLK，漏极接电源电压Vdd，晶体管尺寸为0.18μπι CMOS工艺允许的NMOS管最小尺寸;MNO的下面接一个改进型威尔逊电流镜，该电流镜由4个NMOS管构成，分别为丽1、丽2、丽3和MN4 ； MN5为一个复位开关，丽5栅极接一个复位信号RES，漏极接电源电压Vdd与计数电容C并联;其它MOS管丽6和丽7，丽6漏极接电源电压Vdd，源极接输出端口 OUT，MN7栅极和漏极相连接输出端口 OUT，源极接地；MN6和MN7构成了一个电压跟随电路，用作电路的输出级，负责将最后计数电容上的计数结果输出。
[0006]本发明的计数电路的工作过程可以分为三个阶段，分别是复位阶段、计数阶段和读出阶段。复位阶段是光子探测的准备阶段，在雪崩脉冲信号到来之前，信号输入开关MNO断开，利用复位信号RES来控制复位过程的启动和中断。对于计数阶段，当复位阶段充电完成后，SPAD探测器开始对光信号进行探测，产生雪崩脉冲信号，可以通过控制雪崩脉冲信号CLK来控制威尔逊电流镜的导通和计数电容C的放电，从而达到计数的目的。在读出阶段，SPAD完成了对单光子信号的探测，信号输入开关MNO断开，电压跟随电路开始对计数电容C下极板上的电压值进行读出，通过计算即可以得到SPAD在探测期间所探测到的光子数。
[0007]有益效果
[0008]1.本发明的模拟计数电路填充系数高:本发明用模拟计数电路代替传统数字计数电路，模拟计数电路的面积小，有利于提高SPAD阵列探测器像素单元的填充系数；
[0009]2.本发明的模拟计数电路制造成本低:制作小面积的计数电路更有利于降低SPAD阵列探测器的制造成本；
[0010]3.本发明的模拟计数电路的线性度高:本发明采用单元电荷放电的方法，有利于提高模拟计数电路的线性度；
[0011]4.本发明的模拟计数电路的计数范围大:本发明可以实现9比特的计数范围。
【附图说明】
[0012]图1是基于电容放电的线性模拟计数电路图。
[0013]图2是基于电容放电的线性模拟计数电路的仿真结果图。
[0014]图3是基于电容放电的线性模拟计数电路的版图。
【具体实施方式】
[0015]以下结合说明书附图对本发明专利作进一步的详细说明。
[0016]如图1所示，为本发明基于电容放电的线性模拟计数电路。该电路由I个计数电容C和8个匪05管构成，其中8个匪05管具体包括:]\^0、]\^1、丽2、丽3、丽4、丽5、丽6、丽7。丽0为一个信号输入开关，丽O的栅极接一个时钟信号CLK以控制匪OS管丽O的开关状态。丽O的下面接一个改进型威尔逊电流镜，该电流镜由丽1、丽2、丽3和丽4四个NMOS管构成。丽5和电容C并联接到MN2的漏极，MN5的栅极接一个复位信号RES以控制电路的复位情况。电路的右边是一个电压跟随电路，该电路由匪OS管丽6和MN7构成，其功能是输出计数电容C上的计数结果。该计数电路的工作过程可以分为三个阶段，分别是复位阶段、计数阶段和读出阶段。
[0017](I)复位阶段:在雪崩脉冲信号到来之前，信号输入开关MNO断开，利用复位信号RES来控制复位过程的启动和中断。当复位信号RES为“高电平”时，复位开关MN5闭合，电源电压Vdd对电容C进行快速充电。当电容C的电压值被充到Vdd后，复位信号RES转为“低电平”，复位开关MN5断开。
[0018](2)计数阶段:SPAD探测到光子后会产生雪崩脉冲信号。当雪崩脉冲信号CLK为“高电平”时，信号输入开关MNO闭合，威尔逊电流镜导通，计数电容C开始放电。每个有效雪崩脉冲都会使威尔逊电流镜导通一次，而计数电容C也会放电一次，并且每个高电平期间放出的电荷量相等。计数电容C上存储的电荷量随着雪崩脉冲数的增加而线性减少，电容下极板上的电压也随之线性降低。当雪崩脉冲信号CLK为“低电平”时，信号输入开关MNO断开，威尔逊电流镜处于不导通状态，计数电容C上存储的电荷量保持不变，电容下极板上的电压也保持不变。
[0019](3)读出阶段:SPAD完成了对单光子信号的探测，信号输入开关MNO断开，电压跟随电路开始对计数电容C下极板上的电压值进行读出。因为每个雪崩脉冲信号消耗掉的电荷量相等，所以在一定时间内计数电容C两端的电压变化值与这段时间内探测到的光子数呈正比。通过简单计算即可得到SPAD在探测期间所探测到的光子数。
[0020]具体实施例:
[0021]本发明基于CMOS0.18μπι工艺对上述基于电容放电的线性模拟计数电路进行了仿真，仿真参数具体如下:计数电容C取500fF，雪崩脉冲信号CLK脉宽取1ns，周期取20ns;基于以上仿真参数，本发明进行了时长13ys的仿真，并得到如图2所示的仿真结果图。图中横坐标为仿真时间，纵坐标为输出端的电压值。初始阶段，计数电容C被充电到2V。随后，电路每检测到一个雪崩脉冲信号，计数电容C上的电压值就会减少一点，电压波形呈阶梯状递减。该模式下输出端电压的波形随仿真时间也呈很好的线性变化。经过计算，500fF的计数电容可以计数约450次，能够实现近乎9比特的计数。在计数450次以后输出端对应的电压值约为0.75V。这说明该计数电容还有继续放电计数的空间。但是，考虑到后面输出端电压变化并不是线性的，并不符合线性计数的要求。所以一般不等到输出端电压值降到最低点就要进行复位工作，以便重新计数。
[0022]根据上面的仿真结果，我们可以看出，本发明的计数方式有很好的线性度，且最大线性计数范围较大，可以实现9比特的计数。
[0023]图3是设计的基于电容放电的线性模拟计数电路的版图，其中包括I个计数电容C和8个匪OS管。MOS管丽O的晶体管尺寸为匪OS最小尺寸。对于改进型威尔逊电流镜，丽I和丽3的宽度和长度为3μπι和350nm，丽2和丽4的宽度和长度为350nm和3μπι。丽5的宽度和长度设计为2μπι和350MUM0S管ΜΝ6和ΜΝ7，其晶体管宽度和长度分别为3ym，350nm和lym，350nmo另外，对于计数电容C的选择我们采用MM电容，即金属-绝缘层-金属电容。MIM电容具有电容精度高、匹配度高等优点，其单位面积的电容值为1μΡ/μπι2。此外，MM电容由顶层金属构成，不会占用多晶硅层和底层有源区的面积，因此可以节省版图面积。
【主权项】
1.一种用于单光子探测器的模拟计数电路，其特征在于，由I个计数电容C和8个NMOS管丽O?丽7构成，其中，NMOS管丽O为一个信号输入开关，其栅极接一个时钟信号CLK，漏极接电源电压Vdd;MN0的下面接一个改进型威尔逊电流镜，该电流镜由4个NMOS管构成，分别为丽1、MN2、MN3和MN4 ;MN5为一个复位开关，丽5栅极接一个复位信号RES，漏极接电源电压Vdd与计数电容C并联;MN6漏极接电源电压Vdd，源极接输出端口 OUT，MN7栅极和漏极相连接输出端口 OUT，源极接地;丽6和丽7构成了一个电压跟随电路，用作电路的输出级，负责将最后计数电容上的计数结果输出。2.如权利要求1所述的模拟计数电路，其特征在于，所述改进型威尔逊电流镜，MNl和丽3的宽度和长度为3μπι和350nm，丽2和丽4的宽度和长度为350nm和3μπι，丽5的宽度和长度设计为2μπι和350nm，M0S管ΜΝ6和ΜΝ7，其晶体管宽度和长度分别为3ym，350nm和lym，350nmo3.如权利要求1所述的模拟计数电路，其特征在于，所述计数电容C采用MIM电容，其单位面积的电容值为lyFA?ii2，M頂电容由顶层金属构成。
【文档编号】G01J11/00GK106092339SQ201610383475
【公开日】2016年11月9日
【申请日】2016年6月1日 公开号201610383475.2, CN 106092339 A, CN 106092339A, CN 201610383475, CN-A-106092339, CN106092339 A, CN106092339A, CN201610383475, CN201610383475.2
【发明人】徐跃, 黄杨, 向平
【申请人】南京邮电大学