抑制暗计数的单光子计数电路的制作方法
【技术领域】
[0001] 本实用新型属于电子技术领域，具体设及一种抑制暗计数的单光子计数电路。
【背景技术】
[0002] 单光子探测技术是一种微光探测技术，在生物发光、量子通信、大气污染检测、放 射探测、天文研究、高灵敏度传感器等领域有着广泛的应用。单光子探测技术采用的光电接 收器件主要有光电倍增管、单光子雪崩二极管。在采用运些光电接收器件的单光子探测系 统中，暗计数是其重要的噪声来源，降低暗计数是单光子探测系统提高探测灵敏度的重要 手段。暗计数主要来源于热激发、隧道贯穿和渗杂缺陷处的势阱，热激发会使电子从满带跃 迁到空带，同时会在满带中产生空穴，运些电子空穴经雪崩倍增后，会产生暗计数。
[0003] 目前也有用来减少暗计数的方法，但是通常都是采用制冷技术降低光电器件的溫 度来实现的，但是运对一些精密器件来说，会对发展有一定限制，运种方法会增加整个系统 的功耗、成本和体积。
【发明内容】
[0004] 本实用新型的目的在于提出一种结构简单、成本低、在室溫条件下能够减少暗计 数的单光子计数电路。
[0005] 本实用新型包括第一 M0S管MN1、第二M0S管MN2、第SM0S管MN3、第四M0S管MN4、第 五M0S管MP1、电容CUA/D转换器、处理器和计数器。所述第五M0S管MP巧日第一 M0S管丽1的栅 极均连接信号输入端IN，第五M0S管MP1的漏极连接电源电压VDD;所述第一 M0S管MN1的漏极 与第五M0S管MP1的源极及第二M0S管的栅极相连;第一 M0S管MN1的源极接地，第一 M0S管MN1 和第五M0S管MP1构成CMOS反相器;所述电容C1的一端接电源电压VDD，另一端接第ΞΜ05管 ΜΝ3的漏极，第SM0S管ΜΝ3的源极接第二M0S管的漏极，第二M0S管ΜΝ2的源极接地;所述第Ξ M0S管丽3的栅极接信号化Κ;第四M0S管丽4的漏极和源极分别接在电容C2的两端，第四M0S 管ΜΝ4的栅极接复位信号RESET;第二M0S管ΜΝ2的漏极作为输出端口 0UT1，输出端口 0UT1连 接到A/D转换器;所述A/D转换器的输出端0UT2连接处理器U;所述处理器的输出端0UT3连接 计数器Q。
[0006] 本实用新型的有益效果在于：
[0007] 本实用新型根据暗计数脉冲的宽度随机性，W及有效脉冲的宽度稳定性运一特 点，利用复位电路W及源跟随器将脉冲宽度转化为与宽度大小成比例的模拟电压值，再通 过A/D转换器，将模拟电压值转化为数字量;A/D转换器的输出值包括暗计数脉冲和有效脉 冲的转化值，其中包括随机变量和常量。A/D转换器的输出值传输到处理器，处理器分辨出 常量和随机变量，剔除随机变量，同时将常量输出到计数器，计数器进行计数。消除的那部 分随机变量即产生的暗计数脉冲，从而达到本实用新型抑制暗计数的效果。
【附图说明】
[000引图1为本实用新型的系统框图；
[0009] 图2为本实用新型的工作流程图。
【具体实施方式】
[0010] 下面结合附图对本实用新型作进一步说明。
[0011] 参照图1，抑制暗计数的单光子计数电路，包括第一 M0S管MN1、第二M0S管MN2、第Ξ M0S管丽3、第四M0S管丽4、第五M0S管MP1、电容C1、A/D转换器、处理器和计数器。第五M0S管 MP1和第一 M0S管MN1的栅极均连接信号输入端IN，第五M0S管MP1的漏极连接电源电压VDD; 第一 M0S管MN1的漏极与第五M0S管MP1的源极及第二M0S管的栅极相连;第一 M0S管MN1的源 极接地，第一M0S管丽1和第五M0S管MP1构成CMOS反相器；电容C1的一端接电源电压V孤，另 一端接第SM0S管MN3的漏极，第SM0S管MN3的源极接第二M0S管的漏极，第二M0S管MN2的源 极接地;第SM0S管MN3的栅极接信号CLK;第四M0S管MN4的漏极和源极分别接在电容C2的两 端，第四M0S管丽4的栅极接复位信号RESET;第二M0S管丽2的漏极作为输出端口 0UT1，输出 端口 0UT1连接到A/D转换器;A/D转换器的输出端0UT2连接处理器U;处理器的输出端0UT3连 接计数器Q。
[0012] 如图1和2所示，该抑制暗计数的单光子计数电路抑制暗计数的原理：
[0013] 1)第五M0S管MP1和第一 M0S管MN1的栅极均作为信号输入端IN，与单光子探测系统 的放大器的输出端相连接;信号输入端IN所传输的信号为雪崩脉冲，此雪崩脉冲有可能是 光子照射到单光子雪崩二极管上造成的雪崩，称之为有效脉冲XI，也有可能是由于器件的 不合理等因素造成的雪崩，称之为无效脉冲X2。
[0014] 2)在雪崩事件发生之前，化K和RESET信号电平为低电平，第二M0S管丽2和第SM0S 管MN3不导通，电容C1充电至电源电压VDD。当有雪崩事件发生时，CLK信号为高电平，IN端会 有雪崩脉冲X1或X2，此时雪崩脉冲经过CMOS反相器到达第二M0S管丽2，第二M0S管丽2和第 ΞΜ05管MN3导通，电容通过第二M0S管MN巧日第ΞΜ05管MN3进行放电。电容C1放电直到RESET 信号电平变为高电平，此时电容Cl通过第四M0S管MN4将剩余电荷释放，在下一个雪崩脉冲 产生之前，将CLK和RESET信号再一次恢复到低电平，电容C1再一次充电至电源电压VDD。
[0015] 3)第二M0S管MN2的漏极输出电压信号VI;电压信号VI的模拟电压值与电容极板电 压值成线性比例关系，而电容极板电压值与放电时间t(放电时间t的最大值由雪崩脉冲信 号的脉冲宽度决定)满足关系式：
[0016]
[0017] 式中，V0为电容极板在t = 0时刻的电压值，V0 = V孤;R为第二M0S管MN巧日第SM0S 管MN3组成的导通电阻，C为电容值。可见，由雪崩脉冲信号的脉冲宽度可得电压信号VI的模 拟电压值，电压信号VI的模拟电压值包括有效脉冲转化的模拟电压值Y1和无效脉冲转化的 模拟电压值Y2。
[0018] 4)电压信号VI输入到A/D转换器，由模拟电压值转化为数字量，数字量包括由效脉 冲转化的数字量Z1和无效脉冲转化的数字量Z2。
[0019] 5)数字量输入到处理器，处理器剔除数字量Z2并保留数字量Z1，Z1作为处理器的 输出量输入到计数器。
【主权项】
1.抑制暗计数的单光子计数电路，包括第一 MOS管丽1、第二MOS管丽2、第三MOS管丽3、 第四M0S管MN4、第五M0S管MP1、电容C1、A/D转换器、处理器和计数器，其特征在于:所述第五 M0S管MP1和第一 M0S管丽1的栅极均连接信号输入端IN，第五M0S管MP1的漏极连接电源电压 VDD;所述第一 M0S管MN1的漏极与第五M0S管MP1的源极及第二M0S管的栅极相连;第一 M0S管 丽1的源极接地，第一 M0S管丽1和第五M0S管MP1构成CMOS反相器;所述电容C1的一端接电源 电压VDD，另一端接第三M0S管MN3的漏极，第三M0S管MN3的源极接第二M0S管的漏极，第二 M0S管MN2的源极接地;所述第三M0S管MN3的栅极接信号CLK;第四M0S管MN4的漏极和源极分 别接在电容C2的两端，第四M0S管MN4的栅极接复位信号RESET;第二M0S管MN2的漏极作为输 出端口 OUT 1，输出端口 OUT 1连接到A/D转换器;所述A/D转换器的输出端0UT2连接处理器U; 所述处理器的输出端0UT3连接计数器Q。
【专利摘要】本实用新型公开了抑制暗计数的单光子计数电路。目前常用降低光电器件温度实现减少暗计数，增加了系统功耗。本实用新型中第五MOS管和第一MOS管的栅极均接信号输入端；第一MOS管的漏极接第五MOS管的源极及第二MOS管的栅极；第五MOS管的漏极及电容的一端接电源电压，电容的另一端接第三MOS管的漏极，第三MOS管的源极接第二MOS管的漏极；第一MOS管和第二MOS管的源极均接地；第三MOS管的栅极接信号CLK；第四MOS管的漏极和源极分别接电容两端，第四MOS管的栅极接复位信号；第二MOS管的漏极经A/D转换器接处理器U；处理器的输出端连接计数器。本实用新型室温下就能减少暗计数。
【IPC分类】G01J11/00
【公开号】CN205333203
【申请号】CN201620045355
【发明人】张钰, 胡万鹏, 卫振奇
【申请人】杭州电子科技大学
【公开日】2016年6月22日
【申请日】2016年1月18日