计时电路及计时方法与流程

本发明涉及一种电力电子技术，更具体地说，涉及一种计时电路及计时方法。

背景技术：

现有技术中，在实际电路中，计时电路出于对更低成本和更小体积以及更低功耗的考虑，往往不会使用一些高精度的时钟源，而是使用一些片上的低精度时钟源。低精度时钟源产生的时钟往往会随温度和电压的变化而发生缓慢的漂移，也可能随着器件的老化，产生的时钟频率也会发生变化，导致时钟频率达不到所要求的精度，由此带来定时时间不准确的问题。

应对时钟源频率发生漂移的问题，一种方法是调整时钟源的频率来获得较精准的定时时间，但这种方法依然和时钟源产生时钟的器件稳定性、精度相关，所以依然是一个很不确定的因素。

技术实现要素：

有鉴于此，本发明提供了一种，以解决现有的定时时间不准确的问题问题。

第一方面，提供一种：计时电路，包括：

低精度时钟源，用以生成一低精度时钟信号；

高精度时钟源，用以间断性地生成一高精度时钟信号；

周期转换电路，用以在同一时间段内对所述低精度时钟信号以及所述高精度时钟信号的脉冲分别进行计数，并根据计数结果以及所述高精度时钟信号的额定周期，获得一转换周期。

优选地，所述周期转换电路，用以在预定个数个所述低精度时钟信号的周期内，对所述高精度时钟信号的脉冲进行计数，并根据所述计数结果以及所述高精度时钟信号的额定周期，获得所述转换周期。

优选地，还包括计时器，其用以根据所述转换周期以及对所述低精度时钟信号的脉冲的计数结果，实时生成计时信号。

优选地，还包括定时启动电路，其用以根据预定间隔启动所述周期转换电路，以更新所述转换周期。

优选地，所述定时启动电路，根据所述低精度时钟信号生成定时启动信号，以使能所述周期转换电路。

优选地，在所述周期转换电路未启动的时间内，所述转换周期维持为上一个更新的值。

优选地，所述定时启动信号，在n个所述低精度时钟信号的周期内为有效电平，在接下来的m个所述低精度时钟信号的周期内为无效电平，其中，所述m、n均为自然数。

优选地，所述高精度时钟源，在所述定时启动信号为有效电平时，输出所述高精度时钟信号。

优选地，所述周期转换电路包括高精度时钟采样电路，用以在n个所述低精度时钟信号的周期内，对所述高精度时钟信号的脉冲进行计数，并获得所述计数结果n。

优选地，所述周期转换电路还包括周期计算电路，用以根据下列公式，获得所述转换周期：

tclk2＝(n/n)*tclk1，其中，tclk1为所述额定周期，tclk2为所述转换周期。

第二方面，提供一种计时方法，包括：

采用低精度时钟源生成一低精度时钟信号；

采用高精度时钟源间断性地生成一高精度时钟信号；

在同一时间段内对所述低精度时钟信号以及所述高精度时钟信号的脉冲分别进行计数，并根据计数结果以及所述高精度时钟信号的额定周期，获得一转换周期。

优选地，在预定个数个所述低精度时钟信号的周期内，对所述高精度时钟信号的脉冲进行计数，并根据所述计数结果以及所述高精度时钟信号的额定周期，获得所述转换周期。

优选地，还包括根据所述转换周期以及对所述低精度时钟信号的脉冲的计数结果，实时生成计时信号。

优选地，还包括根据预定间隔更新所述转换周期。

本发明技术不需要调整低精度时钟源的时钟频率，仅使用一个辅助的高精度时钟源，就能得到较精准的低精度时钟的周期，通过累加低精度时钟的周期值就能获得准确的计时值，并通过定时启动高精度时钟源以及周期转换电路，使得计时值更精准的同时，也降低了功耗。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本发明一个实施例的计时电路的电路图；

图2为本发明的计时电路的工作波形图。

具体实施方式

以下基于实施例对本发明进行描述，但是本发明并不仅仅限于这些实施例。在下文对本发明的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本发明。为了避免混淆本发明的实质，公知的方法、过程、流程、元件和电路并没有详细叙述。

此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。

同时，应当理解，在以下的描述中，“电路”是指由至少一个元件或子电路通过电气连接或电磁连接构成的导电回路。当称元件或电路“连接到”另一元件或称元件/电路“连接在”两个节点之间时，它可以是直接耦接或连接到另一元件或者可以存在中间元件，元件之间的连接可以是物理上的、逻辑上的、或者其结合。相反，当称元件“直接耦接到”或“直接连接到”另一元件时，意味着两者不存在中间元件。

除非上下文明确要求，否则整个说明书和权利要求书中的“包括”、“包含”等类似词语应当解释为包含的含义而不是排他或穷举的含义；也就是说，是“包括但不限于”的含义。

在本发明的描述中，需要理解的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。

图1为本发明一个实施例的计时电路的电路图。如图所示，计时电路包括高精度时钟源11、低精度时钟源12、周期转换电路13以及计时器14。

其中，高精度时钟源11，用以间断性地生成一高精度时钟信号clk1，低精度时钟源12，用以生成一低精度时钟信号clk2。这里，高精度时钟信号clk1的频率高于低精度时钟信号clk2的频率，且高精度时钟信号clk1的频率精度也高于低精度时钟信号clk2的频率精度，也即高精度时钟信号clk1的时钟频率随温度和电压的变化而发生漂移的幅度较为微弱，可以视为较为理想的时钟源。

优选地，周期转换电路13，用以在同一时间段内对低精度时钟信号clk2以及高精度时钟信号clk1的脉冲分别进行计数，并根据计数结果以及高精度时钟信号clk1的额定周期tclk1，获得一转换周期tclk2。由于低精度时钟源12输出的低精度时钟信号clk2的精度不能满足精度要求，故本发明通过利用高精度时钟源11输出的高精度时钟信号clk1对低精度时钟信号clk2进行计数后，通过数字算法得到一表征低精度时钟信号clk2的转换周期tclk2，进而据此得到较为精准的计时结果。

在一些实施方式中，周期转换电路13也可以被设置为在预定个数个低精度时钟信号clk2的周期内，对高精度时钟信号clk1的脉冲进行计数，并根据所述计数结果以及高精度时钟信号clk1的额定周期tclk1，获得所述转换周期tclk2。此实施方式的优点在于，只要预先设置好预定个数个低精度时钟信号clk2的周期，周期转换电路13便可只采样高精度时钟信号clk1的脉冲的计数结果，就能得到转换周期tclk2。

优选地，周期转换电路13包括高精度时钟采样电路131以及周期计算电路132。其中，高精度时钟采样电路131，用以在n个低精度时钟信号的周期内，对高精度时钟信号clk1的脉冲的进行计数，并获得所述计数结果n。周期计算电路132，用以根据下列公式，获得所述转换周期tclk2，tclk2＝(n/n)*tclk1，其中，tclk1为高精度时钟信号clk1的额定周期。由此可见，本发明的主旨在于，通过对高精度时钟源11输出的高精度时钟信号clk1在n个低精度时钟信号clk2周期内的脉冲进行计数后，将低精度时钟源12输出的低精度时钟信号clk2的周期用额定周期tclk1来衡量，通过数字算法得到一表征低精度时钟信号clk2的转换周期tclk2，进而据此通过后级的计时器得到较为精准的计时结果vcounter。

计时器14，其用以根据转换周期tclk2以及在所需计时的时段内对低精度时钟信号clk2的脉冲计数结果，实时生成计时信号vcounter。在本发明中，计时器14以累加的方式实时生成计时信号vcounter。

另外，由于高精度时钟源11的功耗较高，若其一直处于工作状态，则计时电路的整体功耗较高，为了实现低功耗高精度的目的，本发明实施例中通过间断性地使高精度时钟源11输出的高精度时钟信号clk1的方式来降低功耗。基于此，计时电路还设置一定时启动电路15，其用以根据预定间隔使能高精度时钟源11，并启动周期转换电路13，以更新转换周期tclk2。

优选地，定时启动电路15，根据低精度时钟信号clk2生成定时启动信号vstart。在一个优选实施例中，定时启动信号vstart，在n个低精度时钟信号clk2的周期内为有效电平，在接下来的m个低精度时钟信号clk2的周期内为无效电平，其中，所述m、n均为自然数，并在后续周期中以此类推生成定时启动信号vstart。

高精度时钟源11，在定时启动信号vstart为有效电平时，输出高精度时钟信号clk1，在定时启动信号vstart为无效电平时，不被使能从而禁止输出高精度时钟信号clk1。采用这种方式，在本发明中，既可以使计时电路获得较高的精度，又能将高精度时钟源11的功耗降低。

周期转换电路13中的高精度时钟采样电路131，在检测到高精度时钟信号clk1存在时，使能周期转换电路13以更新转换周期tclk2。

图2为本发明的计时电路的工作波形图。下面结合波形图，对计时电路的工作原理及其工作过程做以说明：

由于需要使用高精度时钟信号clk1对低精度时钟信号clk2进行采样，因此采样中会包含异步时钟做同步时的误差，而同步过程中造成的误差最大可以达到一个高精度时钟clk1周期。

记高精度时钟信号clk1的额定周期为tclk1，精度为a1(ppm)，实际周期为tclk1_real；

高精度时钟信号clk1的时钟周期误差为δ1；

如图2中的<1>部分，在被采样的n个低精度时钟信号clk2时钟周期内，总共产生了n个高精度时钟信号clk1；

将低精度时钟信号clk2的周期用周期计算电路132算出后，记为tclk2，由于在采样过程中可能出现最大1个高精度时钟信号clk1周期的误差，得出下列计算公式：

当高精度时钟信号clk1精度非常高时，周期误差为δ1可以忽略不计。

实际的低精度时钟信号clk2周期为tclk2_real；通过周期转换电路13得出的低精度时钟信号clk2的周期tclk2和实际的低精度时钟信号clk2的周期tclk2_real之间的误差最大为δ2；

低精度时钟信号clk2的时钟精度要求为a3(ppm)，tclk2的计算值和真实值之间的误差精度为a2(ppm)

可以看出，对低精度时钟信号clk2采样个数n越多，使用的高精度时钟信号clk1越精确、频率越高，得到的转换周期tclk2就越接近真实值tclk2_real。当a2远小于a3，定时器14在使用转换周期tclk2进行计时时，得到的计时信号vcounter就越接近于真实计时时间值。

对于计时器，大都采用每个时钟周期加1，最终的累加值再乘以一个时钟的周期得到当前的计时值，这种方法需要在知道定时值时，预先算出需要多少个时钟周期，用这个周期数当作计时器的阈值来做定时操作，而这种方法只适用于高精度的时钟源，一旦时钟源频率发生漂移，就无法完成一个符合精度要求的定时操作。

本发明中由于根据预定间隔更新转换周期tclk2，即在一个所需的计时时段内，可能转换周期tclk2被多次更新过，故不能采用累加时钟周期的方法。本发明的技术方案通过累加低精度时钟信号clk2的周期的方法做定时计时，即每个低精度时钟信号clk2的周期都累加表征低精度时钟源的转换周期tclk2，而不是每个周期加1，这种算法不需要提前算出要求的计时值需要的周期个数，直接将定时值作为计时器的阈值即可。

由于低精度时钟源12是精度较低的时钟源，通过周期转换电路13算出的转换周期tclk2必然只是和当前真实的周期tclk2_real非常接近的值，不可能用这个值长时间去累加，因为一段时间后，之前算出的转换周期tclk2已经和当前真实的周期tclk2_real相差较大，甚至已经超出了要求的精度范围，这样得出的定时值偏差必然也是非常大的。

为了应对这个问题，本发明中设置了定时启动电路15来获取当前的转换周期tclk2，以防计算值跟真实值的差距超过所要求的精度。所以如图2中，高精度时钟信号clk1被定时启动，在开始使用转换周期tclk2计时前，计时器14先获取到当前的转换周期tclk2＝a，如图2中的<1>部分所示。在之后的m个低精度时钟信号clk2周期中计时器14使用a值进行累加，如图2中的<2>部分所示。在m个低精度时钟信号clk2周期后，低精度时钟信号clk2周期即将漂移出所要求的时钟精度范围，这时候再次启动周期转换电路13算出转换周期tclk2＝c，如图2中的<3>部分所示。在之后的m个低精度时钟信号clk2周期中，计时器14再使用c值继续进行累加操作，如图2中的<4>部分所示。如此循环往复，得到的最终计时值t’(即计时信号vcounter)和所要求的定时值t之间的差值必然在所要求的精度范围内。

图2中的<2>部分中，计时器14进行计时时，在m个周期内累加的计时值为t1为：

在图2中的<3>部分中，计时器14进行计时时，依然使用a值进行累加，在n个周期内累加的计时值为t1为：

在图2中的<4>部分中，周期转换电路13得出新的转换周期tclk2＝c后，计时器14使用c值继续进行累加运算，这段时间内的计时值t3为：

最终得到的t’为符合精度要求的定时时间，

t’＝t1+t2+t3+…＝(m+n)×a+m×c+…

并且t’必然会满足要求的时间范围，即：

由此可见，本发明的计时电路，不需要调整低精度时钟源的时钟频率，仅使用一个辅助的高精度时钟源，就能得到较精准的低精度时钟的周期，通过累加低精度时钟的周期值就能获得准确的计时值，并通过定时启动高精度时钟源以及周期转换电路，使得计时值更精准的同时，也降低了功耗。

以上所述仅为本发明的优选实施例，并不用于限制本发明，对于本领域技术人员而言，本发明可以有各种改动和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。