一种卫星授时装置的制造方法
【专利摘要】本发明公开了一种卫星授时装置，包括恒温晶振，还包括GPS/BD模块、FPGA处理系统和数字信号综合发生器，FPGA处理系统包括校正1PPS信号产生模块、数字锁相环、数字鉴相器、相差测量模块和运算模块。本发明控制量位数的提高，可以获得较小的外界噪声影响，节约成本而且可以减小设计的面积，提高了系统的稳定性。
【专利说明】
一种卫星授时装置
技术领域
[0001]本发明涉及GPS/BD卫星授时领域，具体涉及一种卫星授时装置，适用于电力系统、轨道交通系统、智能医院、金融系统、民航系统、智能城市等。
【背景技术】
[0002]在轨道交通、电力、军工、移动通信等领域都需要各种高端的时钟系统，但是普通晶振、温补晶振、压控振荡器等很难满足高可靠性同步控制等领域的要求，而高精度的频率源如原子钟的价格高，难以普及使用。采用卫星接收模块获得的IPPS具有随即误差大而无积累误差的特点，而高稳晶振具有无随即误差而存在积累误差的特点，因此结合两者的优缺点使GPS/BD IPPS校正恒温晶振输出稳定的时钟信号。卫星授时常规的设计方法是采用压控振荡器VCO，FPGA控制器，GPS/BD模块，数模转化DAC等结合的设计方法，即将调节的控制量转化为VCXO压控引脚电压从而使VCXO输出校正后稳定的时钟信号。为了较小转化的误差，常常采用的方法是提高DAC的位数，而目前DAC转化器的位数大于20Bits很少，且价格昂贵，而且输出的电压准确度受限于外界噪声的影响设计更大位数的DAC已无意义，因此VCXO压控端的电压很难控制的很准确，所以采用传统的设计方法很难适应目前的需要。
【发明内容】
[0003]本发明的目的在于克服现有技术的缺陷，提供一种卫星授时装置。提供精确、稳定的时钟信息。
[0004]本发明的上述目的通过以下技术方案实现:
一种卫星授时装置，包括恒温晶振，还包括GPS/BD模块、FPGA处理系统和数字信号综合发生器，FPGA处理系统包括校正IPPS信号产生模块、数字锁相环、数字鉴相器、相差测量模块和运算模块，
恒温晶振，用于输出倍频时钟源到数字锁相环，用于输出DDS参考时钟源到数字信号综合发生器；
数字锁相环，对倍频时钟源进行倍频后输出倍频时钟到相差测量模块；
GPS/m)模块，用于输出卫星ipps信号到数字鉴相器；
校正IPPS信号产生模块，用于将输入的校正输出时钟信号进行分频获得校正输出IPPS信号，并将校正输出IPPS信号输入到数字鉴相器；
数字鉴相器，用于输出相差脉冲和相差脉冲符号标志信号，相差脉冲表示卫星IPPS信号和校正输出IPPS信号的相位差，相差脉冲符号标志信号表不卫星IPPS信号和校正输出IPPS信号的超前滞后关系；
相差测量模块通过倍频时钟对相差脉冲进行采样测量并输出相差计数值，将相差脉冲符号标志信号作为相差计数值的符号位；
运算模块，用于对相差计数值进行卡尔曼滤波处理，并将卡尔曼滤波后的相差计数值转化为数字信号综合发生器的频率控制字，并将频率控制字转化为DDS模块控制指令及数据输出到数字信号综合发生器；
数字信号综合发生器，用于根据DDS模块控制指令及数据输出校正输出时钟信号到校正IPPS信号产生模块。
[0005]如上所述的FPGA处理系统还包括数据接收串口和数据输出串口，
数据接收串口，用于接收GPS/BD模块发出的GPS/BD模块串口数据并将GPS/BD模块串口数据输出到数据输出串口，
数据输出串口，用于将接收GPS/Κ)模块串口数据对外输出。
[0006]与现有技术相比，本申请的技术方案具有以下有益效果:
1、控制量位数的提高，按照较常用的数字信号综合发生器的型号AD9854频率控制字为48位，而位数最大最常用的DAC1220的控制位数为20位，因此在调节的位数上采用数字信号综合发生器的优势要好于DAC。
[0007]2、较小的外界噪声影响，由于基于数字信号综合发生器实现过程可以集成在一个芯片上，而基于DAC的控制过程必须转化为模拟的电压，因此相对与前者后则更易受到外界的干扰，因此控制实现的效果会更差。
[0008]3、由于现在的FPGA开发平台提供免费的DDS IP核，相对于需要较大位数昂贵的DAC不仅可以节约成本而且可以减小设计的面积，提高了系统的稳定性。
【附图说明】
[0009]图1是本发明的整体结构框图，
图2是FPGA处理系统的结构示意图。
[0010]图中:1、恒温晶振；2、GPS/BD模块；3、FPGA处理系统;4、数字信号综合发生器;5、校正IPPS信号产生模块;6、数字锁相环;7、数字鉴相器;8、相差测量模块;9、运算模块；10、数据接收串口 ； 11、数据输出串口 ； Wl、倍频时钟源;W2、DDS参考时钟源;W3、卫星IPPS信号；W4、校正输出时钟信号(10MHz );W5、校正输出IPPS信号；W6、相差脉冲；W7、倍频时钟(100MHz) ;W8、相差脉冲符号标志信号;Dl、GPS/BD模块串口数据;D2、DDS模块控制指令及数据；D3、相差计数值。
【具体实施方式】
[0011]下面结合附图和实施实例来对本发明作进一步说明。
[0012]实施例:
如图1、图2所示，一种卫星授时装置，包括恒温晶振I，还包括GPS/BD模块2、FPGA处理系统3和数字信号综合发生器4，FPGA处理系统3包括校正IPPS信号产生模块5、数字锁相环6、数字鉴相器7、相差测量模块8和运算模块9。
[0013]恒温晶振I输出倍频时钟源WI到数字锁相环6，用于输出DDS参考时钟源W2到数字信号综合发生器4。
[0014]数字锁相环6对倍频时钟源Wl进行倍频后输出倍频时钟W7到相差测量模块8。
[0015]GPS/BD模块2输出卫星IPPS信号W3到数字鉴相器7。
[0016]校正IPPS信号产生模块5将输入的校正输出时钟信号W4进行分频获得校正输出IPPS信号W5，并将校正输出IPPS信号W5输入到数字鉴相器7; 数字鉴相器7输出相差脉冲W6和相差脉冲符号标志信号W8，相差脉冲W6表不卫星IPPS信号W3和校正输出IPPS信号W5的相位差，相差脉冲符号标志信号W8表不卫星IPPS信号W3和校正输出IPPS信号W5的超前滞后关系；
相差测量模块8通过倍频时钟W7对相差脉冲W6进行采样测量并输出相差计数值D3，将相差脉冲符号标志信号W8作为相差计数值D3的符号位；
运算模块9对相差计数值D3进行卡尔曼滤波处理，并将卡尔曼滤波后的相差计数值D3转化为数字信号综合发生器4的频率控制字，并将频率控制字转化为DDS模块控制指令及数据D2输出到数字信号综合发生器4;
数字信号综合发生器4，用于根据DDS模块控制指令及数据D2输出校正输出时钟信号W4到校正IPPS信号产生模块5。
[0017]FPGA处理系统3还包括数据接收串口 10和数据输出串口 11，
数据接收串口 10接收GPS/BD模块2发出的GPS/BD模块串口数据Dl并将GPS/BD模块串口数据DI输出到数据输出串口 11，
数据输出串口 11，用于将接收GPS/Κ)模块串口数据Dl对外输出。
[0018]作为一种优选方案，如图2所示，恒温晶振I输出的1MHz时钟信号通过时钟缓冲器获得两路稳定的时钟信号，即1MHz的倍频时钟源Wl和1MHz的DDS参考时钟源W2，将I OMHz的倍频时钟源Wl作为FPGA处理系统3的数字锁相环6的时钟源，将1MHz的DDS参考时钟源W2作为数字信号综合发生器DDS 4的时钟源。将1MHz的倍频时钟源Wl输入到FPGA处理系统3中的数字锁相环6进行倍频后输出10MHz的倍频时钟W7到相差测量模块8。数字鉴相器7接收校正IPPS信号产生模块5输出校正输出IPPS信号W5和GPS/BD模块2输出卫星IPPS信号W3，相差测量模块8通过倍频时钟W7对相差脉冲W6进行采样测量并输出相差计数值D3，将相差脉冲符号标志信号W8作为相差计数值D3的符号位;运算模块9对相差计数值D3进行卡尔曼滤波处理，并将卡尔曼滤波后的相差计数值D3转化为数字信号综合发生器4的频率控制字，并将频率控制字转化为DDS模块控制指令及数据D2输出到数字信号综合发生器4;卡尔曼滤波处理所采用的卡尔曼滤波模型为相位、频率、频漂三状态时钟模型，其主要作用是对相差计数值D3进行平滑处理，从而减小卫星IPPS信号W3抖动带来的随即误差，数字信号综合发生器4根据DDS模块控制指令及数据D2输出校正输出时钟信号W4到校正IPPS信号产生模块5，校正IPPS信号产生模块5将输入的校正输出时钟信号W4进行分频获得校正输出IPPS信号W5o
[0019]以上实例仅用以说明本发明的技术方案而非限制，本领域的普通技术人员应当理解，本发明的技术方案进行修改或者同等替换，而不脱离本发明技术方案的精神和范围，均应涵盖在本发明的权利要求范围中。
【主权项】
1.一种卫星授时装置，包括恒温晶振(I)，其特征在于，还包括GPS/BD模块(2)、FPGA处理系统(3)和数字信号综合发生器(4)，FPGA处理系统(3)包括校正IPPS信号产生模块(5)、数字锁相环(6)、数字鉴相器(7)、相差测量模块(8)和运算模块(9)， 恒温晶振(I)，用于输出倍频时钟源(Wl)到数字锁相环(6)，用于输出DDS参考时钟源(W2)到数字信号综合发生器(4); 数字锁相环(6)，对倍频时钟源(Wl)进行倍频后输出倍频时钟(W7)到相差测量模块(8)； GPS/Κ)模块(2)，用于输出卫星IPPS信号(W3)到数字鉴相器(7); 校正IPPS信号产生模块(5)，用于将输入的校正输出时钟信号(W4)进行分频获得校正输出IPPS信号(W5)，并将校正输出IPPS信号(W5)输入到数字鉴相器(7); 数字鉴相器(7)，用于输出相差脉冲(W6)和相差脉冲符号标志信号(W8)，相差脉冲(W6)表不卫星IPPS信号(W3)和校正输出IPPS信号(W5)的相位差，相差脉冲符号标志信号(W8)表示卫星IPPS信号(W3)和校正输出IPPS信号(W5)的超前滞后关系； 相差测量模块(8)通过倍频时钟(W7)对相差脉冲(W6)进行采样测量并输出相差计数值(D3)，将相差脉冲符号标志信号(W8)作为相差计数值(D3)的符号位； 运算模块(9)，用于对相差计数值(D3)进行卡尔曼滤波处理，并将卡尔曼滤波后的相差计数值(D3)转化为数字信号综合发生器(4)的频率控制字，并将频率控制字转化为DDS模块控制指令及数据(D2)输出到数字信号综合发生器(4); 数字信号综合发生器(4)，用于根据DDS模块控制指令及数据(D2)输出校正输出时钟信号(W4)到校正IPPS信号产生模块(5)。2.根据权利要求1所述的一种卫星授时装置，其特征在于，所述的FPGA处理系统(3)还包括数据接收串口( 1 )和数据输出串口( 11)， 数据接收串口( 1 )，用于接收GPS/BD模块(2 )发出的GPS/BD模块串口数据(DI)并将GPS/BD模块串口数据(DI)输出到数据输出串口( 11)， 数据输出串口( 11)，用于将接收GPS/Κ)模块串口数据(DI)对外输出。
【文档编号】G04R40/06GK105892280SQ201610216451
【公开日】2016年8月24日
【申请日】2016年4月8日
【发明人】贺智轶, 张东华, 王亚飞, 王媛
【申请人】武汉中原电子集团有限公司