专利名称：全差分压控振荡器电路的制作方法
技术领域：
全差分压控振荡器电路
(一) 技术领域
本实用新型涉及一种振荡器电路，尤其是一种全差分压控振荡器电路。
(二) 背景技术
现有的CMOS差分振荡电路，大多数都只能在很小的频率调节范围内进行 调节。偶尔出现的宽调节范围的电路结构，其既不能在低电压下很好的工作， 又使得输出的波形振幅不够稳定，增大了振荡电路相位噪声，使整个电路系 统的抗噪声能力下降。这样的振荡电路已经越来越不能满足低压、低噪声和 宽频率调节范围的需要。
(三) 实用新型内容
本实用新型的目的在于提供一种全差分压控振荡器电路，它是一种结构 简单、可靠性高、频率调节范围宽、能在极低电源电压下正常动作的CMOS压 控振荡电路。
本实用新型的技术方案 一种全差分压控振荡器电路，其特征在于它由 至少三级相互级联的完全相同的全差分单元电路组成。
上述所说的全差分单元电路分为由晶体管PM0S1和晶体管PM0S2组成的 电流源全差分单元电路或由晶体管PM0S1组成的电流源全差分单元电路。
上述所说的由晶体管PM0S1和晶体管PM0S2组成的电流源全差分单元电 路包括由晶体管PM0S1和晶体管PM0S2组成的电流源、由晶体管PM0S3和晶 体管PM0S4组成的差分输入对、由晶体管丽0S1和晶体管丽0S2组成的正反 馈有源负载及由晶体管丽0S3、晶体管羅0S4、晶体管麗0S5和晶体管丽0S6 组成的对输出信号振幅进行限幅控制的电压钳位电路；其中，晶体管PM0S1 的源极连接电源，栅极连接偏置电压l，漏极连接晶体管PM0S2的源极；所说 的晶体管PM0S2的栅极连接偏置电压2，漏极分别连接晶体管PM0S3的源极和 晶体管PM0S4的源极；所说的晶体管PM0S3的栅极分别连接晶体管NM0S5的 栅极以及正相输入端子，晶体管PM0S3的漏极分别连接反相输出端子、晶体 管丽0S2的栅极、晶体管腿0S1的漏极、晶体管丽0S3的漏极以及晶体管NM0S5 的漏极；所说的晶体管PM0S4的栅极分别连接晶体管丽0S6的栅极以及反相 输入端子，晶体管PM0S4的漏极与正相输出端子、晶体管NM0S1的栅极、晶体管丽0S2的漏极、晶体管NM0S4的漏极、以及晶体管丽0S6的漏极相连； 所说的晶体管NM0S1的源极和晶体管NM0S2的源极直接接地；所说的晶体管 丽0S3的栅极连接其自身的漏极；所说的晶体管丽0S4的栅极连接其自身的漏 极；所说的晶体管腿0S3的源极、晶体管丽0S4的源极、晶体管NM0S5的源 极和晶体管腿0S6的源极直接接地。
上述所说的由晶体管PM0S1组成的电流源全差分单元电路包括由晶体管 PM0S1组成的电流源、由晶体管PM0S3和晶体管PM0S4组成的差分输入对、由 晶体管NM0S1和晶体管丽0S2组成的正反馈有源负载及由晶体管丽0S3、晶体 管丽0S4、晶体管丽0S5和晶体管丽0S6组成的对输出信号振幅进行限幅控制 的电压钳位电路；其中，晶体管PM0S1的源极连接电源，栅极连接偏置电压, 漏极分别连接晶体管PM0S3的源极和晶体管PM0S4的源极；所说的晶体管 PM0S3的栅极分别连接晶体管丽0S5的栅极以及正相输入端子，晶体管PM0S3 的漏极分别连接反相输出端子、晶体管NM0S2的栅极、晶体管NM0S1的漏极、 晶体管NM0S3的漏极以及晶体管醒0S5的漏极；所说的晶体管PM0S4的栅极 分别连接晶体管丽0S6的栅极以及反相输入端子，晶体管PM0S4的漏极与正 相输出端子、晶体管丽0S1的栅极、晶体管應0S2的漏极、晶体管NM0S4的 漏极、以及晶体管丽0S6的漏极相连；所说的晶体管丽0S1的源极和晶体管 NM0S2的源极直接接地；所说的晶体管NM0S3的栅极连接其自身的漏极；所说 的晶体管醒0S4的栅极连接其自身的漏极；所说的晶体管丽0S3的源极、晶 体管丽0S4的源极、晶体管NM0S5的源极和晶体管雨0S6的源极直接接地。 上述所说全差分压控振荡器电路应用在各种电路系统中。 本实用新型的优越性在于1、本实用新型提出了一种结构简单、可靠性 高、频率调节范围宽、能在极低电源电压下正常动作的CMOS压控振荡电路； 2、本实用新型的电路可以根据不同的功耗、速度和抗干扰能力的要求灵活的 选用3级以及3级以上的完全相同的全差分单元的级联方式；3、晶体管NM0S1 和晶体管丽0S2组成的正反馈有源负载，它们的源极直接接地，用于提高全 差分单元的单级增益，保证振荡电路在任何条件下都能够正常起振；4、由晶 体管歷0S3、晶体管隨0S4、晶体管蘭0S5和晶体管丽0S6组成的电压钳位电 路，有稳定振荡器输出信号振幅的作用，使得在整个频率调节范围内，该压 控振荡器的输出信号的振幅变化与工艺变化和温度变化成比例关系；5、当控 制电压通过一定的V—I转换电路控制差分单元的尾电流源中的电流产生变化时，该振荡电路就可以随着尾电流的大小产生高低不同频率的输出波形，只 要尾电流源中的电流不变，则振荡电路的输出波形的频率不变。
(四)
图1为本实用新型所涉一种全差分压控振荡器电路的结构框图。
图2为本实用新型所涉一种全差分压控振荡器电路中的全差分单元电路
的结构图(其中，图2—a为高精度电流镜像的全差分单元电路的结构图；图
2—b为一般精度电流镜像的全差分单元电路的结构图)。
图3为本实用新型所涉一种全差分压控振荡器电路的输出波形示意图。 其中，Vdd为电路的电源电压，Diff为全差分单元电路，CM0S为互补型
金属氧化物晶体管，PM0S为P型沟道金属氧化物晶体管，NMOS为N型沟道金
属氧化物晶体管。
具体实施方式
实施例1: 一种全差分压控振荡器电路(见图1)，其特征在于它由四级 相互级联的完全相同的全差分单元电路组成。
上述所说的全差分单元电路为由晶体管PM0S1和晶体管PM0S2组成的电 流源全差分单元电路(见图2—a)。
上述所说的由晶体管PM0S1和晶体管PM0S2组成的电流源全差分单元电 路(见图2—a)包括由晶体管PM0S1和晶体管PM0S2组成的电流源、由晶体 管PM0S3和晶体管PM0S4组成的差分输入对、由晶体管丽0S1和晶体管丽0S2 组成的正反馈有源负载及由晶体管丽0S3、晶体管丽0S4、晶体管丽0S5和晶 体管丽0S6组成的对输出信号振幅进行限幅控制的电压钳位电路；其中，晶 体管PM0S1的源极连接电源，栅极连接偏置电压1，漏极连接晶体管PM0S2的 源极;所说的晶体管PM0S2的栅极连接偏置电压2，漏极分别连接晶体管PM0S3 的源极和晶体管PM0S4的源极；所说的晶体管PM0S3的栅极分别连接晶体管 NM0S5的栅极以及正相输入端子，晶体管PM0S3的漏极分别连接反相输出端子、 晶体管丽0S2的栅极、晶体管雨0S1的漏极、晶体管丽0S3的漏极以及晶体 管丽0S5的漏极；所说的晶体管PM0S4的栅极分别连接晶体管丽0S6的栅极 以及反相输入端子，晶体管PM0S4的漏极与正相输出端子、晶体管NM0S1的 栅极、晶体管丽0S2的漏极、晶体管NM0S4的漏极、以及晶体管丽0S6的漏 极相连；所说的晶体管NM0S1的源极和晶体管應0S2的源极直接接地；所说 的晶体管丽0S3的栅极连接其自身的漏极；所说的晶体管應0S4的栅极连接其自身的漏极；所说的晶体管丽0S3的源极、晶体管丽0S4的源极、晶体管 丽0S5的源极和晶体管丽0S6的源极直接接地。
上述所说全差分压控振荡器电路应用在各种电路系统中。 实施例2: —种全差分压控振荡器电路(见图1)，其特征在于它由四级 相互级联的完全相同的全差分单元电路组成。
上述所说的全差分单元电路为由晶体管PM0S1组成的电流源全差分单元 电路(见图2—b)。
上述所说的由晶体管PM0S1组成的电流源全差分单元电路(见图2—b) 包括由晶体管PM0S1组成的电流源、由晶体管PM0S3和晶体管PM0S4组成的 差分输入对、由晶体管丽0S1和晶体管NM0S2组成的正反馈有源负载及由晶 体管丽0S3、晶体管丽0S4、晶体管NM0S5和晶体管丽0S6组成的对输出信号 振幅进行限幅控制的电压钳位电路；其中，晶体管PM0S1的源极连接电源， 栅极连接偏置电压，漏极分别连接晶体管PM0S3的源极和晶体管PM0S4的源 极；所说的晶体管PM0S3的栅极分别连接晶体管NM0S5的栅极以及正相输入 端子，晶体管PM0S3的漏极分别连接反相输出端子、晶体管丽0S2的栅极、 晶体管丽0S1的漏极、晶体管丽0S3的漏极以及晶体管羅0S5的漏极；所说 的晶体管PM0S4的栅极分别连接晶体管丽0S6的栅极以及反相输入端子，晶 体管PM0S4的漏极与正相输出端子、晶体管腿0S1的栅极、晶体管丽0S2的 漏极、晶体管蘭0S4的漏极、以及晶体管醒0S6的漏极相连；所说的晶体管 NM0S1的源极和晶体管NM0S2的源极直接接地；所说的晶体管丽0S3的栅极连 接其自身的漏极；所说的晶体管雨0S4的栅极连接其自身的漏极；所说的晶 体管NM0S3的源极、晶体管醒0S4的源极、晶体管NM0S5的源极和晶体管NM0S6 的源极直接接地。
上述所说全差分压控振荡器电路应用在各种电路系统中。
图3所示为该结构振荡电路的正、反两相输出波形，它们的振幅会随着
输出频率的不同产生微弱的变化。
权利要求1、一种全差分压控振荡器电路，其特征在于它由至少三级相互级联的完全相同的全差分单元电路组成。
2、 根据权利要求1所说的一种全差分压控振荡器电路，其特征 在于所说的全差分单元电路分为由晶体管PM0S1和晶体管PMOS2组成 的电流源全差分单元电路或由晶体管PM0S1组成的电流源全差分单 元电路。
3、 根据权利要求2所说的一种全差分压控振荡器电路，其特征 在于所说的由晶体管PM0S1和晶体管PM0S2组成的电流源全差分单元 电路包括由晶体管PM0S1和晶体管PM0S2组成的电流源、由晶体管 PM0S3和晶体管PM0S4组成的差分输入对、由晶体管醒0S1和晶体管 NM0S2组成的正反馈有源负载及由晶体管NM0S3、晶体管丽0S4、晶 体管丽0S5和晶体管丽0S6组成的对输出信号振幅进行限幅控制的电 压钳位电路；其中，晶体管PM0S1的源极连接电源，栅极连接偏置电 压1，漏极连接晶体管PMOS2的源极；所说的晶体管PM0S2的栅极连 接偏置电压2，漏极分别连接晶体管PM0S3的源极和晶体管PM0S4的 源极；所说的晶体管PM0S3的栅极分别连接晶体管丽0S5的栅极以及 正相输入端子，晶体管PM0S3的漏极分别连接反相输出端子、晶体管 丽0S2的栅极、晶体管丽0S1的漏极、晶体管丽0S3的漏极以及晶体 管丽0S5的漏极；所说的晶体管PM0S4的栅极分别连接晶体管丽0S6 的栅极以及反相输入端子，晶体管PM0S4的漏极与正相输出端子、晶 体管NM0S1的栅极、晶体管丽0S2的漏极、晶体管丽0S4的漏极、以 及晶体管丽0S6的漏极相连；所说的晶体管NM0S1的源极和晶体管 丽0S2的源极直接接地；所说的晶体管丽0S3的栅极连接其自身的漏 极；所说的晶体管丽0S4的栅极连接其自身的漏极；所说的晶体管 NM0S3的源极、晶体管醒0S4的源极、晶体管丽0S5的源极和晶体 管NM0S6的源极直接接地。
4、 根据权利要求2所说的一种全差分压控振荡器电路，其特征 在于所说的由晶体管PM0S1组成的电流源全差分单元电路包括由晶 体管PM0S1组成的电流源、由晶体管PM0S3和晶体管PM0S4组成的差分输入对、由晶体管丽0S1和晶体管醒0S2组成的正反馈有源负载及 由晶体管丽0S3、晶体管NM0S4、晶体管丽0S5和晶体管丽0S6组成 的对输出信号振幅进行限幅控制的电压钳位电路;其中，晶体管PM0S1 的源极连接电源，栅极连接偏置电压，漏极分别连接晶体管PMOS3的 源极和晶体管PM0S4的源极；所说的晶体管PM0S3的栅极分别连接晶 体管丽0S5的栅极以及正相输入端子，晶体管PM0S3的漏极分别连接 反相输出端子、晶体管M0S2的栅极、晶体管丽0S1的漏极、晶体管 丽0S3的漏极以及晶体管丽0S5的漏极；所说的晶体管PM0S4的栅极 分别连接晶体管NMOS6的栅极以及反相输入端子，晶体管PM0S4的漏 极与正相输出端子、晶体管丽0S1的栅极、晶体管NM0S2的漏极、晶 体管丽0S4的漏极、以及晶体管NM0S6的漏极相连；所说的晶体管 丽0S1的源极和晶体管丽0S2的源极直接接地；所说的晶体管丽0S3 的栅极连接其自身的漏极；所说的晶体管丽0S4的栅极连接其自身的 漏极；所说的晶体管丽0S3的源极、晶体管丽0S4的源极、晶体管 丽0S5的源极和晶体管NM0S6的源极直接接地。
专利摘要一种全差分压控振荡器电路，它由至少三级相互级联的完全相同的全差分单元电路组成。优越性1.一种结构简单、可靠性高、频率调节范围宽、能在极低电源电压下正常动作的CMOS压控振荡电路；2.本实用新型的电路可以选用3级以及3级以上的完全相同的全差分单元的级联方式；3.正反馈有源负载，它们的源极直接接地，用于提高全差分单元的单级增益，保证振荡电路在任何条件下都能够正常起振；4.电压钳位电路，有稳定振荡器输出信号振幅的作用；5.当控制电压通过一定的V-I转换电路控制差分单元的尾电流源中的电流产生变化时，该振荡电路就可以随着尾电流的大小产生高低不同频率的输出波形，只要尾电流源中的电流不变，则振荡电路的输出波形的频率不变。
文档编号G05F3/24GK201323551SQ20082014514
公开日2009年10月7日 申请日期2008年12月30日 优先权日2008年12月30日
发明者吕英杰, 张小兴, 戴宇杰, 邹玉峰 申请人:天津南大强芯半导体芯片设计有限公司