专利名称：基于对数检波的光相位延迟器的偏置控制方法与装置的制作方法
技术领域：
本发明涉及光通信 领域，特别是涉及一种基于对数检波的光相位延迟器的偏置控制方法与装置。
背景技术：
在目前的光通信领域中，以差分四相相移键控为代表的光相位调制器，已经成为业界的主流产品。在差分四相相移键控调制系统中，应用最广泛的调制器为采用铌酸锂材料制作的 DPMZ(Dual Parallel Mach-Zehnder modulator，双并联 MZ 调制器)。目前业界正在研究的相干双偏振四相相移键控、正交频分复用等先进调制格式、以及未来的各种高级调制格式，也都将使用DPMZ作为调制器。因此，DPMZ无论是在目前还是将来都有着广泛的应用。然而，由于铌酸锂材料自身对温度和应力的敏感度较高的特性，使处在工作过程中的DPMZ的偏置会随时间发生漂移。因此，要实现精确的相位控制，获得较好的调制质量，就必须通过一定的外围控制电路，保证DPMZ的偏置始终处于最佳状态。参见图1所示，DPMZ包括MZ (Mach-Zehnder,马赫-曾德)型调制器一 101、MZ型调制器二 102、相位延迟器103和监控PD (Photo Diode，光电二极管)104。DPMZ的工作过程如下将I码流调制到通过MZ型调制器一 101的光上，将Q码流调制到通过MZ型调制器二 102的光上，MZ型调制器一 101和MZ型调制器二 102并列。相位延迟器103将通过MZ 型调制器二 102的光延迟一定的相位。分别通过MZ型调制器一 101和MZ型调制器二 102 的两路光合并到一路，然后输出。在DPMZ的输出端口处，通常会将输出光分出很小的一部分，发送到一个集成的监控PD 104，用作DPMZ输出光强的检测。监控PD 104产生光电流， 光电流的大小正比于DPMZ的输出光强。MZ型调制器一 101和MZ型调制器二 102的偏置分别是偏置1和偏置2，偏置1和偏置2—般通过监控PD 104上的平均光电流来控制，这一技术较为成熟和可靠。相位延迟器103所延迟的相位与施加在相位延迟器103上的偏置3有关，通常相位延迟器103的相位延迟的最佳值是η/2。对于相位延迟器103上的偏置3，目前有以下两种控制方法(1)在偏置3上叠加一个幅度很小的导频信号，然后从监控PD104的输出中检出导频信号的2次谐波。当偏置3的设置使得导频信号的2次谐波幅度最大时，偏置3刚好处于最佳状态，使得相位延迟器103的相位延迟等于最佳值π/2。(2)直接从监控PD 104的输出中采样，检出其中所包含的与数据码流(I码流和Q 码流)速率相同的RF(Radic) Frequency，射频)谐波信号。当偏置3的设置使得RF谐波信号功率最小时，偏置3刚好处于最佳状态，使得相位延迟器103的相位延迟等于最佳值 31 /2。上述两种方法对DPMZ中相位延迟器的偏置电压的控制精度均有限。若采用第一种方法，由于导频信号的2次谐波很微弱，需要复杂的同步检波电路才能检出；并且， 要使得导频信号的2次谐波幅度最大，又需要复杂的控制电路才能实现。因此，采用第一种方法通常需要使用DSP (Digital Signal Processor，数字信号处理器)和高速高精度 ADC (Analog-Digital Converter，模拟-数字转换器)，不仅电路复杂，而且器件成本高；而导频信号的引入又影响了控制精度。若采用第二种方法，需要使用与数据码流速率相当的高速RF器件，不仅电路复杂，而且器件成本高；过高的器件带宽又引入了额外的噪声。综上所述，采用目前相位延迟器的偏置控制方法，不仅控制精度有限，而且控制电路的复杂度与成本较高
发明内容
本发明的目的是为了克服上述背景技术的不足，提供一种基于对数检波的光相位延迟器的偏置控制方法与装置，能够提高DPMZ中相位延迟器的偏置电压的控制精度，降低控制电路的复杂度与成本。本发明提供的基于对数检波的光相位延迟器的偏置控制方法，包括以下步骤A、 使用对数RF检波器对双并联MZ调制器DPMZ输出光强的低频RF分量的功率进行检测，并用直流电压Vrf的形式表示；B、根据Vrf值反馈控制DPMZ的相位延迟器上的偏置，进而改变所述相位延迟器的相位延迟，当Vrf达到最小值时，相位延迟器上的偏置处于最佳点，此时相位延迟器的相位延迟等于η/2。在上述技术方案中，步骤B中的所述反馈控制的实现过程为先通过模拟-数字转换器ADC将Vrf转换成数字信号，输入可编程逻辑器件计算出相位延迟器上的偏置的修正值，再通过数字_模拟转换器DAC将数字信号形式的相位延迟器上的偏置的修正值转换成模拟信号，输出到相位延迟器。在上述技术方案中，所述可编程逻辑器件采用单片机、复杂可编程逻辑器件CPLD、 现场可编程门阵列FPGA、数字信号处理器DSP或计算机中的一种。在上述技术方案中，步骤B中的反馈控制也可以通过模拟电路实现将Vrf作为输入条件，通过模拟运算电路计算出相位延迟器上的偏置的修正值，输出到相位延迟器。在上述技术方案中，所述对数RF检波器的带宽远小于所传输数据码流的速率。本发明提供的基于对数检波的光相位延迟器的偏置控制装置，与被控制的双并联 MZ调制器DPMZ相连，所述DPMZ包括相互连接的第一 MZ型调制器、第二 MZ型调制器、相位延迟器和监控光电二极管PD，它包括顺次相连的跨阻放大器、对数射频RF检波器和反馈控制单元，所述跨阻放大器与DPMZ中的监控PD相连，所述反馈控制单元与DPMZ中的相位延迟器相连，监控PD、跨阻放大器、对数RF检波器、反馈控制单元和相位延迟器整体构成一个闭环控制回路，跨阻放大器将监控PD产生的光电流转化为电压信号，并将电压信号输出到对数RF检波器，对数RF检波器将DPMZ输出光强的低频RF分量的功率检测出来，并用直流电压Vrf的形式表示，反馈控制单元根据对数RF检波器输入的Vrf值，控制相位延迟器上的偏置3，进而改变相位延迟器的相位延迟，使Vrf达到最小值，此时相位延迟器的相位延迟等于π/2。在上述技术方案中，所述反馈控制单元包括顺次相连的模拟-数字转换器ADC、可编程逻辑器件和数字_模拟转换器DAC，或者通过模拟电路实现。在上述技术方案中，所述可编程逻辑器件采用单片机、复杂可编程逻辑器件CPLD、 现场可编程门阵列FPGA、数字信号处理器DSP或计算机中的一种。
在上述技术方案中，所述监控PD、跨阻放大器和对数RF检波器的带宽均远小于所传输数据码流的速率。在上述技术方案中，所述跨阻放大器输出的电压信号中包含I码流和Q码流的低频RF分量。与现有技术相比，本发明的优点如下采用本发明提供的基于对数检波的光相位延迟器的偏置控制方法与装置，由于不需要叠加导频信号，提高了控制精度，且使得电路较为简单，由于不需要用到DSP和高速高精度ADC，也不需要用到高速RF器件，使得器件成本较低，且避免了引入额外的噪声，因此不仅能够提高DPMZ中相位延迟器的偏置电压的控制精度，而且能够降低控制电路的复杂度与成本。
图1为DPMZ的结构示意图；图2为本发明实施例中的装置结构示意图；图3为本发明实施例中反馈控制单元的一种实现示意图；图4为本发明实施例中反馈控制单元的另一种实现示意图；图5a为Ρ/β小于最佳值π /2时，DPMZ的输出光强的频谱图；图5b为等于最佳值π /2时，DPMZ的输出光强的频谱图；图5c为Ρ/β大于最佳值π /2时，DPMZ的输出光强的频谱图。图中101-ΜΖ型调制器一，102-ΜΖ型调制器二，103-相位延迟器，104-监控PD， 200-连续光源，201-第一 MZ型调制器、202-第二 MZ型调制器、203-相位延迟器，204-监控 PD, 205-跨阻放大器，206-对数RF检波器，207-反馈控制单元，301-ADC, 302-单片机MCU， 303-DAC, 401-ADC、402-计算机，403-DAC。
具体实施例方式下面结合附图及实施例对本发明作进一步的详细描述。为了提高DPMZ中相位延迟器的偏置电压的控制精度，控制电路的复杂度与成本， 本发明实施例提供了一种基于对数检波的光相位延迟器的偏置控制方法与装置。本发明实施例提供的基于对数检波的光相位延迟器的偏置控制方法，包括以下步骤A、使用带宽远小于所传输数据码流的速率的对数RF检波器对双并联MZ调制器DPMZ输出光强的低频RF分量的功率进行检测，并用直流电压Vrf的形式表示；B、根据Vrf值反馈控制DPMZ的相位延迟器上的偏置，进而改变所述相位延迟器的相位延迟，当Vrf达到最小值时，相位延迟器上的偏置处于最佳点，此时相位延迟器的相位延迟等于η/2。所述反馈控制可以通过模拟电路实现，还可以通过如下步骤实现先通过模拟-数字转换器ADC将 Vrf转换成数字信号，输入可编程逻辑器件计算出相位延迟器上的偏置的修正值，再通过数字_模拟转换器DAC将数字信号形式的相位延迟器上的偏置的修正值转换成模拟信号，输出到相位延迟器。可编程逻辑器件可以采用单片机、CPLD(Complex Programmable Logic Device，复杂可编程逻辑器件)、FPGA(Field Programmable Gate Array，现场可编程门阵列)、数字信号处理器DSP或计算机中的一 种。
参见图2所示，本发明实施例提供的基于对数检波的光相位延迟器的偏置控制装置，与被控制的DPMZ相连，DPMZ包括第一 MZ型调制器201、第二 MZ型调制器202、相位延迟器203和监控光电二极管PD204，第一 MZ型调制器201与监控光电二极管PD204相连，第二 MZ型调制器202通过相位延迟器203与监控光电二极管PD204相连。本发明的装置实施例包括顺次相连的跨阻放大器205、对数射频RF检波器206和反馈控制单元207，所述跨阻放大器205与DPMZ中的监控PD204相连，所述反馈控制单元207与DPMZ中的相位延迟器203相连，监控PD204、跨阻放大器205、对数RF检波器206、反馈控制单元207和相位延迟器203整体构成一个闭环控制回路。监控PD204、跨阻放大器205和对数RF检波器206 的带宽均远小于所传输数据码流的速率。 跨阻放大器205将监控PD204产生的光电流转化为电压信号，并将电压信号输出到对数RF检波器206，跨阻放大器205输出的电压信号中包含I码流和Q码流的低频RF 分量。对数RF检波器206将DPMZ输出光强的低频RF分量的功率检测出来，并用直流电压 Vrf的形式表示，反馈控制单元207根据对数RF检波器206输入的Vrf值，控制相位延迟器 203上的偏置3，进而改变相位延迟器203的相位延迟，使Vrf达到最小值，此时相位延迟器 203的相位延迟等于π/2。反馈控制单元207可以通过模拟电路实现，或者通过顺次相连的模拟-数字转换器ADC、可编程逻辑器件和数字-模拟转换器DAC来实现。可编程逻辑器件可以采用单片机、复杂可编程逻辑器件CPLD、现场可编程门阵列FPGA、数字信号处理器DSP或计算机中的一种。参见图3所示，反馈控制单元207可以包括顺次相连的ADC301、单片机MCU302和 DAC303。先通过较低速率、较低精度的ADC301采集Vrf为数字信号的形式，发送到单片机 MCU302,或者其他类型的可编程逻辑器件，例如CPLD、FPGA或DSP，进行计算处理，得到相位延迟器上的偏置的修正值，再将结果送到DAC (Digital-Analog Converter，数字-模拟转换器)303转换成模拟量，作为偏置3发送到相位延迟器203。参见图4所示，反馈控制单元207还可以包括顺次相连的ADC401、计算机402和 DAC403。先通过较低速率、较低精度的ADC401采集Vrf为数字信号的形式，送入计算机402 的采集接口，利用计算机402的程序计算出相位延迟器上的偏置的修正值，计算结果由计算机402的输出接口发送到DAC 403转换成模拟量，作为偏置3送到相位延迟器203。本发明方法实施例的原理详细阐述如下假设数据码流的速率为B，则I码流和Q码流的速率为B/2。假设入射到DPMZ的光的光场是Ei, DPMZ的输出光的光场是E。ut，DPMZ的半波电压是Vn，第一 MZ型调制器201 和第二 MZ型调制器202的偏置电压，即偏置1和偏置2，分别是Vm和Vb,Q，I码流和Q码流的调制电压分别是Vtui和Vd, Q，相位延迟器103的相位延迟是灼β。贝IJ DPMZ的输出光强为
_2]^[sin2 ^+FM)+Sin2 双+厂秘)式⑴
142Υπ2￥π
权利要求
1.一种基于对数检波的光相位延迟器的偏置控制方法，其特征在于包括以下步骤A、使用对数RF检波器对双并联MZ调制器DPMZ输出光强的低频RF分量的功率进行检测，并用直流电压Vrf的形式表示；B、根据Vrf值反馈控制DPMZ的相位延迟器上的偏置，进而改变所述相位延迟器的相位延迟，当Vrf达到最小值时，相位延迟器上的偏置处于最佳点，此时相位延迟器的相位延迟等于π/2。
2.如权利要求1所述的基于对数检波的光相位延迟器的偏置控制方法，其特征在于 步骤B中的所述反馈控制的实现过程为先先通过模拟_数字转换器ADC将Vrf转换成数字信号，输入可编程逻辑器件计算出相位延迟器上的偏置的修正值，再通过数字_模拟转换器DAC将数字信号形式的相位延迟器上的偏置的修正值转换成模拟信号，输出到相位延迟器。
3.如权利要求2所述的基于对数检波的光相位延迟器的偏置控制方法，其特征在于 所述可编程逻辑器件采用单片机、复杂可编程逻辑器件CPLD、现场可编程门阵列FPGA、数字信号处理器DSP或计算机中的一种。
4.如权利要求1所述的基于对数检波的光相位延迟器的偏置控制方法，其特征在于 步骤B中的反馈控制也可以通过模拟电路实现将Vrf作为输入条件，通过模拟运算电路计算出相位延迟器上的偏置的修正值，输出到相位延迟器。
5.如权利要求1至4任一项权利要求所述的基于对数检波的光相位延迟器的偏置控制方法，其特征在于所述对数RF检波器的带宽远小于所传输数据码流的速率。
6.一种基于对数检波的光相位延迟器的偏置控制装置，与被控制的双并联MZ调制器 DPMZ相连，所述DPMZ包括相互连接的第一 MZ型调制器(201)、第二 MZ型调制器(202)、 相位延迟器(203)和监控光电二极管PD(204)，其特征在于它包括顺次相连的跨阻放大器(205)、对数RF检波器(206)和反馈控制单元(207)，所述跨阻放大器(205)与DPMZ中的监控PD (204)相连，所述反馈控制单元(207)与DPMZ中的相位延迟器(203)相连，监控PD (204)、跨阻放大器(205)、对数RF检波器(206)、反馈控制单元(207)和相位延迟器 (203)整体构成一个闭环控制回路，跨阻放大器(205)将监控PD(204)产生的光电流转化为电压信号，并将电压信号输出到对数RF检波器(206)，对数RF检波器(206)将DPMZ输出光强的低频RF分量的功率检测出来，并用直流电压Vrf的形式表示，反馈控制单元(207)根据对数RF检波器(206)输入的Vrf值，控制相位延迟器(203)上的偏置3，进而改变相位延迟器(203)的相位延迟，使Vrf达到最小值，此时相位延迟器(203)的相位延迟等于π/2。
7.如权利要求6所述的基于对数检波的光相位延迟器的偏置控制装置，其特征在于 所述反馈控制单元(207)包括顺次相连的模拟-数字转换器ADC、可编程逻辑器件和数字_模拟转换器DAC，或者通过模拟电路实现。
8.如权利要求7所述的基于对数检波的光相位延迟器的偏置控制装置，其特征在于 所述可编程逻辑器件采用单片机、复杂可编程逻辑器件CPLD、现场可编程门阵列FPGA、数字信号处理器DSP或计算机中的一种。
9.如权利要求6所述的基于对数检波的光相位延迟器的偏置控制装置，其特征在于 所述监控PD (204)、跨阻放大器(205)和对数RF检波器(206)的带宽均远小于所传输数据码流的速率。
10.如权利要求6至9任一项权利要求所述的基于对数检波的光相位延迟器的偏置控制装置，其特征在于所述跨阻放大器(205)输出的电压信号中包含I码流和Q码流的低频 RF分量。
全文摘要
本发明公开了一种基于对数检波的光相位延迟器的偏置控制方法与装置，涉及光通信领域，方法包括步骤使用对数RF检波器对双并联MZ调制器DPMZ输出光强的低频RF分量的功率进行检测，并用直流电压Vrf的形式表示；根据Vrf值反馈控制DPMZ的相位延迟器上的偏置，进而改变所述相位延迟器的相位延迟，当Vrf达到最小值时，相位延迟器上的偏置处于最佳点，此时相位延迟器的相位延迟等于π/2。由于本发明不需叠加导频信号，使电路较简单，不需用到DSP和高速高精度ADC，也不需用到高速RF器件，使器件成本较低，因此能够提高DPMZ中相位延迟器的偏置电压的控制精度，且降低控制电路的复杂度与成本。
文档编号G05F1/46GK102156499SQ20111008457
公开日2011年8月17日 申请日期2011年4月6日 优先权日2011年4月6日
发明者张璋, 李玲, 杨宁, 陈德华, 龙熙平 申请人:烽火通信科技股份有限公司