专利名称：具有并行接口的时钟控制电路的制作方法
技术领域：
具有并行接口的时钟控制电路技术领域[0001]本实用新型涉及控制电路领域，具体的说，是具有并行接口的时钟控制电路。
背景技术：
[0002]随着科技的快速发展，时钟控制电路在实际生活中的应用越来越广泛，小到普通的电子表，大到航天器等高科技产品中的计时设备，是一种将“时”、“分”、“秒”显示于人的视觉器官的计时装置，现有的时钟控制电路是采用数字电路技术而实现的，虽比机械式时钟相比具有更高的准确性和直观性，但却具有电路结构复杂的缺陷，在其电路结构中包括有数码管、译码器、计数器、振荡器等等，编程较为复杂，同时，由于数码管电流较大，一般小型管各段全亮时，大约需要150mA 200mA (采用静电显示)，这对长期工作的时钟很不经济，当然，对于大型数码管就会更加严重。因此，本实用新型提出了一种新型的时钟控制电路，不仅提闻了计时电路的精确性和可罪性，还具有更闻的使用价值。实用新型内容[0003]本实用新型的目的在于提供具有并行接口的时钟控制电路，较现有电路结构复杂的数字时钟电路而言，计时更加准确，同时，微控制器还可附加如数码显示电路外的许多功能模块，功能更加强大，结构也更加简单。[0004]本实用新型通过下述技术方案实现:具有并行接口的时钟控制电路，克服了现有数字电路的复杂结构，提出了一种基于微控制器而设计的控制电路，其结构包括由时钟芯片以及微控制器组成的时钟控制电路，所述的时钟芯片为与微控制器相连的计时芯片，在所述的微控制器上设有数码显示电路、按键输入电路，电路结构简单，制作成本低廉，可广泛推广应用。[0005]为更好的实现本实用新型，在所述的微控制器上还设有扬声器电路。[0006]本实用新型在所述的微控制器上设有并行接口，所述的时钟芯片通过并行接口连接在微控制器上，连接结构十分简单。[0007]为更好的实现微控制器与时钟芯片的连接，本实用新型所述的并行接口包括定义于微控制器管脚上的WR、RD、P2.6、P0.0 P0.7、RESET引脚，所述的时钟芯片通过WR、RD、P2.6、P0.0 P0.7、RESET引脚与微控制器相连。[0008]本实用新型在所述的时钟芯片的管脚上定义有R/W、DS、CS、AD0 AD7、RESET1引脚，所述的R/W、DS、CS、ADO AD7、RESETl引脚依次与微控制器的WR、RD、P2.6、P0.0 P0.7、RESET引脚相连接。[0009]在本实用新型中，所述的微控制器为AT89S51 ;所述的时钟芯片为DS12887。[0010]本实用新型与现有技术相比，具有以下优点及有益效果:[0011](I)本实用新型设计合理，采用微控制器以及时钟芯片的设计，大大加强了控制电路计时的准确性，微控制器可采用AT89S51，在实际制作过程中，可附加许多功能模块，使其功能更加强大，应用范围广。[0012](2)本实用新型的结构十分简单，微控制器、时钟芯片采用并行接口进行连接，避免了采用计数器、振荡器等复杂的电路结构，微控制器可作为控制核心，各功能模块均连接在微控制器上，还具有外围器件少，制作简单，封装容易等优势。
[0013]图1为本实用新型的原理框图。[0014]图2为本实用新型的电路结构示意图。
具体实施方式
[0015]下面结合实施例对本实用新型作进一步地详细说明，但本实用新型的实施方式不限于此。[0016]实施例:[0017]具有并行接口的时钟控制电路，包括由时钟芯片以及微控制器组成的时钟控制电路，其结构如图1所示，时钟芯片为与微控制器相连的计时芯片，在微控制器上设有用于显示计时时间的数码显示电路以及按键输入电路，电路结构十分简单。而在现有技术中，时钟控制电路多为数字时钟电路，包括有数码管、译码器、计数器、振荡器等等，其电路结构也较为复杂，制作难度大，而本实用新型则采用各功能模块代替了原有复杂的电路结构，按键输入电路可实现时间的设定，微控制器在接收到按键输入电路输入的设定指令后，将其传送至时钟芯片上，开始计时，同时，计时时间则通过数码显示电路进行显示，整个控制过程十分简单，如图1所示，由于本实用新型在微控制器上还设有扬声器电路，更加大了产品的可靠性，当计时时间结束后，微控制器会发出反馈信号至扬声器电路中，扬声器F发出声音，提醒用户计时时间结束，可将本实用新型应用于如电子闹钟的时钟控制系统中，制作也十分简单。[0018]在本实用新型中，时钟芯片以及微控制器可分别采用DS12887、AT89S51制作而成，并通过设置于微控制器上的并行接口相连接。图2为本实用新型的电路结构示意图，如图2所示，设置于微控制器上的并行接口包括依次定义于其管脚上的WR、RD、P2.6、P0.0 P0.7,RESET引脚，而在时钟芯片的管脚上则定义有R/W、DS、CS、AD0 AD7、RESET1引脚，由图2可知，上述的WR、RD、P2.6、P0.0 P0.7、RESET引脚则并行连接与R/W、DS、CS、ADO AD7、RESETl引脚上，连接结构十分简单。[0019]本实用新型具有电路结构简单，制作成本低廉的优点，应用广泛，可应用于电子闹钟、电子码表等装置，各功能模块均连接在微控制器上，外围器件少，可实现较小体积的封装结构，如图2所示，数码显示电路可采用LCD1602制作而成，当应用于电子闹钟时，基于LCD1602的显示功能，本实用新型则能很好应用于夜晚或黑暗场所，使用十分方便。本实用新型大大加强了控制电路计时的准确性，在实际制作过程中，可附加许多功能模块，功能也十分强大。[0020]以上所述，仅是本实用新型的较佳实施例，并非对本实用新型做任何形式上的限制，凡是依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化，均落入本实用新型的保护范围之内。
权利要求1.具有并行接口的时钟控制电路，其特征在于:包括由时钟芯片以及微控制器组成的时钟控制电路，所述的时钟芯片为与微控制器相连的计时芯片，在所述的微控制器上设有数码显示电路、按键输入电路。
2.根据权利要求1所述的具有并行接口的时钟控制电路，其特征在于:在所述的微控制器上还设有扬声器电路。
3.根据权利要求2所述的具有并行接口的时钟控制电路，其特征在于:在所述的微控制器上设有并行接口，所述的时钟芯片通过并行接口连接在微控制器上。
4.根据权利要求3所述的具有并行接口的时钟控制电路，其特征在于:所述的并行接口包括定义于微控制器管脚上的WR、RD、P2.6、P0.0 P0.7、RESET引脚，所述的时钟芯片通过WR、RD、P2.6、P0.0 P0.7、RESET引脚与微控制器相连。
5.根据权利要求4所述的具有并行接口的时钟控制电路，其特征在于:在所述的时钟芯片的管脚上定义有R/W、DS、CS、ADO AD7、RESET1引脚，所述的R/W、DS、CS、ADO AD7、RESETl引脚依次与微控制器的WR、RD、P2.6、P0.0 P0.7、RESET引脚相连接。
6.根据权利要求5所述的具有并行接口的时钟控制电路，其特征在于:所述的微控制器为 AT89S51。
7.根据权利要求6所述的具有并行接口的时钟控制电路，其特征在于:所述的时钟芯片为 DS12887。
专利摘要本实用新型公开了具有并行接口的时钟控制电路，包括由时钟芯片以及微控制器组成的时钟控制电路，所述的时钟芯片为与微控制器相连的计时芯片，在所述的微控制器上设有数码显示电路、按键输入电路，在所述的微控制器上还设有扬声器电路。本实用新型采用微控制器以及时钟芯片的设计，大大加强了控制电路计时的准确性，更避免了采用计数器、振荡器等复杂的电路结构，还具有编程简单，制作容易，封装体积小等优势。
文档编号G05B19/042GK203054505SQ20122067145
公开日2013年7月10日 申请日期2012年12月9日 优先权日2012年12月9日
发明者文涵灵 申请人:成都卓程科技有限公司