一种布里渊分布式光纤传感系统的制作方法
【专利摘要】本发明公开了一种布里渊分布式光纤传感系统，包括布里渊散射光（1）、光电探测器（2）、信号预处理电路（3）、高速AD采集电路（4）、任意编码脉冲电路（5）、声光驱动器（6）、数据存储电路（7）、微波源（8）、微波扫频控制电路（9）、FPGA逻辑控制电路（10）、ARM与上位机接口电路（11）和上位机（12），提供布里渊光时域分析仪所需的编码脉冲驱动信号，并对光学子系统产生的布里渊散射光信号进行采集和处理，从中解调出温度和应变信息，其针对性强，集成度高，低成本，实现了高测量精度、长测量距离。
【专利说明】一种布里渊分布式光纤传感系统
【技术领域】
[0001]本发明涉及一种分布式光纤传感系统，特别涉及一种布里渊分布式光纤传感系统，是一种适用于长距离、高分辨率分布式光纤传感系统的集成信号处理平台。
【背景技术】
[0002]在世界范围内，由于对工业设施安全性和效益要求的不断提高，对集成的安全检测系统的需求逐步攀升。点式和准分布式光纤传感技术，尽管空间分辨率高、测量时间短、信号较强，而在可连续、无间断、长距离测量并与被测量介质有较强的亲和性方面却比较弱，而且并未具有将传输与传感媒质合二为一的特性。
[0003]为了提高分布式测温系统的测量精度和测量距离，可以对脉冲光进行编码，从而改善系统的信噪比，这就要求能产生编码的波形发生卡，配合数据采集卡，进行数据采集，但是通用波形发生卡由于需要PC以上位机软件进行控制，波形文件的加载和输出实时性不高，而且与数据采集卡配合使用时，也不能很好的进行同步编码脉冲串，采用通用的任意波形发生卡结构复杂，而大多采取DDS原理，则需要配置SRAM作为码型存储，以及高速DA用作模拟波形产生，成本高。
【发明内容】
[0004]本发明针对现有技术中存在的缺点和不足提供了一种布里渊分布式光纤传感系统，其针对性强，集成度高，低成本，实现高测量精度、长测量距离。
[0005]为了实现上述目的，本发明采用的技术方案是:
一种布里渊分布式光纤传感系统，其特征在于:包括布里渊散射光、光电探测器、信号预处理电路、高速AD采集电路、任意编码脉冲电路、声光驱动器、数据存储电路、微波源、微波扫频控制电路、FPGA逻辑控制电路、ARM与上位机接口电路和上位机；
布里渊散射光的输出端与光电探测器的输入端相连接，光电探测器的输出端与信号预处理电路的输入端相连接，信号预处理电路的输出端与高速AD采集电路的输入端相连接，高速AD采集电路的输出端与FPGA逻辑控制电路的输入端相连接，
FPGA逻辑控制电路的输出端分别与任意编码脉冲电路、数据存储电路、微波扫频控制电路和ARM与上位机接口电路的输入端相连接，数据存储电路和ARM与上位机接口电路的输出端与FPGA逻辑控制电路的输入端相连接，任意编码脉冲电路的输出端与声光驱动器的输入端相连接，微波扫频控制电路的输出端与微波源的输入端相连接，ARM与上位机接口电路的输出端和上位机的输入端。
[0006]本发明中所述FPGA逻辑控制电路的FPGA内有一补零计数器，通过I/O引脚启动计数器对每127bit的哈达码后面补足大量的零码，在FPGA外部还有一高速缓冲器将电平提升至5V，完全满足对声光驱动器的驱动。
[0007]本发明中所述信号预处理电路内有一 RC低通滤波将直流分量滤掉，再由一个加法电路叠加一个500mv直流分量，保持了 Vpp不变的情况下，将传感信号调整到了 O-1V以内，能够适应高速AD的量程。
[0008]与现有技术相比，本发明的优点在于:在一块板卡上可提供光路中脉冲编码所需的调制电脉冲，以及用于探测光移频的扫频微波源的控制信号，同时板上集成了高性能低成本的Cortex-M3内核的ARM处理器STM32F103ZE，有效实现FPGA和PC之间的数据通信。本发明的优点是针对性强，集成度高，低成本，是实现高測量精度、长测量距离BOTDA的核心控制单元。
【专利附图】
【附图说明】
[0009]图1为本发明的系统结构示意图；
图2为本发明经过前端预处理后，传感信号最大限度的调整在AD的量程范围之内，有效信号幅度没有损失示意图；其中横坐标表示信号的时间，纵坐标表示信号的幅度；
图3为本发明编码脉冲发生电路产生的哈达码波形图，高电平为5V，脉冲宽度10ns，示意图；其中横坐标表示编码信号的时间，纵坐标表示信号的幅度。
[0010]图4为本发明数据采集与处理平台上位机界面示意图。其中横坐标表示传感光纤的长度，纵坐标表示温度。
【具体实施方式】
[0011]下面结合附图和实施例对本发明作进ー步的说明。
[0012]參阅图1，ー种布里渊分布式光纤传感系统，包括布里渊散射光1、光电探测器2、信号预处理电路3、高速AD采集电路4、任意编码脉冲电路5、声光驱动器6、数据存储电路7、微波扫频控制电路9、FPGA逻辑控制电路10、ARM与上位机接ロ电路11和上位机12 ;布里渊散射光I的输出端与光电探测器2的输入端相连接，光电探测器2的输出端与信号预处理电路3的输入端相连接，信号预处理电路3的输出端与高速AD采集电路4的输入端相连接，高速AD采集电路4的输出端与FPGA逻辑控制电路10的输入端相连接，FPGA逻辑控制电路10的输出端分别与任意编码脉冲电路5、数据存储电路7、微波扫频控制电路9和ARM与上位机接ロ电路11的输入端相连接，数据存储电路7和ARM与上位机接ロ电路11的输出端与FPGA逻辑控制电路10的输入端相连接，任意编码脉冲电路5的输出端与声光驱动器6的输入端相连接，ARM与上位机接ロ电路11的输出端和上位机12的输入端。
[0013]分布式光纤传感编码产生及数据采集中，是由任意编码脉冲电路5产生的编码信号打入声光驱动器6，同时通过微波扫频控制电路9驱动微波源对光路中的探测光进行移频后，包含温度和应变信息的布里渊散射光I会经过光电探测器2转换为电信号后，进入前端信号预处理电路3进行信号调理，信号调理电路输出的差分信号送入高速AD采集电路4进行模数转换，输出为12bit，50MHz的数字信号并送入FPGA逻辑控制电路10，FPGA将原始数字信号去除随机噪声后，将去噪后的数据存储在数据存储电路7中，FPGA数据采集和控制电路所需要的參数由ARM与上位机接ロ电路11实现，上位机12软件产生的控制信号如采样长度、平均次数、扫频起始频率、频率累加步长等，以及存储在SRAM中的数据，通过ARM与FPGA进行交互。
[0014]编码脉冲产生是将127个127bit的哈达码存储在FPGA逻辑控制电路10的FPGA内部片内ROM中，FPGA以IOOMHz的速率向外查表输出，为了适应光纤长度，每127bit哈达码后面要补大量的零码，在FPGA内部设计一种计数器，用于完成补零算法，当发送完有效的127bit数据后，拉低引脚，启动计数器，当计数器寄到要补的零码的个数后，FPGA开始查询下一组127bit哈达码并向外输出，这种方式大大节省了 FPGA片内资源，而FPGA查表输出的编码脉冲高电平为3.3V，不能直接驱动声光驱动器，因此外加了高速缓冲器74AHCT245，保证脉冲宽度不变的条件下，将电平提升至5V，完全满足对声光驱动器的驱动。
[0015]信号预处理是由光电探测器2输出的传感信号，传感信号是一个Vpp在O-1V的范围内，叠加了 2-4V直流分量的电信号，再通过信号预处理电路3将信号调整到AD量程的适应范围内，并且又不得减少信号的Vpp，因此，传感信号先通过RC低通滤波，滤波器截止频率设为3Hz左右，只将直流分量滤掉，信号变为在正负500mv内的交流信号，再通过由高速运放TL072构成的加法电路，叠加一个500mv的直流分量，这样信号就保持了 Vpp不变的情况下，调整到了 O-1V以内，能够适应高速AD的量程，500mv直流分量由后端的ARM通过DA产生，TL072的压摆率为13V/y S，能够保证传感信号前端陡峭的边沿不失真的的通过运放，经调整后的信号之后通过一个二阶巴沃斯低通滤波器，滤除高频噪声信号，滤波器的截止频率设定在10MHz，为了降低信号在输送至AD的过程中耦合进去的共模噪声，采用AD8138搭建单端转差分电路，将单端信号转换成差分信号进行传输。
[0016]高速AD采集电路4采用最高采样率为80MSPS的高速ADC AD9236进行模拟量到数字量的转换，AD9236的分辨率是12bit，配置数据输出格式为二进制补码，AD9236工作在50MSPS下，对信号完整性和电源完整性要求较高，因此在电路设计中，AD的数字电源和模拟电源单独供电，并且采取模拟部分和数字部分划分的布局。AD时钟由FPGA内部PLL的专用时钟输出引脚给出，时钟线与其它信号线之间要遵循3W原则。
[0017]FPGA逻辑控制电路10及数据存储电路7是FPGA根据ARM传递的参数，如采样长度与平均次数，将AD转换后的数据，按照采样长度采集后，进行平均降噪处理，存入板上的SRAM中，采样深度最大可以设置为256K，平均次数最高可设为1024次。在不影响系统处理速度的前提下，通常平均次数256次比较合适。通过平均降噪，大大降低了掺杂在传感信号中的随机噪声，保证了后端对信号的解调精度。
[0018]微波扫频控制电路9是FPGA控制逻辑根据微波源的通信协议，以串口方式向微波源发送扫频命令，微波源内置单片机接收串口命令后产生扫频信号，提供给电光调制器，进行扫频。
[0019]ARM与上位机接口 11是采用Cotex-M3内核的低成本高性能ARM处理器STM32F103ZE,负责接收上位机软件发送的命令参数，同时负责将存储在SRAM中的数据上传至上位机，ARM和FPGA之间采用FSMC方式进行通信，可以高效的实现FPGA和PC之间的数据通信。
[0020]上位机部分12是上位机接收采集卡上ARM发送的数据，根据一定的算法，将温度信息和应变信息从采集到的传感信号里面解调出来，通过设计上位机界面，可以输入参数和显示温度/应变测量曲线。
[0021]本发明实施例公布的为较佳实施方式，但其具体实施并不限于此，本领域的普通技术人员极易根据上述实施例，领会本发明的精神，并做出不同的引申和变化，只要不脱离本发明的精神，都属本发明的保护范围之内。
【权利要求】
1.ー种布里渊分布式光纤传感系统，其特征在于:包括布里渊散射光(I)、光电探测器(2)、信号预处理电路(3)、高速AD采集电路(4)、任意编码脉冲电路(5)、声光驱动器(6)、数据存储电路(7)、微波源(8)、微波扫频控制电路(9)、FPGA逻辑控制电路(10)、ARM与上位机接ロ电路(11)和上位机(12 ); 布里渊散射光(I)的输出端与光电探测器(2)的输入端相连接,光电探测器(2)的输出端与信号预处理电路(3)的输入端相连接，信号预处理电路(3)的输出端与高速AD采集电路(4)的输入端相连接，高速AD采集电路(4)的输出端与FPGA逻辑控制电路(10)的输入端相连接， FPGA逻辑控制电路(10 )的输出端分别与任意编码脉冲电路(5 )、数据存储电路(7 )、微波扫频控制电路(9 )和ARM与上位机接ロ电路(11)的输入端相连接， 数据存储电路(7)和ARM与上位机接ロ电路(11)的输出端与FPGA逻辑控制电路(10)的输入端相连接，任意编码脉冲电路(5)的输出端与声光驱动器(6)的输入端相连接,微波扫频控制电路(9)的输出端与微波源(8)的输入端相连接，ARM与上位机接ロ电路(11)的输出端和上位机(12)的输入端。
2.根据权利要求1所述的ー种布里渊分布式光纤传感系统，其特征在于:所述FPGA逻辑控制电路(10)的FPGA内有一补零计数器和FPGA外部有一高速缓冲器。
3.根据权利要求1所述的ー种布里渊分布式光纤传感系统，其特征在于:所述信号预处理电路(3)包括ー个RC低通滤波和ー个加法电路。
【文档编号】G05B19/042GK103453921SQ201310426849
【公开日】2013年12月18日 申请日期:2013年9月18日 优先权日:2013年9月18日
【发明者】崔安彬, 王子南, 闫晓东, 饶云江 申请人:电子科技大学