一种可复用spi控制总线的多通道扩展结构的制作方法
【专利摘要】本实用新型公开一种可复用SPI控制总线的多通道扩展结构，其包括具有SPI接口的处理器、可编程逻辑器件和1个以上被控芯片，处理器的SPI接口包括SCLK信号接口、MISO信号接口、MOSI信号接口和至少一个CS片选信号接口；可编程逻辑器件的接口包括IO接口；被控芯片具有包括SCLK信号接口、MISO信号接口、MOSI信号接口和至少一个CS片选信号接口的SPI接口；处理器SPI接口中的各接口，以及被控芯片SPI接口中的各接口，分别连接可编程逻辑器件的1个IO接口。本实用新型利用可编程逻辑器件丰富的IO接口资源和逻辑资源，弥补处理器的片选接口数量不足，实现了SPI总线的多通道扩展，结构简单且通用性佳。
【专利说明】一种可复用SPI控制总线的多通道扩展结构
【技术领域】
[0001]本实用新型涉及可编程逻辑控制系统的设计【技术领域】，特别是一种可复用SPI控制总线的多通道扩展结构。
【背景技术】
[0002]串行外设接口(serial peripheral interface)是一种高速的、全双工、同步串行通信接口，主要用于微处理器、微控制器和外围扩展芯片之间的连接。
[0003]目前具有spi控制接口的芯片应用领域十分广泛，比如用于存储的spiflashmemory，高速串行数字视频收/发芯片，spi接口控制的A/D芯片，spi接口控制的时钟芯
I=jT坐坐
/I，寸寸ο
[0004]在实际应用中，电路单板上往往会存在多个spi接口的芯片，比如，多路高清NVR产品。在该产品中，处理器的spi接口支持8个片选(有些处理器支持数量更少)，而电路板上需要通过spi接口进行管理的芯片却多达10多个，显然处理器不能完全满足设计的需求。因此需要对处理器的spi接口进行多通道的扩展满足实际应用需求。
【发明内容】
[0005]本实用新型的目的是提供一种可复用SPI控制总线的多通道扩展结构，以解决现有高密度复杂电路板上处理器的SPI控制接口片选资源不足，扩展性和通用性皆较差的问题。
[0006]为实现上述目的，本实用新型采取的技术方案为:一种可复用SPI总线的多通道扩展结构，其包括具有SPI接口的处理器、可编程逻辑器件和I个以上被控芯片，处理器的SPI接口包括SCLK信号接口、MIS0信号接口、M0SI信号接口和至少一个CS片选信号接口 ；可编程逻辑器件的接口包括IO接口 ；被控芯片具有包括SCLK信号接口、MISO信号接口、MOSI信号接口和至少一个CS片选信号接口的SPI接口；
[0007]处理器的SCLK信号接口、MIS0信号接口、M0SI信号接口和一个CS片选信号接口，以及被控芯片的SCLK信号接口、MIS0信号接口、M0SI信号接口和一个CS片选信号接口，分别连接可编程逻辑器件的I个IO接口。
[0008]本实用新型的扩展结构可以用于对数字视频接收发送芯片、AD芯片、时钟芯片等需要通过SPI总线接口控制的芯片进行控制，被控芯片数量在4个以上时，更有利于降低系统成本。对处理器的CS片选信号接口数量要求不高，可编程逻辑器件的IO接口资源和逻辑资源丰富，哪怕处理器只有一个CS片选信号接口，可编程逻辑器件也可以很好的弥补处理器CS片选接口数量不足的遗憾。处理器与可编程逻辑器件之间的通信协议，可利用现有软件技术实现。
[0009]进一步的，本实用新型中处理器采用arm处理器，其SPI接口性能优异，且SPI接口数据带宽较宽，可以满足多通道扩展后处理器与一般应用芯片之间通讯协议造成的开销，使得多路SPI接口的数据带宽综合小于处理器SPI接口数据带宽，为信号传输的稳定性奠定基础。处理器也可采用现有其它处理器芯片。
[0010]可编程逻辑器件为现有的FPGA芯片和CPLD芯片中的一种，可编程逻辑器件包括通信协议解析模块和内部并行通信总线两个功能部分；通信协议解析模块完成处理器与可编程逻辑器件之间通信协议的解析，并根据解析得到的结果，按照SPI时序通过内部并行通信总线将控制信息和数据进行发送，相关软件可利用现有技术实现。
【专利附图】
【附图说明】
[0011]图1所示为本实用新型一种具体实施例的结构示意框图；
[0012]图2所示为图1中实施例的工作原理示意框图。
【具体实施方式】
[0013]以下结合附图和具体实施例作进一步描述。
[0014]如图1所示，本实用新型一种具体实施例为，可复用SPI总线的多通道扩展结构包括具有SPI接口的处理器、可编程逻辑器件和I个以上被控芯片，处理器的SPI接口包括SCLK信号接口、MISO信号接口、MOSI信号接口和一个CS片选信号接口 ；可编程逻辑器件的接口具有较多数量的IO接口 ；被控芯片包括AD芯片、高速串行数字视频发送芯片、高速串行数字视频接收芯片、时钟芯片等，各被控芯片皆具有包括SCLK信号接口 sclkO'clkN、MISO信号接口 miso(TmisoN、MOSI信号接口 mosi(TmosiN和至少一个CS片选信号接口 /csO' csN的SPI接口 ；处理器的SCLK信号接口、MISO信号接口、MOSI信号接口和一个CS片选信号接口，以及被控芯片的SCLK信号接口、MIS0信号接口、M0SI信号接口和一个CS片选信号接口，分别连接可编程逻辑器件的I个IO接口。
[0015]其中处理器采用arm处理器，可编程逻辑器件为现有的FPGA芯片，本实用新型可适用于通信数据量较小的芯片控制，如AD芯片、高速串行数字视频发送芯片、高速串行数字视频接收芯片、时钟芯片等。
[0016]图1所示的实施例其应用原理参考图2，可编程逻辑器件FPGA包括通信协议解析模块和内部并行通信总线两个功能模块部分；通信协议解析模块完成ARM处理器与可编程逻辑器件FPGA之间通信协议的解析，并根据解析得到的结果，通过内部并行通信总线将控制信息和数据发送到各个通道接口时序模块，通道接口时序模块按SPI时序读写相应的被控芯片，相关软件功能可利用现有技术实现。
[0017]由于可编程逻辑器件的IO接口资源和逻辑资源丰富，其扩展作用降低了系统对处理器的CS片选信号接口数量的要求，可以非常简单的实现处理器与多个被控芯片之间同时进行相互的数据通信。
【权利要求】
1.一种可复用SPI控制总线的多通道扩展结构，其特征是，包括具有SPI接口的处理器、可编程逻辑器件和I个以上被控芯片，处理器的SPI接口包括SCLK信号接口、MISO信号接口、MOSI信号接口和至少一个CS片选信号接口 ；可编程逻辑器件的接口包括IO接口 ；被控芯片具有包括SCLK信号接口、MISO信号接口、MOSI信号接口和至少一个CS片选信号接口的SPI接口 ； 处理器的SCLK信号接口、MIS0信号接口、M0SI信号接口和一个CS片选信号接口，以及被控芯片的SCLK信号接口、MIS0信号接口、M0SI信号接口和一个CS片选信号接口，分别连接可编程逻辑器件的I个IO接口。
2.根据权利要求1所述的可复用SPI控制总线的多通道扩展结构，其特征是，所述处理器米用ARM处理器。
3.根据权利要求1或2所述的可复用SPI控制总线的多通道扩展结构，其特征是，可编程逻辑器件为FPGA芯片和CPLD芯片中的一种。
【文档编号】G05B19/418GK203433337SQ201320449845
【公开日】2014年2月12日 申请日期:2013年7月26日 优先权日:2013年7月26日
【发明者】丁进, 宋文, 丁昌宇 申请人:南京第五十五所技术开发有限公司